[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100370166B1 - 반도체 소자의 게이트 전극 형성 방법 - Google Patents

반도체 소자의 게이트 전극 형성 방법 Download PDF

Info

Publication number
KR100370166B1
KR100370166B1 KR10-2000-0079674A KR20000079674A KR100370166B1 KR 100370166 B1 KR100370166 B1 KR 100370166B1 KR 20000079674 A KR20000079674 A KR 20000079674A KR 100370166 B1 KR100370166 B1 KR 100370166B1
Authority
KR
South Korea
Prior art keywords
layer
gate electrode
etching
forming
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2000-0079674A
Other languages
English (en)
Other versions
KR20020050516A (ko
Inventor
이상헌
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0079674A priority Critical patent/KR100370166B1/ko
Publication of KR20020050516A publication Critical patent/KR20020050516A/ko
Application granted granted Critical
Publication of KR100370166B1 publication Critical patent/KR100370166B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 게이트 전극으로 금속층을 사용하는 경우 플라즈마 균일성이 우수한 DPS(decoupled plasma source)반응기에서 2 단계로 금속층을 식각하여 게이트 절연층에 손상을 주지 않으면서 게이트 전극을 패터닝하는 반도체 소자의 게이트 전극 형성 방법에 관한 것으로, 그 제조 방법은 반도체 기판상에 게이트 절연층을 형성하는 단계; 상기 게이트 절연층상에 금속층을 형성한 단계; 상기 금속층상에 마스크 패턴을 형성하는 단계; DPS반응기에서 상기 마스크 패턴을 이용하여 상기 금속층을 식각하여 게이트 전극을 형성하는 단계를 포함하여 이루어 진다.

Description

반도체 소자의 게이트 전극 형성 방법{Method for forming gate electrode in semiconductor device}
본 발명은 반도체 소자에 관한 것으로, 특히 게이트 전극으로 금속층을 사용하는 경우 플라즈마 균일성이 우수한 DPS(decoupled plasma source)반응기에서 2 단계로 금속층을 식각하여 게이트 절연층에 손상을 주지 않으면서 게이트 전극을 패터닝하는 반도체 소자의 게이트 전극 형성 방법에 관한 것이다.
반도체 소자가 집적화되면서 게이트 전극의 선폭 및 게이트 절연층의 두께도 따라서 감소한다.
게이트 전극의 선폭은 감소하지만 반도체 소자에서 요구하는 전도도를 유지해야 되기 때문에 다결정 실리콘층에서 텅스텐층으로 게이트 전극을 형성한다.
일반적으로 텅스텐층, 장벽 금속층, 그리고 게이트 절연층으로 이루어진 게이트 전극 구조는 후공정에서 진행되는 재산화 공정에 의해 장벽 금속층이 산화하고, 이로 인해 게이트 전극 구조가 파괴되는 문제가 있다.
이를 개선하기 위해 텅스텐층과 게이트 절연층 또는 텅스텐 질화층과 게이트 절연층의 게이트 전극 구조을 사용하지만, 식각 저지층이 존재하지 않고 텅스텐을 식각시 사용하는 불소 계열의 가스가 산화층으로 형성된 게이트 절연층과 식각 선택비가 낮아 게이트 절연층이 식각되어 게이트 전극으로 기능하지 못하는 문제가 발생한다.
이하 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 게이트 전극 형성방법에 관하여 설명하면 다음과 같다.
도 1a내지 도 1c는 종래 기술의 반도체 소자의 게이트 전극 형성 방법의 공정 단면도이다.
도 1a와 같이, 반도체 기판(1)을 식각하여 트렌치(도면에 도시하지 않음)을형성하고, 트렌치에 산화물을 충진하여 격리층(도면에 도시되지 않음)을 형성한 후, 반도체 기판(1)내에 반도체 소자을 형성하는 데 필요한 웰(도면에 도시되지 않음)을 형성한다.
그리고 반도체 기판(1)상에 산화층으로 게이트 절연층(2)을 형성하고, 게이트 절연층(2)상에 TiN 또는 TaN으로 장벽 금속층(3)을 형성한다.
도 1b와 같이, 장벽 금속층(3)상에 텅스텐층(4)을 형성한다. 텅스텐층(4)는 CVD 방법(chemical vapor deposition method) 또는 스퍼터링 방법(sputtering method)에 의해 증착한다. 텅스텐층(4)을 텅스텐 질화층(WNx)을 증착하고 열처리를 행하여 질화물(nitride)을 침식(denudation)한 텅스텐을 사용하는 경우, 장벽금속층(3)을 형성하지 않을 수 있다 그리고 텅스텐층(4)상에 감광층을 도포하고, 감광층을 노광 및 현상하여 감광층 패턴(5)을 형성한다.
도 1c와 같이, 감광층 패턴(5)을 마스크로 이용하여 텅스텐층(4)을 식각한다.
이때 장벽 금속층(3)은 텅스텐층(4) 식각시 식각 저지막(etch stopper)으로 기능하고, 식각 가스로는 텅스텐의 식각 특성이 우수한 불소 계열을 사용한다.
도 1d와 같이, 염소 계열의 식각 가스를 이용하여 장벽 금속층(3)을 식각한다.
이와 같은 종래 기술의 반도체 소자의 게이트 전극 형성 방법은 다음과 같은 문제가 있다.
텅스텐층, 장벽 금속층, 그리고 게이트 절연층으로 이루어진 게이트 전극 구조에서는 후공정에서 진행되는 재산화 공정에 의해 장벽 금속층이 산화하고, 이로 인해 게이트 전극 구조가 파괴되는 문제가 있다.
또한 텅스텐층과 게이트 절연층 또는 텅스텐 질화층과 게이트 절연층의 게이트 전극 구조을 사용하지만, 식각 저지층이 존재하지 않고 텅스텐을 식각시 사용하는 불소 계열의 가스가 산화층으로 형성된 게이트 절연층과 식각 선택비가 낮아 게이트 절연층이 식각되어 게이트 전극으로 기능하지 못하는 문제가 발생한다.
본 발명은 이와 같은 종래 기술의 반도체 소자의 게이트 전극 형성 방법의 문제를 해결하기 위한 것으로, 게이트 전극으로 금속층을 사용하는 경우 플라즈마 균일성이 우수한 DPS(decoupled plasma source)반응기에서 2 단계로 금속층을 식각하여 게이트 절연층에 손상을 주지 않으면서 게이트 전극을 패터닝하는 반도체 소자의 게이트 전극 형성 방법을 제공하는 데 그 목적이 있다.
도 1a내지 도 1c는 종래 기술의 반도체 소자의 게이트 전극 형성 방법의 공정 단면도
도 2a내지 도 2d는 본 발명에 따른 반도체 소자의 게이트 전극 식각 방법의 공정 단면도
도 3a내지 도 3c는 발명에 따른 또 다른 실시예의 반도체 소자의 게이트 전극 식각 방법의 공정 단면도
도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 게이트 절연층
23 : 텅스텐층 24 : 경화 마스크층
25 : 감광층 26 : 경화 마스크층 패턴
27 : 게이트 전극
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 게이트 전극 형성 방법은 반도체 기판상에 게이트 절연층을 형성하는 단계; 상기 게이트 절연층상에 금속층을 형성한 단계; 상기 금속층상에 마스크 패턴을 형성하는 단계; DPS반응기에서 상기 마스크 패턴을 이용하여 상기 금속층을 식각하여 게이트 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 반도체 소자의 게이트 전극 식각 방법에 관하여 상세히 설명하면 다음과 같다.
도 2a내지 도 2d는 본 발명에 따른 반도체 소자의 게이트 전극 식각 방법의 공정 단면도이다.
도 2a와 같이, 반도체 기판(21)을 식각하여 트렌치(도면에 도시하지 않음)을 형성하고, 트렌치에 산화물을 충진하여 격리층(도면에 도시되지 않음)을 형성한 후, 반도체 기판(21)내에 반도체 소자을 형성하는 데 필요한 웰(도면에 도시되지 않음)을 형성한다.
그리고 반도체 기판(21)상에 산화층으로 게이트 절연층(22)을 형성하고, 게이트 절연층(22)상에 텅스텐층(3)을 형성한다.
텅스텐층(23)은 CVD 방법(chemical vapor deposition method) 또는 스퍼터링 방법(sputtering method)에 의해 증착한 텅스텐을 사용하거나, 텅스텐 질화층(WNx)을 증착하고 열처리를 행하여 질화물(nitride)을 침식(denudation)한 텅스텐을 사용할 수 있다.
이어서, 텅스텐층(23)상에 질화층 또는 산화층으로 경화 마스크층(hard mask)(24)을 형성하고, 경화 마스크층(24)상에 감광층을 도포하고 노광 및 현상 공정을 실시하여 감광층 패턴(25)을 형성한다.
도 2b와 같이, 감광층 패턴(25)을 마스크로 이용하여 경화 마스크층(24)을 식각한다. 따라서 감광층 패턴(25)의 형상이 경화 마스크층(25)에 전사되어 경화 마스크층 패턴(26)이 형성된다.
도 2c와 같이, 경화 마스크층 패턴(26)을 이용하여 텅스텐층(23)을 1 차 식각한다.
1 차 식각 방법은 텅스텐의 식각 특성이 우수한 불소 계열의 SF6와 N2혼합 가스를 이용하여 DPS 반응기(decoupled plasma source reactor)에서 텅스텐층(23)의 하지층인 게이트 절연층(22)에 영향이 미치지 않는 범위 내에서 텅스텐층(23)의 20 ~ 90 % 정도, 바람직하게는 70 % 정도를 식각한다.
그리고 1 차 식각 공정은, 소오스 파워는 150 ~ 300 W, 바이어스 파워는 20 ~ 90 %, SF6의 유량은 전체 가스 유량의 30 % 미만, 그리고 N2가스의 유량은 전체 가스의 60 % 이상의 조건하에서 진행한다.
1 차 식각에서 텅스텐층(23)을 과도하게 식각하면, 텅스텐층(23)의 증착 및 1 차 식각의 불균일성으로 인해 특정 부위의 과도한 식각 현상(loading effect)이 나타나, 산화층에 대해 식각 선택비가 낮은 불소 계열의 식각 가스로 인하여 게이트 절연층(22)에 손상을 주어 게이트 전극 구조를 파괴할 가능성이 있다.
도 2d와 같이, 1 차 식각이후에 남아있는 잔여 텅스텐층(23)을 식각하기 위해 2 차 식각을 실시하여 게이트 전극(27)을 형성한다.
2 차 식각은 산화층에 대하여 식각 선택비가 높은 Cl2와 O2의 혼합 가스를 사용하여 DPS(decoupled plasma source reactor)방식으로 식각한다.
그리고 2 차 식각 공정은, 소오스 파워는 150 ~ 300 W, O2의 유량은 전체 가스 유량의 10 ~ 30 % 정도, 그리고 Cl2가스의 유량은 전체 가스의 60 ~ 90 % 정도의 조건하에서 진행한다.DPS 방식은 플라즈마 균일성이 우수하여 식각되는 물질의특정 부위로 전하들이 집중되는 확률이 적어 하지층을 손상시키지 않는 다.
본 발명에 따른 또 다른 실시예의 반도체 소자의 게이트 전극 식각 방법에 관하여 상세히 설명하면 다음과 같다.
도 3a내지 도 3c는 본 발명에 따른 또 다른 실시예의 반도체 소자의 게이트 전극 식각 방법의 공정 단면도이다.
도 3a와 같이, 반도체 기판(31)을 식각하여 트렌치(도면에 도시하지 않음)을 형성하고, 트렌치에 산화물을 충진하여 격리층(도면에 도시되지 않음)을 형성한 후, 반도체 기판(31)내에 반도체 소자을 형성하는 데 필요한 웰(도면에 도시되지 않음)을 형성한다.
그리고 반도체 기판(31)상에 산화층으로 게이트 절연층(32)을 형성하고, 게이트 절연층(32)상에 텅스텐층(33)을 형성한다.
텅스텐층(33)은 CVD 방법(chemical vapor deposition method) 또는 스퍼터링 방법(sputtering method)에 의해 증착한 텅스텐을 사용하거나, 텅스텐 질화층(WNx)을 증착하고 열처리를 행하여 질화물(nitride)을 침식(denudation)한 텅스텐을 사용할 수 있다.
이어서, 텅스텐층(33)상에 감광층을 도포하고 노광 및 현상 공정을 실시하여 감광층 패턴(34)을 형성한다.
도 3b와 같이, 감광층 패턴(34)을 마스크로 이용하여 텅스텐층(33)을 1 차 식각한다. 1 차 식각 방법은 텅스텐의 식각 특성이 우수한 불소 계열의 SF6와 N2혼합 가스를 이용하여 텅스텐층(33)의 하지층인 게이트 절연층(32)에 영향이 미치지 않는 범위 내에서 텅스텐층(33)의 20 ~ 90 % 정도, 바람직하게는 70 % 정도를 식각한다.
도 3c와 같이, 1 차 식각이후에 남아있는 잔여 텅스텐층(33)을 식각하기 위해 2 차 식각을 실시하여 게이트 전극(35)을 형성한다.
2 차 식각은 산화층에 대하여 식각 선택비가 높은 Cl2와 O2의 혼합 가스를 사용하여 DPS(decoupled plasma source reactor)방식으로 식각한다.
이와 같은 본 발명에 따른 반도체 소자의 게이트 전극 형성 방법은 다음과 같은 효과가 있다.
게이트 전극으로 사용하는 텅스텐층의 대부분을 불소 계열의 식각가스를 이용하여 식각한 후 잔여 텅스텐층을 하지층인 산화층으로 형성된 게이트 절연층과 식각 선택비가 높은 염소 계열의 식각 가스를 이용하여 식각함으로써 게이트 절연층의 손상을 방지하는 효과가 있다.
일반적으로 게이트 절연층의 손상이 발생하는 시점은 텅스텐층을 부분적으로 식각할 때는 발생하지 않고, 게이트 절연층의 특정 부위가 노출되는 되면서 전하들이 집중되어 발생한다.
그러나 본 발명에서는 플라즈마 균일성이 우수하여 특정 부위로 전하들이 집중될 확률이 적은 DPS 반응기에서 텅스텐층을 식각함으로써 게이트 절연층의 손상을 방지한다.

Claims (5)

  1. 반도체 기판상에 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층상에 금속층을 형성한 단계;
    상기 금속층상에 마스크 패턴을 형성하는 단계;
    DPS반응기에서 상기 마스크 패턴을 이용하여 상기 금속층을 식각하여 게이트 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
  2. 제 1 항에 있어서, 상기 금속층은 텅스텐층으로 사용하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
  3. 제 2 항에 있어서, 상기 텅스텐층을 식각하는 방법은 DPS 반응기(decoupled plasma source reactor)에서 1 단계로 상기 텅스텐층의 20 ~ 90 %을 식각하고, 2 단계로 남아있는 상기 텅스텐층을 식각하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
  4. 제 3 항에 있어서, 상기 1 단계의 식각 가스는 SF6와 N2혼합 가스를 이용하고, 2 단계의 식각 가스는 Cl2와 O2의 혼합 가스를 사용하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
  5. 제 3 항에 있어서, 상기 1 단계의 식각 조건은 소오스 파워는 150 ~ 300 W, 바이어스 파워는 20 ~ 90 %, SF6의 유량은 전체 가스 유량의 30 % 미만, 그리고 N2가스의 유량은 전체 가스의 60 % 이상의 조건하에서 진행하고, 2 단계의 식각 조건은 소오스 파워는 150 ~ 300 W, O2의 유량은 전체 가스 유량의 10 ~ 30 % 정도, 그리고 Cl2가스의 유량은 전체 가스의 60 ~ 90 % 정도의 조건하에서 진행하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.
KR10-2000-0079674A 2000-12-21 2000-12-21 반도체 소자의 게이트 전극 형성 방법 Expired - Fee Related KR100370166B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0079674A KR100370166B1 (ko) 2000-12-21 2000-12-21 반도체 소자의 게이트 전극 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0079674A KR100370166B1 (ko) 2000-12-21 2000-12-21 반도체 소자의 게이트 전극 형성 방법

Publications (2)

Publication Number Publication Date
KR20020050516A KR20020050516A (ko) 2002-06-27
KR100370166B1 true KR100370166B1 (ko) 2003-02-05

Family

ID=27684191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0079674A Expired - Fee Related KR100370166B1 (ko) 2000-12-21 2000-12-21 반도체 소자의 게이트 전극 형성 방법

Country Status (1)

Country Link
KR (1) KR100370166B1 (ko)

Also Published As

Publication number Publication date
KR20020050516A (ko) 2002-06-27

Similar Documents

Publication Publication Date Title
US7183198B2 (en) Method for forming a hardmask employing multiple independently formed layers of a capping material to reduce pinholes
JP2004031944A (ja) 非常に幅の狭いトランジスタ・ゲート素子をフォトリソグラフィにより形成する方法
US20070122753A1 (en) Method for manufacturing semiconductor device
JP2000091318A (ja) 半導体装置の製造方法
JP2006509375A (ja) 多層ゲートスタック
KR100370166B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100390040B1 (ko) 반도체소자의 듀얼게이트 제조방법
KR20030000592A (ko) Ｓｔｉ/ｄｔｉ 구조를 갖는 반도체 소자의 제조방법
US6395639B1 (en) Process for improving line width variations between tightly spaced and isolated features in integrated circuits
JP5040170B2 (ja) 半導体装置の製造方法
EP1317768B1 (en) Dry isotropic removal of inorganic anti-reflective coating after poly gate etching
US6406999B1 (en) Semiconductor device having reduced line width variations between tightly spaced and isolated features
JP3371180B2 (ja) 配線形成方法
KR100875661B1 (ko) 반도체 소자 제조 방법
KR100800165B1 (ko) 반도체 소자의 제조방법
KR100259072B1 (ko) 금속게이트 형성방법
KR20010058959A (ko) 반도체 소자의 제조 방법
KR100406738B1 (ko) 반도체 소자의 제조 방법
KR100772699B1 (ko) 반도체 소자 제조 방법
KR100529439B1 (ko) 반도체 소자 제조시 게이트 프로파일 형성 방법
KR100744243B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100562290B1 (ko) 반도체 소자 제조 방법
JP2025517142A (ja) 金属エッチングのためのエッチング前処理
KR20000039735A (ko) 반도체 소자의 게이트 절연막 형성방법
KR100552806B1 (ko) 박막 커패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20001221

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20020919

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20021226

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20030115

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20030116

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20051219

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20061211

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20080102

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20090102

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20091222

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20101224

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee