KR100379082B1 - 반도체패키지용 리드프레임 - Google Patents
반도체패키지용 리드프레임 Download PDFInfo
- Publication number
- KR100379082B1 KR100379082B1 KR10-1999-0044658A KR19990044658A KR100379082B1 KR 100379082 B1 KR100379082 B1 KR 100379082B1 KR 19990044658 A KR19990044658 A KR 19990044658A KR 100379082 B1 KR100379082 B1 KR 100379082B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- frame body
- semiconductor package
- mounting plate
- chip mounting
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
이 발명은 반도체패키지용 리드프레임에 관한 것으로, MLF(Micro LeadFrame)형 반도체패키지에 사용되는 리드프레임에서 1번 리드의 위치를 용이하게 확인할 수 있도록, 대략 판상의 프레임몸체와; 상기 프레임몸체의 모서리에서 내측으로 연장된 다수의 타이바와; 상기 타이바에 연결되어 차후 반도체칩이 탑재되고 둘레에는 저면에서 할프에칭부가 형성된 칩탑재판과; 상기 칩탑재판의 외주연에 일정거리 이격되어 방사상으로 형성되어 있되, 상기 칩탑재판을 향하는 단부의 저면에는 할프에칭부가 형성된 다수의 내부리드와; 상기 내부리드에서 연장되어 다시 프레임몸체까지 연장되는 외부리드와; 상기 내부0리드 및 외부리드 사이에 형성되어 다시 프레임몸체에 연결된 댐바로 이루어진 반도체패키지용 리드프레임에 있어서, 상기 리드프레임에는 1번 내부리드의 위치를 감지하기 위해 칩탑재판의 둘레 또는 타이바의 측면중 어느 하나에 위치 인식수단이 형성된 것을 특징으로 하는 반도체패키지용 리드프레임.
Description
본 발명은 반도체패키지용 리드프레임에 관한 것으로, 보다 상세하게 설명하면 MLF(Micro LeadFrame)형 반도체패키지에 사용되는 리드프레임에서 1번 리드의 위치를 용이하게 확인할 수 있는 반도체패키지용 리드프레임에 관한 것이다.
최근의 전자기기 예를 들면, 휴대폰, 셀룰러 폰, 노트북 등의 마더보드에는 많은 수의 반도체칩들이 패키징되어 최소시간내에 그것들이 다기능을 수행할 수 있도록 설계되는 동시에, 초소형화 되어 가는 추세에 있다. 이에 따라 반도체칩이 고집적화됨은 물론, 이를 패키징한 반도체패키지의 크기도 축소되고 있으며, 또한 실장밀도도 고밀도화되어 가고 있다.
이러한 추세에 따라 최근에는 반도체칩의 전기적 신호를 마더보드로 전달해줌은 물론 마더보드(mother board) 상에서 일정한 형태로 지지되도록 하는 리드프레임 또는 반도체패키지의 크기가 대략 1×1mm ~ 10×10mm 내외, 반도체패키지의 두께는 1mm~10mm내외로 개발되고 있으며, 이러한 반도체패키지의 예로서 MLF(Micro LeadFrame)형 반도체패키지 등이 알려져 있다.
여기서, 상기 MLF형 반도체패키지에 사용되는 리드프레임(100')의 구조를 도1에 도시하였으며 이를 간단히 설명하면 다음과 같다.
먼저, 대략 판상의 프레임몸체(2)가 구비되고, 상기 프레임몸체(2)의 모서리에서 내측으로 연장되어서는 다수의 타이바(4)가 형성되어 있다. 상기 타이바(4)에 연결되어서는 차후 반도체칩이 탑재되도록 칩탑재판(6)이 형성되어 있으며, 상기 칩탑재판(6)의 외주연에는 일정거리 이격된 채 다수의 내부리드(8)가 방사상으로형성되어 있다. 상기 내부리드(8)에 연장되어서는 다시 프레임몸체(2)에 연결되도록 외부리드(12)가 구비되어 있고, 상기 내부리드(8)와 외부리드(12) 사이에는 댐바(10)가 구비되어 상기 내부리드(8) 및 외부리드(12)를 지지함과 동시에 봉지 공정중 봉지재가 상기 댐바(10) 외측의 외부리드(12)쪽으로 더 이상 흘러가지 않토록 되어 있다.
도면중 빗금친 부분은 리드프레임(100)의 저면에서 할프에칭된 할프에칭부(4a,6a,8a)이며, 이는 차후 반도체패키지의 패키지몸체와 인터락킹되어 상기 리드프레임(100')이 이탈되지 않토록 하기 위함이다.
한편, 상기와 같은 리드프레임(100')은 반도체패키지 제조 공정 특히 와이어 본딩 공정중 1번 내부리드(8)의 위치를 확인할 필요가 있다. 예를 들면, 와이어 본더에는 PRS(Pattern Recognization System)가 장착되어 있는데 이것이 리드프레임(100')의 1번 내부리드(8) 위치를 감지한 후, 그 데이터를 기준으로 여타 모든 내부리드(8)와 반도체칩을 와이어로 본딩하게 된다. 따라서, 리드프레임(100')에서 1번 내부리드(8)의 위치를 정확히 인식하지 못할 경우에는 와이어본딩을 제대로 실시하지 못하게 된다.
그런데 상기한 MLF형 반도체패키지에 사용되는 리드프레임은 전술한 1번 내부리드의 위치를 확인하기 위한 수단이 제공되지 않고 있다. 즉, 리드프레임의 두께와 같은 탭을 만들기 어렵고 또한 내부리드를 일정길이 이하로 컷팅하여 1번 내부리드의 위치 인식수단으로 사용하기 어려운 문제점이 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, MLF형 반도체패키지에 사용되는 리드프레임에서 1번 내부리드의 위치를 용이하게 확인할 수 있는 반도체패키지용 리드프레임을 제공하는데 있다.
도1은 종래의 반도체패키지용 리드프레임을 도시한 평면도이다.
도2a 및 도2b는 본 발명의 제1실시예인 반도체패키지용 리드프레임을 도시한 평면도 및 단면도이다.
도3은 본 발명의 제2실시예인 반도체패키지용 리드프레임을 도시한 평면도 이다.
도4a 및 도4b는 본 발명의 제3실시예 및 제4실시예인 반도체패키지용 리드프레임을 도시한 평면도이다.
- 도면중 주요 부호에 대한 설명 -
100; 리드프레임 2; 프레임몸체
4; 타이바 4a,6a,8a; 할프에칭부
6; 칩탑재판 8; 내부리드
10; 댐바 12; 외부리드
20; 탭 22; 관통구
24; 슬롯
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지용 리드프레임은 대략 판상의 프레임몸체와; 상기 프레임몸체의 모서리에서 내측으로 연장된 다수의 타이바와; 상기 타이바에 연결되어 차후 반도체칩이 탑재되고 둘레에는 저면에서 할프에칭부가 형성된 칩탑재판과; 상기 칩탑재판의 외주연에 일정거리 이격되어 방사상으로 형성되어 있되, 상기 칩탑재판을 향하는 단부의 저면에는 할프에칭부가 형성된 다수의 내부리드와; 상기 내부리드에서 연장되어 다시 프레임몸체까지 연장되는 외부리드와; 상기 내부리드 및 외부리드 사이에 형성되어 다시 프레임몸체에 연결된 댐바로 이루어진 반도체패키지용 리드프레임에 있어서, 상기 리드프레임에는 1번 내부리드의 위치를 감지하기 위해 칩탑재판의 둘레 또는 타이바의 측면중 어느 하나에 위치 인식수단이 형성된 것을 특징으로 한다.
여기서, 상기 위치 인식수단은 일정길이 돌출되어 형성된 탭으로 함이 바람직하다. 또한, 상기 탭은 칩탑재판의 할프에칭부 또는 타이바의 할프에칭부중 어느 하나에 형성함이 바람직하다.
또한, 상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지용 리드프레임은 대략 판상의 프레임몸체와; 상기 프레임몸체의 모서리에서 내측으로 연장된 다수의 타이바와; 상기 타이바에 연결되어 차후 반도체칩이 탑재되는 칩탑재판과;상기 칩탑재판의 외주연에 일정거리 이격되어 방사상으로 형성된 다수의 내부리드와; 상기 내부리드에 연장되어 다시 프레임몸체에 연결되는 외부리드와; 상기 내부리드 및 외부리드 사이에 형성되어 다시 프레임몸체에 연결된 댐바로 이루어진 반도체패키지용 리드프레임에 있어서, 상기 타이바가 연결된 영역의 프레임몸체에는 일정크기의 관통구가 형성되어 있고, 상기 관통구에는 1번 내부리드의 위치를 감지하기 위한 위치 인식수단이 더 형성된 것을 특징으로 한다.
여기서, 상기 위치 인식수단은 관통구에 탭을 형성하여 이용하거나, 또는 관통구에 슬롯을 형성하여 이용할 수 있다.
상기와 같이 하여 본 발명에 의한 반도체패키지용 리드프레임에 의하면 칩탑재판이나 타이바에 위치 인식수단으로서 탭을 형성하여 이용하거나, 또는 프레임몸체에 관통구를 형성하고 그 관통구에 탭을 형성하거나 또는 슬롯을 형성하여 위치 인식수단으로 이용함으로써 반도체패키지의 제조 공정중 1번 내부리드의 위치를 용이하게 감지할 수 있게 된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2a 및 도2b는 본 발명의 제1실시예인 반도체패키지용 리드프레임(100)을 도시한 평면도 및 단면도이고, 도3은 본 발명의 제2실시예인 반도체패키지용 리드프레임(100)을 도시한 평면도이다.
도시된 바와 같이 대략 판상의 프레임몸체(2)가 구비되어 있고, 상기 프레임몸체(2)의 모서리에서 내측으로 연장되어서는 다수의 타이바(4)가 형성되어 있다. 상기 타이바(4)에 연결되어서는 차후 반도체칩이 탑재되도록 둘레의 저면에 할프에칭부(6a)가 형성된 칩탑재판(6)이 구비되어 있다. 상기 칩탑재판(6)의 외주연에는 일정거리 이격되어 방사상으로 형성되어 있되, 상기 칩탑재판(6)을 향하는 단부의 저면에 할프에칭부(8a)가 형성된 다수의 내부리드(8)가 구비되어 있다. 상기 내부리드(8)에서 외측으로 연장되어 다시 프레임몸체(2)까지 외부리드(12)가 형성되어 있고, 상기 내부리드(8) 및 외부리드(12) 사이에는 이들을 지지하고 반도체패키지의 봉지 공정중 봉지재가 외측으로 흘러 넘치지 않토록 댐바(10)가 형성되어 하나의 리드프레임(100)을 이루고 있다. 이러한 리드프레임(100)이 다수 모여서 대략 매트릭스 형상의 리드프레임(100)을 형성하거나 또는 스트립 형상의 리드프레임(100)을 구비할 수 있으며 이러한 구조는 종래와 동일하다.
단 본 발명은 상기 칩탑재판(6) 또는 어느 한 타이바(4)의 측면에 1번 내부리드(8)의 위치를 인식할 수 있도록 위치 인식수단이 더 형성된 것이 특징이다.
즉 도2a 및 도2b에 도시된 바와 같이 칩탑재판(6)의 측면 중 소정 영역에 탭(20)을 더 형성함으로써 상기 탭(20)을 1번 내부리드(8)의 기준 위치로 정할 수 있게 된다. 예를 들면, 상기 탭(20)이 가리키는 방향의 내부리드(8)를 1번 내부리드(8)로 정할 수 있을 것이다. 상기 탭(20)은 칩탑재판(6)의 할프에칭부(6a)에서 더 연장되도록 형성함으로써, 그 두께가 할프에칭부(6a)의 두께가 같게 형성되어 있다.
또한, 상기 탭(20)은 도3에 도시된 바와 같이 타이바(4)의 측면에도 형성할수 있다. 상기 타이바(4)에 형성된 탭(20)도 타이바(4)의 할프에칭부(4a)에서 더 연장되도록 함으로써 그 두께를 할프에칭부(4a)의 두께와 같게 할 수 있다.
상기와 같이 칩탑재판(6)이나 타이바(4)에 형성된 탭(20)은 풀에칭 공정 및 할프에칭 공정중에 형성된다. 즉, 리드프레임(100)의 총체적 패턴을 형성하는 풀에칭 공정시, 상기 탭(20)의 윤곽이 나타나도록 하고, 할프에칭 공정에서 상기 탭(20)의 저면이 할프에칭되도록 하는 것이다. 물론, 이때 상기 칩탑재판(6), 내부리드(8) 및 타이바(4)의 일정영역도 할프에칭된다.
도4a 및 도4b는 본 발명의 제3실시예 및 제4실시예인 반도체패키지용 리드프레임(100)을 도시한 평면도이다.
도시된 바와 같이 상기 리드프레임(100)중 타이바(4)가 연결된 영역의 프레임몸체(2)에는 일정크기의 관통구(22)가 더 형성되고, 상기 관통구(22) 내측에는 1번 내부리드(8)의 위치를 감지하기 위한 위치 인식수단으로서 타이바(4)로부터 연장된 탭(20)이 형성되어 있다.
또한, 상기 탭(20) 대신에 상기 관통구(22)에 일정 길이의 슬롯(24)을 더 형성함으로써 이를 위치 인식수단으로 이용할 수도 있다.
이러한 탭(20)이나 슬롯(24)은 리드프레임(100)의 총체적 패턴 형성 과정중에 형성함이 바람직할 것이다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 반도체패키지용 리드프레임에 의하면, 칩탑재판이나 타이바에 위치 인식수단으로서 탭을 형성하여 이용하거나, 또는 프레임몸체에 관통구를 형성하고 그 관통구에 탭을 형성하거나 또는 슬롯을 형성하여 위치 인식수단으로 이용함으로써 반도체패키지의 제조 공정중 1번 내부리드의 위치를 용이하게 감지할 수 있는 효과가 있다.
Claims (6)
- (정정) 대략 판상의 프레임몸체와; 상기 프레임몸체의 모서리에서 내측으로 연장된 다수의 타이바와; 상기 타이바에 연결되어 차후 반도체칩이 탑재되고 둘레에는 저면에서 할프에칭부가 형성된 칩탑재판과; 상기 칩탑재판의 외주연에 일정거리 이격되어 방사상으로 형성되어 있되, 상기 칩탑재판을 향하는 단부의 저면에는 할프에칭부가 형성된 다수의 내부리드와; 상기 내부리드에서 연장되어 다시 프레임몸체까지 연장되는 외부리드와; 상기 내부리드 및 외부리드 사이에 형성되어 다시 프레임몸체에 연결된 댐바로 이루어진 반도체패키지용 리드프레임에 있어서,상기 리드프레임에는 1번 내부리드의 위치를 감지하기 위한 위치 인식수단으로서 칩탑재판의 할프에칭부 또는 타이바의 할프에칭부중 어느 하나에 탭이 형성된 것을 특징으로 하는 반도체패키지용 리드프레임.
- (삭제)
- (삭제)
- (정정) 대략 판상의 프레임몸체와; 상기 프레임몸체의 모서리에서 내측으로 연장된 다수의 타이바와; 상기 타이바에 연결되어 차후 반도체칩이 탑재되는 칩탑재판과; 상기 칩탑재판의 외주연에 일정거리 이격되어 방사상으로 형성된 다수의 내부리드와; 상기 내부리드에 연장되어 다시 프레임몸체에 연결되는 외부리드와; 상기 내부리드 및 외부리드 사이에 형성되어 다시 프레임몸체에 연결된 댐바로 이루어진 반도체패키지용 리드프레임에 있어서,상기 타이바가 연결된 영역의 프레임몸체에는 일정크기의 관통구가 형성되어 있고, 상기 관통구에는 1번 내부리드의 위치를 감지하기 위한 위치 인식수단으로서 관통구에 탭이 형성되거나 또는 슬롯이 형성된 것을 특징으로 하는 반도체패키지용 리드프레임.
- (삭제)
- (삭제)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0044658A KR100379082B1 (ko) | 1999-10-15 | 1999-10-15 | 반도체패키지용 리드프레임 |
JP2000015004A JP2001077278A (ja) | 1999-10-15 | 2000-01-24 | 半導体パッケージと、このためのリードフレーム及び、半導体パッケージの製造方法とそのモールド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0044658A KR100379082B1 (ko) | 1999-10-15 | 1999-10-15 | 반도체패키지용 리드프레임 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010037253A KR20010037253A (ko) | 2001-05-07 |
KR100379082B1 true KR100379082B1 (ko) | 2003-04-08 |
Family
ID=19615441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-1999-0044658A KR100379082B1 (ko) | 1999-10-15 | 1999-10-15 | 반도체패키지용 리드프레임 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100379082B1 (ko) |
-
1999
- 1999-10-15 KR KR10-1999-0044658A patent/KR100379082B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20010037253A (ko) | 2001-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100403142B1 (ko) | 반도체패키지 | |
US7777310B2 (en) | Integrated circuit package system with integral inner lead and paddle | |
KR20010037247A (ko) | 반도체패키지 | |
KR100355794B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
US20040217450A1 (en) | Leadframe-based non-leaded semiconductor package and method of fabricating the same | |
US8207597B2 (en) | Integrated circuit package system with flashless leads | |
US8957515B2 (en) | Integrated circuit package system with array of external interconnects | |
KR20010037254A (ko) | 반도체패키지 | |
US8623708B1 (en) | Integrated circuit packaging system with grid-array mechanism and method of manufacture thereof | |
US20040084757A1 (en) | Micro leadframe package having oblique etching | |
KR20010037256A (ko) | 반도체패키지의 와이어 본딩용 클램프 및 히트블록 | |
US8258609B2 (en) | Integrated circuit package system with lead support | |
KR100379082B1 (ko) | 반도체패키지용 리드프레임 | |
US8039947B2 (en) | Integrated circuit package system with different mold locking features | |
KR20010037246A (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
US8421198B2 (en) | Integrated circuit package system with external interconnects at high density | |
KR100394773B1 (ko) | 반도체패키지 | |
KR100355797B1 (ko) | 반도체패키지 및 그 제조 방법 | |
US8304921B2 (en) | Integrated circuit packaging system with interconnect and method of manufacture thereof | |
KR100819794B1 (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 | |
KR100384334B1 (ko) | 반도체패키지 | |
KR100658903B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
US8207600B2 (en) | Integrated circuit package system with encapsulating features | |
KR100537893B1 (ko) | 리드 프레임과 이를 이용한 적층 칩 패키지 | |
KR100799201B1 (ko) | 칩 스케일 패키지와, 칩 스케일 패키지용 리이드 프레임과이의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130321 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20140314 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20160322 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20180313 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20190313 Year of fee payment: 17 |