[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100364669B1 - 고주파 플라즈마 디스플레이 패널의 제조방법 - Google Patents

고주파 플라즈마 디스플레이 패널의 제조방법 Download PDF

Info

Publication number
KR100364669B1
KR100364669B1 KR1020000085283A KR20000085283A KR100364669B1 KR 100364669 B1 KR100364669 B1 KR 100364669B1 KR 1020000085283 A KR1020000085283 A KR 1020000085283A KR 20000085283 A KR20000085283 A KR 20000085283A KR 100364669 B1 KR100364669 B1 KR 100364669B1
Authority
KR
South Korea
Prior art keywords
electrode
discharge
display panel
plasma display
high frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020000085283A
Other languages
English (en)
Other versions
KR20020056003A (ko
Inventor
임종래
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020000085283A priority Critical patent/KR100364669B1/ko
Publication of KR20020056003A publication Critical patent/KR20020056003A/ko
Application granted granted Critical
Publication of KR100364669B1 publication Critical patent/KR100364669B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 방전전압을 낮추도록 한 고주파 플라즈마 디스플레이 패널의 제조방법에 관한 것이다.
본 발명의 고주파 플라즈마 디스플레이 패널의 제조방법은 기판상에 전극물질을 도포하고 전극물질을 패터닝하여 서로 층이 상이한 제 1 전극과 돌출부를 형성하는 단계와, 제 1 전극상에 돌출부가 노출되도록 제 1 유전체를 형성하는 단계와, 제 1 유전체상에 제 1 전극과 교차되는 방향으로 제 2 전극이 형성됨과 아울러 제 2 전극과 동일층에 위치하며 돌출부와 접속되는 보조전극이 형성되는 단계를 포함한다.

Description

고주파 플라즈마 디스플레이 패널의 제조방법{Fabricating Method Of Plasma Display Panel Using Radio Frequency}
본 발명은 고주파 플라즈마 디스플레이 패널의 제조방법에 관한 것으로 특히, 방전전압을 낮추도록 한 고주파 플라즈마 디스플레이 패널의 제조방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe 또는 Ne+Xe 가스의 방전시 발생하는 147㎚의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 이러한 PDP는 크게 직류구동 방식과 교류구동 방식으로 대별된다.
교류구동 방식의 PDP는 직류구동 방식에 비하여 저전압 구동과 장수명의 장점을 가지므로 향후 표시소자로 각광받게 될 것이다. 또한, 교류구동 방식의 PDP는 유전체를 사이에 두고 배치된 전극들 간에 교류 전압신호를 인가되게 하여 그 신호의 반주기마다 방전이 일어나게 함으로써 화상을 표시하게 된다. 이러한 교류형 PDP는 방전시 표면에 벽전하가 축적되는 유전체를 사용하게 된다.
도 1을 참조하면, 교류형 PDP는 서스테인전극쌍(10)이 형성된 상부기판(1)과, 어드레스전극(4)이 형성된 하부기판(2)을 구비한다. 상부기판(1)과 하부기판(2)은 격벽(3)을 사이에 두고 평행하게 이격된다. 상부기판(1), 하부기판(2) 및 격벽(3)에 의해 마련되어진 방전공간에는 Ne-Xe, He-Xe 등의 혼합가스가 주입된다. 서스테인전극쌍(10)은 하나의 플라즈마 방전셀내에 2개가 한쌍을 이루게 된다. 서스테인전극쌍(10) 중 어느 하나는 어드레스기간에 공급되는 스캔펄스에 응답하여 어드레스전극(4)과 대향방전을 일으키고 서스테인기간에 공급되는 서스테인 펄스에 응답하여 인접한 서스테인전극(10)과 면방전을 일으키는 주사/서스테인전극으로 이용된다. 또한, 주사/서스테인전극으로 이용되는 서스테인전극(10)과 인접한 서스테인전극(10)은 서스테인펄스가 공통으로 공급되는 공통서스테인전극으로 이용된다. 서스테인전극쌍(10)이 형성된 상부기판(1)에는 유전층(8)과 보호막(9)이 적층된다. 유전층(8)은 플라즈마 방전전류를 제한함과 아울러 방전시 벽전하를 축적하는 역활을 한다. 보호막(9)은 플라즈마 방전시 발생된 스퍼터링에 의한 유전체(8)의 손상을 방지하고 2차 전자의 방출효율을 높이게 된다. 이 보호막(9)은 통상 산화마그네슘(MgO)으로 이루어진다. 하부기판(2)에는 어드레스전극(4)을 덮는 하부 유전층(6)이 형성되며, 방전공간을 분할하기 위한 격벽들(3)이 수직으로 신장된다. 하부기판(2)과 격벽들(3)의 표면에는 진공 자외선에 의해 여기되어 가시광을 발생하는 형광층(5)이 형성된다.
이와 같은 교류형 PDP는 한 프레임이 다수의 서브필드로 구성되어 서브필드의 조합에 의해 계조가 실현된다. 예를 들어, 256 계조를 실현하고자 하는 경우에 한 프레임 기간은 8개의 서브필드들로 시분할된다. 아울러, 8개의 서브 필드들 각각은 리셋기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다. 리셋기간에는 전화면이 초기화된다. 어드레스 기간에는 데이터가 표시될 셀들이 라이팅 방전에 의해 선택되어 진다. 선택된 셀들은 서스테인 기간에 방전이 유지된다. 서스테인 기간은 서브필드들 각각의 가중치에 따라 2n에 해당하는 기간씩 길어지게 된다. 다시 말하여, 제 1 내지 제 8 서브필드들 각각에 포함되어진 서스테인 기간은 20, 21, 22, 23, 24, 25, 26, 27의 비율로 길어지게 된다. 이를 위하여, 서스테인 기간에 발생되는 서스테인 펄스의 수도 서브필드들에 따라 20, 21, 22, 23, 24, 25, 26, 27로 증가된다. 이들 서브필드들의 조합에 따라 표시영상의 휘도 및 색도가 결정되게 된다.
이러한 교류형 PDP에 있어서, 서스테인전극쌍(10)에는 듀티비(Duty ratio)가 1이고 200~300㎑의 주파수와 10~20㎲ 정도의 펄스 폭을 가지는 서스테인 펄스가 교번적으로 공급된다. 이 서스테인 펄스에 응답하여 서스테인전극쌍(10) 간에 일어나는 서스테인방전은 극히 짧은 순간에 1번만 발생하게 된다. 서스테인방전에 의해 발생된 하전입자들은 서스테인전극쌍(10)의 극성에 따라 서스테인전극쌍(10) 사이의 방전경로를 이동하여 상부 유전층(8)에 축적됨으로써 벽전하로 남게된다. 이러한 벽전하는 다음 서스테인방전시 구동전압을 낮추게 되지만 해당 서스테인방전시 방전공간의 전계를 감소시키게 된다. 이에 따라, 서스테인방전시 벽전하가 형성되면 방전이 멈추어지게 된다. 이와 같이, 서스테인방전은 유지펄스의 폭에 비하여 극히 짧은 순간에 1번만 발생하고 그 외 대부분 시간은 벽전하 형성 및 다음 유지방전을 위한 준비단계로 소비되게 된다. 이로 인하여, 종래의 PDP에서는 전계 방전기간에 비하여 실제 방전기간이 매우 짧아지게 되므로 휘도 및 방전효율이 낮을 수 밖에 없었다.
교류형 PDP의 낮은 휘도 및 방전효율 문제를 해결하기 위하여, 수십 내지 수백 ㎒의 고주파 신호를 이용하여 서스테인방전을 일으키는 고주파 구동 PDP(Radio Frequency PDP : 이하 "RFPDP"라 함)가 제안된바 있다. RFPDP는 고주파 방전에 의해 셀 내에서 전자가 진동운동을 하게 된다.
도 2를 참조하면, RFPDP는 어드레스전극(14)과 스캔전극(18)이 직교되게끔 형성된 하부기판(12)과, 스캔전극(18)과 나란하게 고주파전극(28)이 형성된 상부기판(30)을 구비한다. 어드레스전극(14)과 스캔전극(18) 사이에는 이들 전극 사이의 절연을 위한 제 1 하부유전층(16)이 형성된다. 스캔전극(18) 위에는 제 2 하부유전층(20)과 보호막(22)이 적층된다. 보호막(22) 위에는 격자형 격벽(24)이 형성된다. 격자형 격벽(24)의 표면에는 형광체(26)가 도포된다. 고주파전극(28)이 형성된 상부기판(30)에는 상부 유전층(29)이 평탄하게 형성된다.
RFPDP는 리셋기간, 어드레스 기간 및 서스테인 기간을 포함하는 다수의 서브필드들의 조합으로 화상을 표시한다. 리셋기간에는 전화면이 초기화된다. 이어서 어드레스 기간에는 어드레스전극(14)과 스캔전극(18)에 각각 데이터펄스와 스캔펄스가 공급되어 이들 사이의 방전에 의해 셀들이 선택된다. 선택된 셀들은 서스테인 기간에 전자의 진동운동에 의해 화상을 표시하게 된다. 이때, 고주파전극(28)에는 수 내지 수십 ㎒의 고주파신호가 인가되며 스캔전극(18)에는 고주파신호의 직류 바이어스 전압이 인가된다. 이 고주파신호에 의해 셀 내의 전자들은 고주파신호의 극성에 따라 방전공간 내에서 진동운동하게 된다. 전자들의 진동운동에 의해 방전가스가 연속적으로 이온화되고, 이러한 방전에 의해 발생되는 진공자외선은 형광체(26)를 여기시키게 된다. 이와 같이 형광체(26)가 여기되면 형광체(26)가 천이되면서 가시광이 발생된다. 이렇게 RFPDP는 고주파신호를 이용하여 서스테인 기간동안 연속적으로 방전을 일으킴으로써 교류형 PDP에 비하여 휘도와 방전효율이 높아지게 된다.
그러나, 종래의 RFPDP는 어드레스전극(14)과 스캔전극(18)이 유전층들(16,20)을 사이에 두고 다른 높이에 위치하고 유전층들(16,20)의 두께가 도 3와 같이 두껍기 때문에 라이팅 방전시 방전경로(32) 상에 존재하는 유전층들(16,20)에 의한 전압강하가 크게 발생하는 문제점이 있다. 다시 말하여, 어드레스전극(14)과 스캔전극(18)에 인가되는 라이팅전압이 유전층들(16,20)의 두께에 의해 발생되는 전압강하분 만큼 낮아지게 된다. 그 결과, 라이팅방전이 불안정하게 일어날 수 있다. 라이팅방전을 안정화하기 위하여, 라이팅전압을 높이게되면 라이팅방전시 발생되는 방전필드가 어드레스전극(14) 또는 스캔전극(18)을 따라 인접한 셀로 확산되어 셀간 크로스토크를 일으키게 된다. 이렇게 셀간 크로스토크가 발생되면 오방전이 일어날 수 있다. 또한, 라이팅전압을 높이게 되면 고전압용 회로소자들로 구동회로를 구현하여야 하기 때문에 제조비용이 상승됨은 물론 소비전력이 커지게 된다.
따라서, 본 발명의 목적은 방전전압을 낮추도록 한 고주파 플라즈마 디스플레이 패널의 제조방법을 제공하는데 있다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널을 나타내는 사시도.
도 2는 종래의 고주파 플라즈마 디스플레이 패널을 나타내는 사시도.
도 3은 도 2에 도시된 고주파 플라즈마 디스플레이 패널의 라이팅방전시 방전경로를 나타내는 하판의 단면도.
도 4는 본 발명의 실시예에 의한 고주파 플라즈마 디스플레이 패널을 나타내는 단면도.
도 5는 도 4에 도시된 고주파 플라즈마 디스플레이 패널의 라이팅방전시 방전경로를 나타내는 하판의 단면도.
도 6a 내지 6i는 도 4에 도시된 고주파 플라즈마 디스플레이 패널의 제조방법을 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
1,30,42 : 상부기판 2,12,48 : 하부기판
3,24,62 : 격벽 4 : 어드레스전극
5,26,64 : 형광층 6,8,16,20,29,54,58 : 유전층
9,22,60 : 보호막 10 : 서스테인전극쌍
14,50 : 어드레스전극 18,56 : 스캔전극
28,46 : 고주파전극 32,40 : 방전경로
51 : 돌출부 52 : 보조전극
66 : 방전공간
상기 목적을 달성하기 위하여 본 발명의 고주파 플라즈마 디스플레이 패널의 제조방법은 기판상에 전극물질을 도포하고 전극물질을 패터닝하여 서로 층이 상이한 제 1 전극과 돌출부를 형성하는 단계와, 제 1 전극상에 돌출부가 노출되도록 제 1 유전체를 형성하는 단계와, 제 1 유전체상에 제 1 전극과 교차되는 방향으로 제 2 전극이 형성됨과 아울러 제 2 전극과 동일층에 위치하며 돌출부와 접속되는 보조전극이 형성되는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 4 내지 6i를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4는 본 발명의 실시예에 의한 고주파 플라즈마 디스플레이 패널을 나타내는 단면도이다.
도 4를 참조하면, 본 발명의 실시예에 의한 고주파 플라즈마 디스플레이 패널은 어드레스전극(50)과 스캔전극(56)이 직교되게끔 형성된 하부기판(48)과, 어드레스전극(50)으로부터 돌출되는 보조전극(52)과, 스캔전극(56)과 나란하게 고주파전극(46)이 형성된 상부기판(42)을 구비한다. 보조전극(52)은 어드레스전극(50)으로부터 돌출된 돌출부(51)를 통해 어드레스전극(50)과 전기적으로 접속된다. 스캔전극(56)과 어드레스전극(50) 사이에는 제 1 하부유전체층(54)이 형성된다. 제 1 하부유전체층(54)은 스캔전극(56)과 어드레스전극(50) 사이의 절연층 역활을 한다. 스캔전극(56)과 제 1 하부유전체층(54) 위에는 제 2 하부유전체층(58)과 보호막(60)이 적층된다. 보호막(60) 위에는 격자형 격벽(62)이 형성된다. 격자형 격벽(62)의 표면에는 형광체(64)가 도포된다. 상부기판(42), 하부기판(48) 및 격벽(62)의 사이에 마련된 방전공간(66)에는 Ne-Xe, He-Xe 등의 혼합가스가 주입된다.
어드레스전극(50)과 스캔전극(56)은 어드레스기간에 동기되는 데이터펄스와 스캔펄스가 공급된다. 이때, 보조전극(52)과 스캔전극(56) 사이에 라이팅 방전이 일어나게 된다. 이와 같은 라이팅 방전시 도 5와 같이 방전경로(40)에는 종래보다 얇은 두께를 가지는 유전층(58)만이 존재하게 되므로 방전경로(40) 상의 유전체 두께가 얇아지게 된다. 따라서, 라이팅방전에 필요한 전압은 유전체의 두께가 얇아지는 만큼 전압강하 양이 줄어들게 되므로 그 만큼 낮아지게 된다. 또한, 방전경로(40) 상의 유전체의 두께가 얇아지는 만큼 스캔전극(56)과 어드레스전극(50)간의 간격을 좁힘으로써 방전필드의 분포를 셀 중앙에 집중시킴으로써 스캔전극(56)이나 어드레스전극(50)을 따라 인접셀로 확산되는 방전필드에 의한 셀간 크로스토크를 방지할 수 있다.
도 6a 내지 6i는 도 4 및 도 5에 도시된 RFPDP의 하판 제조방법을 단계적으로 나타낸다.
도 6a를 참조하면, 기판(48) 상에 어드레스전극(50)을 형성하기 위한 금속물질(예를 들면 Ag)(50A)이 전면 도포된다. 기판(48) 상에 금속물질(50A)이 도포된 후 도 6b와 같이 금속물질(50A) 상에 PR(Photo Resister)(72A) 또는 DFR(Dry Film Resister)(72A)이 코팅된다. 금속물질(50A) 상에 PR(72A) 또는 DFR(72A)이 코팅된 후 도 6c와 같이 특정패턴으로 마스크(71)가 설치된다. 특정패턴으로 마스크(71)가 설치된 후 PR(72A) 또는 DRF(72A)을 자외선(Ultraviolet)에 노광시킨후 사직식각 하여 도 6d와 같이 특정패턴(72B)을 형성한다. 이후 샌드 블라스트법을 이용하여 도 6e와 같이 어드레스전극(50) 및 돌출부(51)를 형성한다. 이때, 금속물질(50A) 상에 형성된 특정패턴(72B)은 마스크역활을 하게 된다. 어드레스전극(50) 및 돌출부(51)가 형성된 후 도 6f와 같이 제 1 하부유전체층(54)이 스크린 프린팅 방법으로 전면 도포된다. 이렇게 형성된 제 1 하부유전체층(54)은 어드레스전극(50)을 덮게 된다. 제 1 하부유전체층(54)이 형성된 후 도 6g와 같이 어드레스전극(50)과 직교되는 방향으로 스캔전극(56)이 형성됨과 아울러 돌출부(51) 상에 보조전극(52)이 형성된다. 즉, 스캔전극(56)과 보조전극(52)은 동일층에 형성된다. 이후 도 6h와 같이 및 도 6i와 같이 제 2 하부유전체층(58) 및 보호막(60)이 형성되어 하부기판(48)이 완성된다.
상술한 바와 같이, 본 발명에 따른 고주파 플라즈마 디스플레이 패널의 제조방법에 의하면 샌드 블라스트법을 이용하여 돌출부를 형성함으로써 어드레스전극과 보조전극간의 정확한 얼라인이 가능하다. 또한, 보조전극과 스캔전극이 동일층에 형성됨으로써 방전셀의 균일성을 향상시킴과 아울러 소비전력을 최소화할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (3)

  1. 기판상에 전극물질을 도포하고 상기 전극물질을 패터닝하여 서로 층이 상이한 제 1 전극과 돌출부를 형성하는 단계와,
    상기 제 1 전극상에 돌출부가 노출되도록 제 1 유전체를 형성하는 단계와,
    상기 제 1 유전체상에 상기 제 1 전극과 교차되는 방향으로 제 2 전극이 형성됨과 아울러 상기 제 2 전극과 동일층에 위치하며 상기 돌출부와 접속되는 보조전극이 형성되는 단계를 포함하는 것을 특징으로 하는 고주파 플라즈마 디스플레이 패널의 제조방법.
  2. 제 1 항에 있어서,
    상기 제 1 유전체, 제 2 전극 및 보조전극상에 제 2 유전체 및 보호막이 순차적으로 형성되는 단계를 포함하는 것을 특징으로 하는 고주파 플라즈마 디스플레이 패널의 제조방법.
  3. 제 1 항에 있어서,
    상기 전극물질이 패터닝되는 단계는,
    상기 전극물질상에 포토 레지스터 및 드라이 필름 레지스터 중 어느하나가 형성되고, 상기 돌출부가 형성되는 부분을 보호할 수 있도록 상기 포토 레지스터 및 드라이 필림 레지스터중 어느하나를 사진식각하고 샌드 블라스트법을 이용하여전극물질을 소정부분 제거하는 단계를 포함하는 것을 특징으로 하는 고주파 플라즈마 디스플레이 패널의 제조방법.
KR1020000085283A 2000-12-29 2000-12-29 고주파 플라즈마 디스플레이 패널의 제조방법 Expired - Fee Related KR100364669B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000085283A KR100364669B1 (ko) 2000-12-29 2000-12-29 고주파 플라즈마 디스플레이 패널의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000085283A KR100364669B1 (ko) 2000-12-29 2000-12-29 고주파 플라즈마 디스플레이 패널의 제조방법

Publications (2)

Publication Number Publication Date
KR20020056003A KR20020056003A (ko) 2002-07-10
KR100364669B1 true KR100364669B1 (ko) 2002-12-16

Family

ID=27688515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000085283A Expired - Fee Related KR100364669B1 (ko) 2000-12-29 2000-12-29 고주파 플라즈마 디스플레이 패널의 제조방법

Country Status (1)

Country Link
KR (1) KR100364669B1 (ko)

Also Published As

Publication number Publication date
KR20020056003A (ko) 2002-07-10

Similar Documents

Publication Publication Date Title
US7973477B2 (en) Plasma display panel having a phosphor layer that is at least partly covered with a material higher in secondary electron emission and production method therefore
JP3729318B2 (ja) プラズマディスプレイパネル
KR100378618B1 (ko) 플라즈마 디스플레이 패널
KR100364669B1 (ko) 고주파 플라즈마 디스플레이 패널의 제조방법
KR100365507B1 (ko) 고주파 플라즈마 디스플레이 패널의 제조방법
US7687994B2 (en) Plasma display panel (PDP)
KR100647618B1 (ko) 플라즈마 디스플레이 패널
US7230586B1 (en) Radio frequency plasma display panel and fabricating method thereof and driving apparatus therefor
CN100521045C (zh) 等离子体显示面板
KR100340444B1 (ko) 고주파 플라즈마 디스플레이 패널
KR100367764B1 (ko) 플라즈마 표시장치의 형광막
KR100603325B1 (ko) 플라즈마 디스플레이 패널
KR100303212B1 (ko) 고주파 플라즈마 디스플레이 패널
KR100278785B1 (ko) 플라즈마디스플레이패널의격벽제조방법
KR100397433B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR20020001181A (ko) 사다리 패턴 형태의 전극을 가지는 플라즈마 디스플레이패널
KR100293516B1 (ko) 플라즈마디스플레이소자및그구동방법
KR100340443B1 (ko) 고주파 플라즈마 디스플레이 패널
JPH05121001A (ja) 面放電表示板
KR100389021B1 (ko) 고주파 플라즈마 디스플레이 패널의 구동방법
KR100351465B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100366946B1 (ko) 플라즈마 디스플레이 패널
JP2006156349A (ja) プラズマディスプレイパネル
KR100323980B1 (ko) 플라즈마 표시소자
KR100326857B1 (ko) 고주파 플라즈마 디스플레이 패널의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20001229

PA0201 Request for examination
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20020603

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20021024

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20021202

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20021203

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20050912

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20050912

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20071210