[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100353714B1 - 알.티/큐.알.티 셀 데이터간 이중화 스위칭방법 - Google Patents

알.티/큐.알.티 셀 데이터간 이중화 스위칭방법 Download PDF

Info

Publication number
KR100353714B1
KR100353714B1 KR1020000035986A KR20000035986A KR100353714B1 KR 100353714 B1 KR100353714 B1 KR 100353714B1 KR 1020000035986 A KR1020000035986 A KR 1020000035986A KR 20000035986 A KR20000035986 A KR 20000035986A KR 100353714 B1 KR100353714 B1 KR 100353714B1
Authority
KR
South Korea
Prior art keywords
qrt
cell
unit
cell data
qse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020000035986A
Other languages
English (en)
Other versions
KR20020001347A (ko
Inventor
윤수현
박건표
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020000035986A priority Critical patent/KR100353714B1/ko
Publication of KR20020001347A publication Critical patent/KR20020001347A/ko
Application granted granted Critical
Publication of KR100353714B1 publication Critical patent/KR100353714B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13167—Redundant apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 스위칭 보드 이중화장치에서 RT셀과 QRT셀간의 이중화 스위칭방법에 있어서, 스위치 오버신호 발생시 RT인터페이스로 입력제한신호를 발생시켜 RT셀 데이터의 입력을 제한하는 과정과, 상기 RT셀 데이터 입력제한신호 발생후, RT2QRT셀변환부의 메모리가 엠프티 상태인지 여부를 검사하는 과정과, 상기 RT2QRT셀변환부의 메모리가 엠프티 상태이면 QRT인터페이스로 입력제한신호를 발생시켜 QRT셀 데이터의 입력을 제한하는 과정과, 상기 QRT셀 데이터 입력제한신호 발생후 상기 QRT부 및 QSE부내 메모리의 엠프티 상태 여부를 검사하는 과정과, 상기 QRT부 및 QSE부내 메모리가 엠프티 상태이면 액티브 스위치 보드의 마스터권을 스탠바이 스위치 보드로 전환시키는 과정을 포함하여 구성함을 특징으로 한다.

Description

알.티/큐.알.티 셀 데이터간 이중화 스위칭방법{DUAL SWITCHING METHOD BETWEEN RT/QRT CELL DATA}
본 발명은 비동기전송모드 스위칭 보드의 구현에 관한 것으로, 특히 RT 셀과 QRT셀간의 이중화 스위칭방법에 관한 것이다.
통상적으로 시스템은 안정도를 향상시키기 위하여 시스템의 공통파트를 이중화하고 있다. 상기 이중화를 구현하는 보드로는 스위칭 보드, 클럭 동기를 제공하는 클럭 보드, 프로세스 보드 등이 있다. QSE를 사용하는 스위칭 보드는 기본적으로 QRT를 사용하는 보드와 인터페이스되도록 구현되어 있다.
이에 따라 종래 RT를 사용하는 보드로부터 들어오는 셀을 스위칭하기 위하여는 별도의 셀 변환기가 필요한 문제점이 있었다.
따라서 본 발명의 목적은 기존의 RT셀과 QRT셀을 동시에 스위칭하는 스위치 보드에서 현재 서비스중인 셀의 손실없이 스위치 오버를 할 수 있게 하는 RT/QRT셀데이터간 이중화 스위칭방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명은 스위칭 보드 이중화장치에서 RT셀과 QRT셀간의 이중화 스위칭방법에 있어서, 스위치 오버신호 발생시 RT인터페이스로 입력제한신호를 발생시켜 RT셀 데이터의 입력을 제한하는 과정과, 상기 RT셀 데이터 입력제한신호 발생후, RT2QRT셀변환부의 메모리가 엠프티 상태인지 여부를 검사하는 과정과, 상기 RT2QRT셀변환부의 메모리가 엠프티 상태이면 QRT인터페이스로 입력제한신호를 발생시켜 QRT셀 데이터의 입력을 제한하는 과정과, 상기 QRT셀 데이터 입력제한신호 발생후 상기 QRT부 및 QSE부내 메모리의 엠프티 상태 여부를 검사하는 과정과, 상기 QRT부 및 QSE부내 메모리가 엠프티 상태이면 액티브 스위치 보드의 마스터권을 스탠바이 스위치 보드로 전환시키는 과정을 포함하여 구성함을 특징으로 한다.
도 1은 본 발명의 실시 예에 따른 스위칭보드 이중화 장치의 블록 구성도,
도 2는 상기 도 1의 제어부의 상세 내부 블록 구성도,
도 3은 본 발명의 실시 예에 따른 RT/QRT 셀데이터간 이중화 스위칭을 위한 처리 흐름도.
이하 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부 도면에서 구체적인 처리 흐름과 같은 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진 자에게 자명할 것이다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 1은 본 발명의 실시 예에 따른 스위칭보드 이중화장치의 블록 구성을 도시한 것이고, 도 2는 상기 도 1의 제어부(106)의 상세 블록 구성을 도시한 것이다. 이하 상기 도 1 및 도 2를 참조하여 본 발명의 실시 예에 따른 스위칭보드 이중화장치 각 부의 동작을 설명하기로 한다. 먼저 에러검출부(108)는 스위칭 보드에서 발생될 수 있는 보드의 탈장 및 NMS로부터의 RESET, 클럭의 이상여부를 감지하여 제어부(106)로 스위칭 오버(Switching Over)의 사작을 알린다. RT 입력제한신호(Back Pressure: BP) 발생부(204)는 스위칭 오버 요구신호 수신에 따른 제어로직부(214)의 제어에 의해 RT2QRT셀변환부(104)가 RT쪽으로 셀데이터를 더 이상 보내지 않도록 입력제한신호(BP)를 발생시킨다. 이때 상기 입력제한신호(BP)가 발생되면 RT쪽에서는 현재 보내고 있는 셀까지만 전송하고, 다음 셀부터는 전송을 중지시킨다. QRT RX-FIFO상태 검사부(200)는 QRT자체에 내부 메모리에 데이터가 있는지 여부를 외부로 알려줄 수 있는 신호가 없기 때문에 QRT부(102)에서 QSE부(100)로 보내지는 데이터 라인을 검사하여 일정 시간동안 데이터 라인이 변하지 않는 경우 QRT내부에 데이터가 없음을 판별하여 이를 제어로직부(214)로 알린다.
QSE 입력제한신호 제어부(206)는 QSE부(100)에는 외부에서 임으로 입력제한신호를 발생하도록 할 수 있는 입력핀이 구비되기 때문에 상기 입력 핀에 특정 패턴의 신호를 발생시켜 QSE부(100)가 입력제한신호를 발생시키도록 한다. QSE 메모리 검사부(208)는 메모리에 데이터가 없는 경우 QSE부(100)로부터 외부로 발생되는 특정 패턴의 신호를 검사하여 QSE내부에 데이터가 없음을 알린다. QRT TX-FIFO상태 검사부(210)는 QRT자체에 내부의 메모리에 데이터가 있는지 여부를 외부로 알려줄 수 있는 신호가 없기 때문에 QRT부(102)에서 RT2QRT셀변환부(104)로 전송되는 데이터가 QRT부(102)내 메모리에서 더 이상 존재하지 않는지를 검사하기 위하여 외부의 유토피아(UTOPIA) 신호중 데이터 인에이블(Enable)신호를 검사하여 일정시간 동안 변화하지 않는 경우 QRT내부에 데이터가 없음을 판별하여 이를 제어로직부(214)로 알린다. RT2QRT TX-FIFO상태 검사부(212)는 RT2QRT셀변환부(104)내에 있는 데이터가 RT인터페이스 보드쪽으로 모두 전송되었는지 여부를 검사하여 제어로직부(214)로 알린다.
도 3은 본 발명의 실시 예에 따른 스위칭보드 이중화장치에서 RT 셀과 QRT셀간의 이중화 스위칭 구현을 위한 동작 제어흐름을 도시한 것이다. 이하 상기 도 1, 도 2 및 도 3를 참조하여 본 발명의 실시 예를 상세히 설명한다.
먼저 스위칭 보드의 상태를 주기적으로 검사하는 에러 검출부(108)로부터 에러가 검출되어 액티브(Active) 스위칭 보드의 마스터권을 현재 스탠바이(Standby) 모드로 동작하고 있는 보드로 넘기기 위한 스위칭 오버 신호가 발생되는 경우 제어로직부(214)는 (300)단계에서 이에 응답하여 (302)단계로 진행해서 RT인터페이스로입력제한신호(Back Pressure: BP)의 발생을 위한 제어신호를 인가한다. 이에 따라 RT2QRT입력제한신호(BP) 발생부(204)에서는 RT쪽으로부터 더 이상의 셀 데이터가 수신되지 않도록 입력제한신호를 발생시킨다. 이어 제어로직부(214)는 (304)단계로 진행하여 RT2QRT RX-FIFO상태 검사부(202)를 통해 RT2QRT셀변환부(104)내 RX-FIFO가 엠프티(Empty) 상태인지 여부를 검사한다.
이때 만일 상기 RT2QRT셀변환부(104)내 RX-FIFO가 엠프티상태인 경우 제어로직부(214)는 (306)단계로 진행해서 다시 QRT부(102)내 RX-FIFO가 엠프티상태인지 여부를 검사한다. 이때 상기 RT2QRT셀변환부(104)에서 수신된 셀은 일단 QRT부(102)내의 메모리에 저장되는데 QSE메모리 검사부(208)에서는 상기 QRT부(102)에서 QSE부(100)로 연결되는 4비트 니블 데이터중 상위 4비트와 3비트를 연속적으로 검사하여 셀의 헤더 내용이 유효셀이 없다는 포맷의 데이터가 나오면 QRT내부에 QSE부(100)로 보낼 셀이 더 이상 없는 것으로 판단하여 이를 제어로직부(214)로 알리게 된다. 그러면 제어로직부(214)는 상기 QSE메모리 검사부(208)로부터의 상기 응답에 따라 QRT부(102)내 RX-FIFO가 엠프티 상태임을 인식하고 QRT인터페이스로 QRT입력제한신호의 발생을 위한 제어신호를 인가한다. 이때 상기 (302)단계에서와 마찬가지로 QRT쪽으로도 더 이상의 셀 데이터가 수신되지 않도록 입력제한신호를 발생시켜야 하는데 QSE입력신호 제어부(206)는 QSE부(100)로부터 입력제한신호가 발생되도록 필요한 데이터 패턴을 생성하여 인가하여 준다. 이에 따라 QSE부(100)는 (308)단계에서 더 이상의 QRT셀 데이터가 수신되지 않도록 QRT입력제한신호를 발생시킨다.
이어 제어로직부(214)는 (310)단계로 진행하여 QSE메모리 검사부(208)를 통해 QSE RX/TX-FIFO가 엠프티상태인지 여부를 검사한다. 상기에서 QSE부(100)로 수신되는 모든 셀 데이터가 차단된 상태에서 QSE부(100)는 자신 내부에 셀 데이터가 남아 있는지 여부를 특정 패턴의 시리얼 데이터로 외부로 알리게 되는데, QSE 메모리 검사부(208)는 상기 데이터를 받아 들여 QSE부(100)내 메모리가 현재 엠프티 상태를 인식하고 이를 제어로직부(214)로 알리게 되는 것이다. 상기 (310)단계에서 QSE RX/TX-FIFO가 엠프티 상태인 경우 제어로직부(214)는 이에 응답하여 (312)단계로 진행해서 QRT와 RT2QRT의 유토피아 인터페이스에서 QRT내의 메모리 상태를 검사한다. 즉, 유토피아 인터페이스 신호중 데이터 인에이블 신호를 이용하여 일정시간동안 deassert상태로 유지되면 QRT부 내부 메모리에 데이터가 없는 것으로 판단하게 된다.
이때 만일 QRT TX-FIFO가 엠프티 상태인 것으로 인식하면 제어로직부(214)는 (314)단계로 진행해서 다시 RT2QRT TX-FIFO상태 검사부(212)를 통해 QRT부(102)에서 수신된 데이터가 RT2QRT 셀변환부(104)에서 RT로 모두 전송되어 RT2QRT TX-FIFO가 엠프티 상태인지를 판단한다. 이어 제어로직부(214)는 상기 RT2QRT TX-FIFO가 엠프티 상태라고 판단하는 경우 (316)단계에서 현재 액티브 스위치 보드의 마스터권을 스태바이 이중화 보드로 넘겨 스위치 보드 스위칭 오버를 수행한다.
상술한 바와 같이 본 발명은 종래 RT 셀과 QRT 셀을 동시에 스위칭하는 보드에서 이중화 알고리즘을 적용하여 서비스중인 ATM 셀의 손실없이 전송이 가능하도록 함으로써 ATM 스위칭 보드와 가입자 보드 사이의 호환성을 증대시키고, 좀더 효율적이고 안정적인 시스템을 구현할 수 있도록 하는 이점이 있다.

Claims (3)

  1. 스위칭 보드 이중화장치에서 RT셀과 QRT셀간의 이중화 스위칭방법에 있어서,
    스위치 오버신호 발생시 RT인터페이스로 입력제한신호를 발생시켜 RT셀 데이터의 입력을 제한하는 과정과,
    상기 RT셀 데이터 입력제한신호 발생후, RT2QRT셀변환부의 메모리가 엠프티 상태인지 여부를 검사하는 과정과,
    상기 RT2QRT셀변환부의 메모리가 엠프티 상태이면 QRT인터페이스로 입력제한신호를 발생시켜 QRT셀 데이터의 입력을 제한하는 과정과,
    상기 QRT셀 데이터 입력제한신호 발생후 상기 QRT부 및 QSE부내 메모리의 엠프티 상태 여부를 검사하는 과정과,
    상기 QRT부 및 QSE부내 메모리가 엠프티 상태이면 액티브 스위치 보드의 마스터권을 스탠바이 스위치 보드로 전환시키는 과정으로 구성됨을 특징으로 하는 이중화 스위칭방법.
  2. 제1항에 있어서, 상기 RT2QRT셀변환부의 메모리상태 검사과정은,
    상기 RT셀 데이터 입력제한신호 발생후 상기 RT2QRT셀 변환부의 RX-FIFO에 수신된 RT셀 데이터가 존재하는지 여부를 검사하는 과정과,
    상기 RT2QRT셀 변환부내 RX-FIFO에 상기 수신된 RT셀 데이터가 존재하지 않는 경우 QRT부내 메모리를 검사하여 상기 RT2QRT셀변환부로부터 수신된 셀 데이터가 모두 QSE부로 전송되었는지 여부를 검사하는 과정으로 이루어짐을 특징으로 하는 이중화 스위칭방법
  3. 제1항에 있어서, 상기 QSE부의 메모리상태 검사과정은,
    상기 QRT셀 데이터 입력제한신호 발생후 상기 QSE부내 메모리에 상기 수신된 QRT셀 데이터가 존재하는지 여부를 검사하는 과정과,
    상기 QSE부내 메모리에 상기 수신된 QRT셀 데이터가 존재하지 않는 경우 QRT부내 메모리에 상기 QSE부로부터 전송된 QRT셀 데이터가 존재하는지 여부를 검사하는 과정으로 이루어짐을 특징으로 하는 이중화 스위칭방법
KR1020000035986A 2000-06-28 2000-06-28 알.티/큐.알.티 셀 데이터간 이중화 스위칭방법 Expired - Fee Related KR100353714B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000035986A KR100353714B1 (ko) 2000-06-28 2000-06-28 알.티/큐.알.티 셀 데이터간 이중화 스위칭방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000035986A KR100353714B1 (ko) 2000-06-28 2000-06-28 알.티/큐.알.티 셀 데이터간 이중화 스위칭방법

Publications (2)

Publication Number Publication Date
KR20020001347A KR20020001347A (ko) 2002-01-09
KR100353714B1 true KR100353714B1 (ko) 2002-09-27

Family

ID=19674441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000035986A Expired - Fee Related KR100353714B1 (ko) 2000-06-28 2000-06-28 알.티/큐.알.티 셀 데이터간 이중화 스위칭방법

Country Status (1)

Country Link
KR (1) KR100353714B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH066372A (ja) * 1992-06-23 1994-01-14 Nec Corp Ａｔｍスイッチの系切替え方式
JPH0964885A (ja) * 1995-08-24 1997-03-07 Hitachi Ltd Ａｔｍ交換機におけるスイッチの系切り替え方式
JPH1117696A (ja) * 1997-06-27 1999-01-22 Nec Corp Ａｔｍリンク切換方式
KR19990005390A (ko) * 1997-06-30 1999-01-25 윤종용 Atm스위치 보드의 이중화 장치 및 방법
JPH11341010A (ja) * 1998-05-22 1999-12-10 Nec Corp Ａｔｍをｓｔｍデータに変換するａａｌ１終端装置の２重化方法及びその構成

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH066372A (ja) * 1992-06-23 1994-01-14 Nec Corp Ａｔｍスイッチの系切替え方式
JPH0964885A (ja) * 1995-08-24 1997-03-07 Hitachi Ltd Ａｔｍ交換機におけるスイッチの系切り替え方式
JPH1117696A (ja) * 1997-06-27 1999-01-22 Nec Corp Ａｔｍリンク切換方式
KR19990005390A (ko) * 1997-06-30 1999-01-25 윤종용 Atm스위치 보드의 이중화 장치 및 방법
JPH11341010A (ja) * 1998-05-22 1999-12-10 Nec Corp Ａｔｍをｓｔｍデータに変換するａａｌ１終端装置の２重化方法及びその構成

Also Published As

Publication number Publication date
KR20020001347A (ko) 2002-01-09

Similar Documents

Publication Publication Date Title
JP3332474B2 (ja) Ａｔｍ通信装置および故障検出通知装置
KR100216370B1 (ko) Atm 스위치 보드의 이중화 장치 및 방법
US6466576B2 (en) ATM switching unit
US8379509B2 (en) Electronic device protection systems and methods
US6252846B1 (en) Automatic switching system
KR100353714B1 (ko) 알.티/큐.알.티 셀 데이터간 이중화 스위칭방법
JP2001298457A (ja) Ａｔｍ交換機の回線切替え用ヘッダ変換回路及びそれに用いるヘッダ変換方法
KR100448219B1 (ko) 전송 경로 이중화 통신 시스템 및 그 제어방법
KR0152229B1 (ko) 시스팀의 이중화를 위한 저가형 이중화 노드
KR100372871B1 (ko) 에이 티 엠 교환 시스템의 셀 데이터 보호장치
KR100296039B1 (ko) 비동기 전송 모드 교환시스템에서 이중화된 링크를 선택하는방법
KR100227516B1 (ko) 대용량 통신처리장치에서의 전화망 가입자 제어장치
KR100327044B1 (ko) 교환기의 서브하이웨이 절감 장치
KR20000032946A (ko) 디에스엘에이엠 업링크 인터페이스 보드의 이중화 광송수신 장치
KR100724881B1 (ko) 라인 정합 장치 스위칭을 수행하는 스위칭 시스템 및 그제어 방법
JP2001345825A (ja) Ａｔｍ交換機およびそのｖｐ切替時のシグナリングチャネル切替方法
EP0891657A1 (en) System, arrangement and method relating to protection in a communications system and a telecommunications system with a protection arrangement
KR950000970B1 (ko) 공통선 신호방식 메세지전달부의 레벨 3기능 구현을 위한 b-버스 입출력보드
JP2004207836A (ja) 基地局内ａｔｍバス無瞬断切替方法及び基地局内ａｔｍバス無瞬断切替方式
KR100318850B1 (ko) 이동통신 교환기에서의 메시지 전송장치
KR100271299B1 (ko) Mk５０２５칩의자동절체방법
JP2560655B2 (ja) 保守試験方法
KR20040024232A (ko) Ａｔｍ 시스템에서의 5ｇ급 스위칭 장치
KR20000025698A (ko) 모듈 중복 기능을 구비한 스위치 모듈
WO1997004548A1 (en) Redundant switch system and method of operation

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000628

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20020821

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20020910

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20020911

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20050824

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20060821

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20070810

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20080804

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20090827

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20100830

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20110830

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee