KR100350245B1 - Method for discriminating data of switching system - Google Patents
Method for discriminating data of switching system Download PDFInfo
- Publication number
- KR100350245B1 KR100350245B1 KR1019950064256A KR19950064256A KR100350245B1 KR 100350245 B1 KR100350245 B1 KR 100350245B1 KR 1019950064256 A KR1019950064256 A KR 1019950064256A KR 19950064256 A KR19950064256 A KR 19950064256A KR 100350245 B1 KR100350245 B1 KR 100350245B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- user
- control field
- pattern
- unit frame
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Abstract
Description
본 발명은 교환시스템에 관한 것으로, 특히 데이타 전송에 사용되는 특정 패턴과 사용자 메세지내에 포함된 동일패턴의 일반 데이타를 구별할 수 있는 방법에 관한 것이다.The present invention relates to an exchange system, and more particularly, to a method for distinguishing a specific pattern used for data transmission and general data of the same pattern included in a user message.
통상 교환시스템에서는 네트워크(Network)를 구성하고 있는 교환장비간의 데이타 전송을 위해 BCH 칩 디바이스 드라이브를 사용한다. 상기 BCH 칩 디바이스 드라이브(이하 BCH 드라이브라함)는 물리적 링크(link)상에 유용한 사용자의 데이타 전송중인 상태와 유휴(IDLE)상태를 구분하면서 데이타를 교환하는 두 교환기간의 동기(Sync)를 맞추기 위해 'E916' 이라는 특정 패턴을 사용한다. 제1도는 BCH드라이브의 개략적인 블럭구성도를 보인 것으로 이하 제1도를 참조하여 BCH드라이브의 구조를 설명하기로 한다. 제1도애서 CPU(10)는 BCH드라이브의 전반적인 제어동작을 수행하며, 롬(ROM)(12)은 상기 CPU(10)의 제어프로그램 및 초기데이타를 저장한다. 램(RAM)(14)은 CPU(10)의 제어하에 상기 BCH드라이브의 구동중 발생되는 각종 데이타를 일시 저장하며, 클럭발생부(16)는 CPU(10)의 제어하에 교환기간의 동기를 맞추기 위한 클럭을 발생시킨다. 전면판(18)은 CPU(10)의 제어에 의해 소정의 메세지데이타에 따른 정보를 디스플레이시킨다. 한편 신호처리부(20)는 CPU(10)의 제어하에 타 교환기와 데이타정보를 송,수신한다.In general, a switching system uses a BCH chip device driver for data transmission between switching devices forming a network. The BCH chip device drive (hereinafter referred to as a BCH drive) is used to synchronize synchronization between two exchange periods in which data is exchanged while distinguishing a user's data transfer state and an idle state that are useful on a physical link. Use a specific pattern called 'E916'. FIG. 1 is a schematic block diagram of a BCH drive. Hereinafter, the structure of a BCH drive will be described with reference to FIG. 1. In FIG. 1, the CPU 10 performs the overall control operation of the BCH drive, and the ROM 12 stores the control program and initial data of the CPU 10. The RAM 14 temporarily stores various data generated during the operation of the BCH drive under the control of the CPU 10, and the clock generation unit 16 synchronizes the exchange period under the control of the CPU 10. Generate a clock for The front panel 18 displays the information according to the predetermined message data under the control of the CPU 10. On the other hand, the signal processing unit 20 transmits and receives data information with other exchanges under the control of the CPU 10.
상술한 구성을 갖는 BCH드라이브는 하드웨어적으로 전송할 사용자의 데이타프레임이 없을 경우 유휴패턴('E916')을 계속적으로 물리적 링크상에 전송하여 두 교환기간의 동기를 유지한다. 이런 BCH드라이브는 'E916'패턴을 수신하다가 유휴패턴이 아닌 패턴이 수신되면 사용자 데이타 프레임이 수신된 것으로 판단한다. 즉 BCH드라이브는 상위 레이어(Layer)의 데이타 프레임이 수신되다가 다시 유휴패턴이 수신되면 단위 데이타 프레임의 전송이 종료 것으로 판단한다. 상기 상위 레이어라함은 OSI의 7 레이어 모델중 레이어2 이상의 계층을 의미한다. 이러한 경우 만약 사용자의 데이타 프레임내에 유휴패턴과 동일한 값의 패턴이 포함되는 경우, BCH드라이브는 데이타 프레임이 끝난 것으로 판단하기 때문에 정상적으로 데이타 프레임을 전송하지 못한다.The BCH drive having the above-described configuration continuously transmits the idle pattern 'E916' on the physical link when there is no data frame of the user to be transmitted in hardware to maintain synchronization between the two exchange periods. When the BCH drive receives the 'E916' pattern and receives a pattern other than the idle pattern, it determines that the user data frame has been received. That is, the BCH drive determines that transmission of the unit data frame ends when the data frame of the upper layer is received and the idle pattern is received again. The upper layer refers to a layer 2 or more layers in the 7 layer model of OSI. In this case, if the user's data frame includes a pattern having the same value as the idle pattern, the BCH drive determines that the data frame is over and thus cannot transmit the data frame normally.
또한 상위 레이어의 메세지(Message)를 물리적 링크상에 전송하기 위해 사용자 데이타 프레임을 구성할때 사용자 데이타 프레임의 시작을 나타내는 SHC(StartHeader Character)와 사용자 데이타 프레임의 끝을 나타내는 EMC(End Of Message Character)를 제2도와 같이 사용하는데, 유휴패턴과 마찬가지로 상위 레이어의 데이타 프레임내에 STC 또는 EMC가 포함되는 경우, BCH드라이버는 수신된 데이타 프레임을 상위 레이어로 올려 보낼 메세지로 재구성하는 과정에서 메세지의 중간에서 메세지가 끝났다고 판단하거나 메세지의 마지막 블럭을 수신하지 못한 상태에서 새로운 메세지가 시작되었다고 판단하는 오류를 범한다. 이러한 경우 메세지가 일시적으로 잘못 판단되는 것도 중대한 오류이지만 레이어2의 입장에서 정상적으로 수신하지 못한 메세지에 대해 재전송을 요구해도 드라이버에서 수신된 데이타 프레임에 대해 계속 동일한 오류를 범하므로 더 이상은 교환기간의 데이타 전송은 정상적으로 송수신되지 못하는 문제가 발생하게 된다.In addition, when constructing a user data frame to transmit a message of a higher layer on a physical link, a start header character (SHC) indicating the start of the user data frame and an end of message character (EMC) indicating the end of the user data frame Figure 2 is used as shown in Figure 2. When the STC or EMC is included in the data frame of the upper layer like the idle pattern, the BCH driver sends a message in the middle of the message in the process of reconstructing the received data frame into the message to be sent to the upper layer. Commits a new message to be started when it is judged to have finished or has not received the last block of the message. In this case, it is also a serious error that the message is temporarily misjudged. However, even if a request for retransmission is performed for a message that was not normally received from the layer 2's point of view, the driver continues to make the same error for the received data frame. There is a problem that transmission is not normally transmitted and received.
따라서 본 발명의 목적은 교환시스템의 데이타 전송시 사용되는 특정 패턴과 사용자 메세지내에 포함된 동일패턴의 일반 데이타를 구별할 수 있는 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a method for distinguishing a general pattern of the same pattern included in a user message from a specific pattern used in the data transmission of the exchange system.
이하 본 발명의 바람직한 일실시예를 첨부한 도면을 참조하여 상세히 설명한다. 또한 하기 설명 및 첨부도면에 기재된 구체적인 처리 흐름과 같은 많은 특정 상세들은 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있으며, 이들 특정 상세들 없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진자에게 자명할 것이다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Also, many specific details, such as the specific process flows set forth in the following description and the accompanying drawings, are presented to provide a more general understanding of the invention, and it is common knowledge in the art that the invention may be practiced without these specific details. It will be obvious to those who have. And detailed descriptions of well-known functions and configurations that may unnecessarily obscure the subject matter of the present invention will be omitted.
저3도는 본 발명에 따른 단위 프레임의 포맷도를 보인 것으로 물리적 전송의단위 프레임내에서 블럭 넘버(Block Number)를 저장하는 필드 5비트중 3비트만을 블럭 넘버 저장용으로 사용하고 나머지 2비트를 컨트롤 필드(Control Field)로 구성한다. 이런 상기 컨트롤 필드의 세팅값으로 물리적 링크상에 전송되는 특정 패턴과 사용자 메세지의 일반데이타를 구분할 수 있도록 한다. 즉 컨트롤 필드에 카피(Copy)되는 값은 2진값으로서 일반데이타로만 구성되는 프레임. SHC와 일반 데이타로 구성되는 프레임, EMC와 일반데이타로 구성되는 프레임, 채워넣기로 인한 EMC 2개 데이타로만 구성된 프레임, 유휴패턴과 동일한 값을 가지는 일반데이타로 구성된 프레임으로 구별할 수 있다.Low 3 shows a format diagram of a unit frame according to the present invention. Only 3 bits out of 5 bits of a field storing a block number in a unit frame of physical transmission are used for storing the block number and the remaining 2 bits are controlled. It consists of a field (Control Field). This setting of the control field allows to distinguish the general data of the user's message from the specific pattern transmitted on the physical link. That is, the value copied to the control field is a binary value and is a frame composed only of general data. It can be divided into a frame composed of SHC and general data, a frame composed of EMC and general data, a frame composed only of two EMC data due to filling, and a frame composed of general data having the same value as the idle pattern.
제4도는 데이타 프레임 생성을 위한 CPU(10)의 처리흐름도를 나타낸 것이며, 제5도는 수신된 사용자 데이타 프레임을 처리하기 위한 CPU(10)의 처리흐름도를 나타낸 것이다. 이하 제4도 및 제5도를 참조하여 본 발명의 동작예를 상세히 설명하기로 한다.4 shows a flow chart of the CPU 10 for generating a data frame, and FIG. 5 shows a flow chart of the CPU 10 for processing a received user data frame. Hereinafter, operation examples of the present invention will be described in detail with reference to FIGS. 4 and 5.
우선 컨트롤 필드에 2비트라는 최소 비트만을 사용하기 위해 SHC또는 EMC를 포함하는 블럭은 컨트롤 필드 검색후 데이타 영역에 들어 있는 데이타를 검색하여 이 프레임에 SHC아니면 EMC가 포함되어 있는지를 구분한다. 즉 사용자 메세지의 전송이 요청되었을때 CPU(10)는 30단계에서 사용자 데이타 프레임을 생성할 사용자 메세지를 로드한후 32단계로 진행한다. 32단계에서 CPU(10)는 단위 프레임 구조내의 사용자 데이타 필드에 SHC와 사용자 데이타 1바이트를 기록한후 34단계로 진행한다. 이후 34단계에서 CPU(10)는 컨트롤 필드에 SHC가 포함됨을 알리기 위해 컨트롤 필드에 오픈 플래그를 세트시키고 블럭넘버와 함께 기록한다. 이후 36단계에서CPU(10)는 잔여테이타가 있는가를 검사하여 잔여데이타가 없는 경우 38단계로 진행한다. 이후 CPU(10)는 38, 40단계에서 각각 EMC+EMC를 사용자데이타 필드에 기록한후 종료 플래그를 세트시키고 블럭넘버와 함께 기록한다. 반면 36단계의 검사결과 잔여데이타가 있는 경우 CPU(10)는 42단계로 진행하여 잔여 데이타가 1바이트인가를 검사하여 상기 잔여 데이타가 1바이트인 경우 44단계로 진행한다. 44단계에서 CPU(10)는 1바이트의 잔여 사용자 데이타와 EMC를 사용자데이타 필드에 기록한후 46단계로 진행하여 컨트롤 필드에 종료 플래그를 세트시키고 블럭넘버와 함께 기록한다. 반면 42단계의 검사결과 잔여데이타가 1바이트가 아닐 경우 CPU(10)는 48단계로 진행하여 기록할 사용데이타가 'E916'패턴인가를 검사한다. 48단계의 검사결과 사용자데이타가 'E916'패턴일 경우 CPU(10)는 50단계로 진행하여 사용자 데이타를 변환하여 사용자데이타 필드에 기록한후 52단계로 진행한다. 52단계에서 CPU(l0)는 50단계에서 변환된 데이타를 IDLE패턴임을 알리기 위해 컨트롤 필드에 IDLE패턴을 세트하고 블럭넘버와 함께 기록한후 36단계로 되돌아 간다. 한편 사용자메세지의 사용자 데이타 프레임의 구성을 종료시킬때는 단위 메세지 전송의 종료를 알리는 EMC를 사용자데이타 영역에 기록하여 전송한다. 이때 사용자데이타 영역에 1바이트 데이타영역이 남을 경우 EMC를 1개 더 포함시켜 사용자데이타 프레임 구성을 종료시키는 한편 컨트롤 필드에 1개 혹은 2개의 EMC가 포함된 데이타프레임을 구분할 수 있는 값을 기록한다. 컨트롤 필드에는 EMC가 2개 포함되어 있는지 1개 포함되어 있는지 구분할 수 있도록 값이 설정되어 있다. 따라서 데이타를 수신한 경우 EMC를 포함한 프레임에서 EMC가 2개 포함된 것인지, 사용자 메세지의 일반데이타의 끝이 EMC와 동일한 값을 갖는지를 확인할 수 있다. 이하 수신된 사용자 데이타 프레임을 처리하기 위한 CPU(10)의 처리과정을 제5도를 참조하여 설명하기로 한다.First of all, a block containing SHC or EMC uses a minimum of 2 bits in the control field to search for data in the data area after the control field is searched to distinguish whether SHC or EMC is included in this frame. That is, when the transmission of the user message is requested, the CPU 10 loads the user message to generate the user data frame in step 30 and proceeds to step 32. In step 32, the CPU 10 records the SHC and one byte of user data in the user data field in the unit frame structure. Thereafter, in step 34, the CPU 10 sets an open flag in the control field to record that the control field includes the SHC, and records the block number together with the block number. Thereafter, in step 36, the CPU 10 checks whether there is residual data, and proceeds to step 38 when there is no residual data. The CPU 10 then records EMC + EMC in the user data field in steps 38 and 40, respectively, sets the end flag, and records the block number together with the block number. On the other hand, if there is remaining data of the 36th step, the CPU 10 proceeds to step 42 and checks whether the remaining data is 1 byte, and proceeds to step 44 when the remaining data is 1 byte. In step 44, the CPU 10 records one byte of remaining user data and EMC in the user data field. In step 46, the CPU 10 sets an end flag in the control field and records the block number together with the block number. On the other hand, if the remaining data in step 42 is not one byte, the CPU 10 proceeds to step 48 and checks whether the usage data to be recorded is the 'E916' pattern. If the user data is the 'E916' pattern at step 48, the CPU 10 proceeds to step 50, converts the user data, records the data in the user data field, and proceeds to step 52. In step 52, the CPU 10 sets the IDLE pattern in the control field to record the data converted in step 50 as the IDLE pattern, records the block with the block number, and returns to step 36. On the other hand, when terminating the configuration of the user data frame of the user message, the EMC indicating the end of unit message transmission is recorded and transmitted in the user data area. At this time, if one byte data area is left in the user data area, one more EMC is included to terminate the user data frame configuration, and a value for distinguishing data frames containing one or two EMCs in the control field is recorded. The control field has a value that identifies whether it contains two or one EMCs. Therefore, when receiving data, it is possible to check whether two EMCs are included in the frame including the EMC and whether the end of the general data of the user message has the same value as the EMC. Hereinafter, a process of the CPU 10 for processing the received user data frame will be described with reference to FIG. 5.
우선 사용자 데이타 프레임을 수신한 경우는 송신하는 경우와 마찬가지로 컨트롤 필드 값을 가지고 수신된 프레임의 종류를 구분하며, 특히 유휴패턴임을 알리는 값을 수신한 경우 사용자 데이타를 유휴패턴과 동일한 값을 복원하여 준다. 즉 CPU(10)는 60단계에서 신호처리부(20)를 통해 수신되는 단위 프레임을 리드한후 62단계로 진행하여 컨트롤 필드에 SHC 또는 EMC 세트여부를 검사한다. 검사결과 컨트롤 필드에 SHC또는 EMC가 세트된 경우 CPU(10)는 64단계로 진행한다. 64단계에서 CPU(10)는 상기 컨트롤 필드에 SHC가 포함되는가를 검사하여 SHC가 포함되는 경우 68단계로 진행하여 SHC처리루틴을 수행한후 70단계로 진행한다. 반면 62단계의 검사결과 컨트롤 필드에 SHC 또는 EMC간 세트되어 있지 않을 경우, CPU(10)는 70단계로 진행한다. 한편 64단계의 검사결과 컨트롤 필드에 SHC가 포함되어 있지 않은 경우, 즉 EMC가 포함되어 있는 경우 CPU(10)는 66단계로 진행하여 EMC처리루틴을 수행한후 70단계로 진행한다. 70단계에서 CPU(10)는 컨트롤필드에 IDLE패턴이 표시되었는가를 검사하여 상기 IDLE패턴이 표시된 경우 72단계로 진행하여 수신된 데이타를 'E916'패턴으로 복원하여 사용자 데이타버퍼에 기록한후 76단계로 진행한다. 반면 70단계의 검사결과 컨트롤 필드에 IDLE패턴이 표시되지 않은 경우 CPU(10)는 74단계로 진행하여 데이타버퍼에 사용자메세지 2 바이트를 기록한후 76단계로 진행한다. 76단계에서 CPU(10)는 상기 수신된 사용자 데이타 프레임의 처리가 종료되었는가를 검사하여 종료되지 않았을 경우 60단계로 되돌아가 60 내지 74단계를 반복수행한다. 반면 76단계의 검사결과 수신된 사용자 데이타 프레임의 처리가 종료된 경우 CPU(10)는 78단계로 진행하여 데이타버퍼에 기록된 사용자데이타를 상위 레이어로 보낼 메세지를 생성한후 본 발명에 따른 수신된 사용자 데이타 프레임 처리과정을 종료시킨다.First, in case of receiving user data frame, similarly to the case of transmission, the type of received frame is distinguished by the control field value.In particular, when a value indicating the idle pattern is received, the user data is restored to the same value as the idle pattern. . That is, the CPU 10 reads the unit frame received through the signal processor 20 in step 60 and proceeds to step 62 to check whether the control field has the SHC or EMC set. If SHC or EMC is set in the test result control field, the CPU 10 proceeds to step 64. In step 64, the CPU 10 checks whether the control field includes SHC. If the SHC is included, the CPU 10 proceeds to step 68 to perform the SHC processing routine and then proceeds to step 70. On the other hand, if no SHC or EMC is set in the test result control field of step 62, the CPU 10 proceeds to step 70. On the other hand, if SHC is not included in the check result control field of step 64, that is, if the EMC is included in the CPU 10 proceeds to step 66 after performing the EMC processing routine proceeds to step 70. In step 70, the CPU 10 checks whether the IDLE pattern is displayed in the control field. If the IDLE pattern is displayed, the CPU 10 proceeds to step 72, restores the received data to the 'E916' pattern, and records the data in the user data buffer. Proceed. On the other hand, if the IDLE pattern is not displayed in the control result field of step 70, the CPU 10 proceeds to step 74 and records two bytes of the user message in the data buffer. In step 76, the CPU 10 checks whether the processing of the received user data frame has ended and returns to step 60 if it is not finished. On the other hand, when the processing of the received user data frame is finished, the CPU 10 proceeds to step 78 to generate a message to send the user data recorded in the data buffer to the upper layer and receives the received data according to the present invention. Terminate user data frame processing.
상술한 바와 같이 본 발명은 유휴패턴과 동일한 사용자 데이타 메세지를 전송하는 경우 BCH드라이버가 데이타 전송종료로 판단하는 것을 막을 수 있으며, 사용자 데이타 프레임의 시작과 끝을 나타내는 특수패턴이 사용자 데이타 영역내에 포함되어도 이를 BCH드라이버가 선별할 수 있으므로 상위 레이어로 수신된 데이타 프레임을 가지고 사용자 메세지를 재구성해 사용자 메세지의 단락, 오류처리를 피할 수 있는 잇점이 있다. 또한 단위 데이타 프레임 구성시 메세지의 끝을 나타내는 EMC의 채워넣기와 일반데이타와 구분이 명확하고 이러한 컨트롤 필드를 구성함에 있어 데이타 프레임의 확장없이 교환기간 프로토콜을 명확히 할 수 있는 잇점도 있다.As described above, the present invention can prevent the BCH driver from determining that the data transmission ends when the same user data message is transmitted as the idle pattern, and even if a special pattern indicating the start and end of the user data frame is included in the user data area. Since this can be selected by the BCH driver, a user message can be reconstructed using a data frame received to a higher layer to avoid shorting and error handling of the user message. In addition, there is a clear distinction between EMC filling and general data indicating the end of a message when constructing a unit data frame, and in configuring these control fields, there is an advantage of clarifying the exchange period protocol without extending the data frame.
제1도는 BCH 드라이버의 개략적인 불럭구성도.1 is a schematic block diagram of a BCH driver.
제2도는 사용자 데이타 프레임 포맷도.2 is a user data frame format diagram.
제3도는 단위 프레임 포맷도.3 is a unit frame format diagram.
제4도는 데이타 프레임 생성을 위한 처리흐름도.4 is a process flow diagram for generating a data frame.
제5도는 수신된 사용자 데이타 프레임의 처리흐름도.5 is a flowchart of a received user data frame.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950064256A KR100350245B1 (en) | 1995-12-29 | 1995-12-29 | Method for discriminating data of switching system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950064256A KR100350245B1 (en) | 1995-12-29 | 1995-12-29 | Method for discriminating data of switching system |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970056152A KR970056152A (en) | 1997-07-31 |
KR100350245B1 true KR100350245B1 (en) | 2002-12-31 |
Family
ID=37489040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950064256A KR100350245B1 (en) | 1995-12-29 | 1995-12-29 | Method for discriminating data of switching system |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100350245B1 (en) |
-
1995
- 1995-12-29 KR KR1019950064256A patent/KR100350245B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970056152A (en) | 1997-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1315008C (en) | System permitting peripheral interchangeability | |
EP0239937A2 (en) | Serial communications controller | |
JPH10116255A (en) | Decentralized computer system | |
KR850700204A (en) | Data communication interface and its operation method | |
US4831512A (en) | System and method of message communication capable of checking consistency among data | |
KR100350245B1 (en) | Method for discriminating data of switching system | |
GB2062419A (en) | Improvements in or relating to information retrieval | |
US7233592B1 (en) | Packet transfer control circuit | |
JP3616695B2 (en) | Interface system between units of transmission equipment | |
KR100560564B1 (en) | Method for processing cut off call of improved model space switch in wire telephone exchange | |
US6438626B1 (en) | System implementing a state transition having an interface storing a new next state of a self block and exchanging the state information with other block | |
JP3401729B2 (en) | Split bus control circuit | |
EP0334318A2 (en) | Network system | |
JPS6198050A (en) | Transfer system for received data | |
JP3222030B2 (en) | Terminal, monitoring device and communication device | |
CN118337661A (en) | Network quality detection method, device, equipment and medium | |
GB2239331A (en) | Data processing | |
KR940005212B1 (en) | Telex line control apparatus and controlling method thereof | |
JPS5917751A (en) | Data communication system | |
JPH02179043A (en) | Communication error detection system | |
JPS5922582Y2 (en) | Transmission control circuit | |
JPH03155245A (en) | Protocol analyzer system | |
JP2758752B2 (en) | Common bus contention arbitration method | |
JP2000293454A (en) | Equipment and method for data communication, and recording medium | |
JPS6013628B2 (en) | Multiple data frame transmission method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050808 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |