[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100340862B1 - 스택패키지및그의제조방법 - Google Patents

스택패키지및그의제조방법 Download PDF

Info

Publication number
KR100340862B1
KR100340862B1 KR1019980025025A KR19980025025A KR100340862B1 KR 100340862 B1 KR100340862 B1 KR 100340862B1 KR 1019980025025 A KR1019980025025 A KR 1019980025025A KR 19980025025 A KR19980025025 A KR 19980025025A KR 100340862 B1 KR100340862 B1 KR 100340862B1
Authority
KR
South Korea
Prior art keywords
lead frame
lead
thin film
metal thin
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019980025025A
Other languages
English (en)
Other versions
KR20000003753A (ko
Inventor
박상욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980025025A priority Critical patent/KR100340862B1/ko
Publication of KR20000003753A publication Critical patent/KR20000003753A/ko
Application granted granted Critical
Publication of KR100340862B1 publication Critical patent/KR100340862B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 스택 패키지 및 그의 제조 방법을 개시한다. 개시된 본 발명은, 패드가 서로 반대 방향을 향하도록 상하부 반도체 칩(10,11)이 배치되어 접착제(30)로 접착된다. 리드 프레임(40)의 인너 리드(41)가 상부 반도체 칩(10)의 상부면에 접착되어, 패드에 금속 와이어(70)로 본딩된다. 금속박막(50)의 인너 리드(51)가 하부 반도체 칩(11)의 하부면에 부착되어, 패드에 금속 와이어(70)로 본딩된다. 금속박막(50)의 아우터 리드(52)는 리드 프레임(40)에 연결되어서, 리드 프레임(40)과 금속박막(50)이 전기적으로 연결된다. 리드 프레임(40)의 아우터 리드(42)가 양측으로 노출되도록, 전체가 봉지제(80)로 몰딩된다. 따라서, 리드 프레임(40)과 금속박막(50)간의 신호 간섭을 방지하면서도 금속박막(50)의 길이가 짧아진다.

Description

스택 패키지 및 그의 제조 방법
본 발명은 반도체 패키지에 관한 것으로서, 보다 상세하게는 적어도 2개 이상의 반도체 소자를 적층(Stack)하여 하나의 패키지로 구성한 스택 패키지 및 그 제조방법에 관한 것이다.
메모리 칩의 용량 증대는 빠른 속도로 진행되고 있다. 현재는 128M DRAM이 양산 단계에 있으며, 256M DRAM의 양산도 가까운 시일안에 도래할 것으로 보인다.
메모리 칩의 용량 증대, 다시말하면 고집적화를 이룰 수 있는 방법으로는 한정된 반도체 소자의 공간내에 보다 많은 수의 셀을 제조해 넣는 기술이 일반적으로 알려지고 있다.
이와 같은 방법은 정밀한 미세 선폭을 요구하는 등 고난도의 기술과 많은 개발시간을 필요로 한다. 따라서 최근, 보다 쉬운 방법으로 고집적화를 이룰 수 있는 스택킹(Stacking) 기술이 개발되어 이에 대한 연구가 활발히 진행되고 있다.
반도체 업계에서 말하는 스택킹이란 적어도 2개 이상의 반도체 소자를 수직하게 쌓아 올려 메모리 용량을 배가시키는 기술로써, 이러한 스택킹에 의하면, 예를 들어 2개의 64M DRAM급 소자를 적층하여 128M DRAM급으로 구성할 수 있고, 또 2개의 128M DRAM급 소자를 적층하여 256M DRAM급으로 구성할 수 있다.
상기와 같은 스택킹에 의한 패키지의 전형적인 예가 도 1 및 도 2에 도시되어 있는 바, 이를 간단히 살펴보면 다음과 같다.
먼저, 도 1에 도시된 바와 같이, 패드가 상부면에 배치된 반도체 칩(1)에 리드 프레임(2)의 인너 리드(21)가 접착제(3)로 부착되고, 이 인너 리드(21)는 패드에 금속 와이어(4)로 연결되어 있다. 전체가 봉지제(5)로 몰딩되면, 리드 프레임(2)의 아우터 리드(22)가 봉지제(5)의 양측으로 돌출되어 있다.
이러한 하나의 패키지상에 동일 구조의 패키지가 적층된다. 즉, 상부에 적층되는 패키지의 아우터 리드(22)가 하부 패키지의 리드 프레임(2) 중간에 접합되어서, 전기적 연결이 되어 있다.
그러나, 상기와 같은 일반적인 스택 패키지는, 패키지의 전체 두께가 너무 두껍다는 단점이 있다. 또한, 상부 패키지의 신호 전달 경로가, 상부 패키지의 아우터 리드를 통해서 하부 패키지의 리드 프레임을 거쳐야 하기 때문에, 전기적인 신호 경로가 너무 길다는 단점도 있다. 특히, 상하부 패키지의 리드를 납땜으로 접합하는데, 이 납땜 불량으로 접속 불량이 자주 야기되었다.
이를 해소하기 위해서, 종래에는 도 2에 도시된 스택 패키지가 제시되었다. 도시된 바와 같이, 상하부 반도체 칩(1a)(1b)가 소정 간격을 두고 배치되고, 상부 반도체 칩(1a)의 밑면에 상부 리드 프레임(2a)의 인너 리드(21a)가 부착되어, 금속 와이어(3a)에 의해 패드에 연결되어 있다.
또한, 하부 반도체 칩(1b)의 상부면에 하부 리드 프레임(2b)의 인너 리드(21b)가 부착되어, 금속 와이어(4a)에 의해 패드에 연결되어 있다. 즉, 상부 반도체 칩(1a)의 패드는 하부면에, 하부 반도체 칩(1b)의 패드는 상부면에 배치되어, 각 반도체 칩(1a)은 대칭을 이루게 된다.
상부 리드 프레임(1a)의 아우터 리드(22a)는 하부 리드 프레임(2b)의 중간에 전도성 접착제로 연결되어 있고, 하부 리드 프레임(2b)의 아우터 리드(22b)는 봉지제(5a)의 외부로 돌출되어 있다.
그러나, 상기와 같은 종래 스택 패키지는 다음과 같은 문제점을 안고 있다. 즉, 각 리드 프레임간의 거리가 너무 가까워서, 동작중에 신호 간섭이 발생될 소지가 많다.
따라서, 본 발명은 상기와 같은 문제점을 해소하기 위해 안출된 것으로서, 전체 두께는 증가시키지 않으면서, 신호 전달 경로를 짧게 하고, 리드 프레임간의 신호 간섭을 방지할 수 있는 스택 패키지 및 그의 제조 방법을 제공하는데 목적이 있다.
도 1 및 도 2는 종래의 스택 패키지를 나타낸 단면도
도 3 내지 도 7은 본 발명의 실시예 1에 따른 스택 패키지 제조 과정을 순차적으로 나타낸 단면도
도 8은 본 발명의 실시예 2에 따른 스택 패키지를 나타낸 단면도
도 9은 본 발명의 실시예 3에 따른 스택 패키지를 나타낸 단면도
도 10은 본 발명의 실시예 4에 따른 금속박막과 패드 연결 구조를 나타낸 단면도
도 11 및 도 12는 본 발명의 실시예 5에 따른 스택 패키지를 나타낸 단면도
도 13은 본 발명의 실시예 6에 따른 스택 패키지를 나타낸 단면도
도 14는 본 발명의 실시예 7에 따른 스택 패키지를 나타낸 단면도
- 도면의 주요 부분에 대한 부호의 설명 -
10 - 상부 반도체 칩 11 - 하부 반도체 칩
40 - 리드 프레임 50 - 금속박막
70 - 금속 와이어 80 - 봉지제
90 - 이방성 도전 필름 100 - 기판
110 - 솔더 볼 200 - 하부 캡슐
210 - 상부 캡슐 220 - 사이드 레일
상기와 같은 목적을 달성하기 위한 본 발명에 따른 패키지는 다음과 같은 구성으로 이루어진다.
상하부 반도체 칩이 대칭되게 부착된다. 즉, 상부 반도체 칩의 패드는 상부에, 하부 반도체 칩의 패드는 하부에 배치된다. 리드 프레임의 인너 리드가 상부 반도체 칩의 상부면에 부착되어, 패드에 금속 와이어로 연결된다. 또한, 금속박판의 인너 리드가 하부 반도체 칩의 하부면에 부착되어, 패드에 금속 와이어로 연결된다. 금속박판의 아우터 리드는 상부 리드 프레임의 중간부에 접착되고, 상부 리드 프레임의 아우터 리드가 양측으로 노출되도록 전체가 봉지제로 몰딩된다.
다른 방안으로서, 하부 반도체 칩이 상부 반도체 칩과 마찬가지로, 패드가 상부면에 위치하도록 배치되고, 금속박막의 인너 리드가 접착제에 의해 각 반도체 칩 사이에 부착되며, 인너 리드는 패드에 본딩된다. 또는, 이러한 구조 전체를 리드 프레임 상부에 배치시켜도 된다. 그리고, 상기 접착제 대신에 이방성 전도 필름을 사용하여, 금속박막의 인너 리드를 하부 반도체 칩의 패드에 부착하면서 전기적으로 연결하여도 된다.
상기와 같은 구조의 패키지를 제조하는 방법은 다음과 같다.
패드가 상부면에 배치된 상부 반도체 칩에 리드 프레임의 인너 리드를 부착한 후, 금속 와이어로 패드와 인너 리드를 연결한다. 패드가 하부면에 배치된 하부 반도체 칩을 상부 반도체 칩의 밑면에 부착한다. 하부 반도체 칩의 패드에 금속박막의 인너 리드를 부착한 후, 금속 와이어로 패드와 인너 리드를 연결한다. 이어서, 금속박막의 아우터 리드를 리드 프레임의 중간에 접착하고, 리드 프레임의 아우터 리드가 양측으로 노출되도록 전체를 봉지제로 몰딩한다.
상기된 본 발명의 구성에 의하면, 적층되는 상하부 반도체 칩이 리드 프레임을 중심으로 상부 또는 하부 어느 한 방향에만 배치되므로써, 신호 간섭은 배제되면서 신호 전달 경로가 매우 짧아지게 된다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 상세히 설명한다.
＜실시예 1＞
먼저, 도 7에 본 발명에 따라 완성된 스택 패키지가 도시되어 있다.
본 발명에 따른 스택 패키지는, 도 7에 도시된 바와 같이, 상하부 반도체 칩(10)(11)이 대칭을 이루면서 접착된다. 즉, 상부 반도체 칩(10)의 패드는 상부면에 배치되고, 하부 반도체 칩(11)의 패드는 하부면에 배치된 상태로 접착제(30)에 의해 접착된다.
또한, 리드 프레임(40)의 인너 리드(41)가 접착제(60)로 상부 반도체 칩(10)의 상부면에 부착되어, 상부 반도체 칩(10)의 패드에 금속 와이어(70)로 연결된다. 그리고, 동(Cu) 재질의 금속박막(50)의 인너 리드(51)가 접착제(60)로 하부 반도체 칩(11)의 하부면에 부착되어, 하부 반도체 칩(11)의 패드에 금속 와이어(70)로 연결된다. 금속박막(50)의 아우터 리드(52)는 상향으로 꺾여서, 리드 프레임(40)의 중간부에 본딩된다. 리드 프레임(40)의 아우터 리드(42)가 노출되도록, 전체가 봉지제(80)로 몰딩된다.
이하, 상기와 같은 구조의 스택 패키지 제조 과정을 첨부도면을 참조로 하여 상세히 설명한다.
도 3에 도시된 바와 같이, 상부 반도체 칩(10)에 리드 프레임(40)의 인너 리드(41)를 접착제(60)로 접착하고, 패드에 금속 와이어(70)로 연결한다. 그런 다음, 도 4와 같이 하부 반도체 칩(11)을 열가소성 수지, 열경화성 수지 또는 절연회로 필름인 접착제(30)로 상부 반도체 칩(10)의 밑면에 접착한다.
이어서, 도 5와 같이, 금속박막(50)의 인너 리드(51)를 접착제(60)로 하부 반도체 칩(11)의 하부면에 접착한다. 여기서, 금속박막(50)의 재질로는 전술된 동(Cu)이나, 또는 동을 모재로 하여 은(Ag), 금(Au), 크롬(Ni), 및 니켈(Ni)을 함유한 합금인 것이 바람직하다.
그다음, 도 6a와 같이, 금속박막(50)의 인너 리드(51)를 하부 반도체 칩(11)의 패드에 금속 와이어(70)로 연결한 후, 금속박막(50)의 아우터 리드(52)를 위로 꺾어서, 리드 프레임(40)의 중간부 밑면에 열압착이나 초음파를 사용하여 본딩하여, 리드 프레임(40)과 금속박막(50)을 전기적으로 연결한다.
이때, 와이어 본딩 대신에, 도 6b와 같이, 탭 테이프(71)를 사용해도 된다. 또한, 도 6c와 같이, 금속박막(50)의 아우터 리드(52)가 본딩되는 리드 프레임(20)의 밑면에, 접합 강성 강화를 위해 전도금속(53)으로 얇게 도금처리하는 것이 바람직하다. 전도금속(53)의 재질로는 동(Cu)이나 은(Ag), 금(Au), 또는 은과 니켈과 크롬 및 동을 함유한 합금을 사용할 수가 있다.
최종적으로, 리드 프레임(40)의 아우터 리드(42)가 양측으로 노출되도록, 전체를 봉지제(80)로 몰딩하면, 도 7과 같이 본 실시예 1에 따른 패키지가 완성된다.
상기와 같은 구조의 스택 패키지는, 리드 프레임(40)와 금속박막(50)간의 간섭이 방지되면서, 전기 신호 경로가 짧아지게 된다.
＜실시예 2＞
도 8은 본 발명의 실시예 2에 따른 스택 패키지를 나타낸 단면도로서, 도시된 바와 같이, 상하부 반도체 칩(10,11)이 대칭으로 배치되지 않고, 상부 반도체 칩(10)과 마찬가지로 패드가 상부를 향하게 하부 반도체 칩(11)이 배치되어, 상부 반도체 칩(10)과 소정 간격을 두고 이격,배치된다. 금속박막(50)이 그 사이로 진입되어서 접착제(60)에 의해 상하부 반도체 칩(10,11)에 부착되고, 인너 리드(51)는열압착에 의해 하부 반도체 칩(10)의 패드에 본딩된다.
＜실시예 3＞
본 실시예 3에 따른 패키지 구조를 나타낸 도 9와 실시예 2의 도면 8을 비교해보면 명백히 알 수 있는 바와 같이, 본 실시예 3은 리드 프레임(40) 상부에 상하부 반도체 칩(10,11)이 배치된 구조로서, 도면 9에 도시된 상하부 반도체 칩(10,11)을 리드 프레임(40)을 기준으로 뒤집은 상태에서 봉지제(80)로 몰딩된 패키지이다.
특히, 하부 반도체 칩(11)의 상부면은 봉지제(60)에서 노출된 상태로 있게 되어, 일종의 방열판 역할을 하게 된다. 따라서, 실시예 2에서도, 하부 반도체 칩(11)의 하부면을 봉지제(80)에서 노출되도록 하여 방열판 역할을 하게 할 수도 있다.
＜실시예 4＞
한편, 상기 실시예 2 및 3에서, 금속박막(50)의 인너 리드(51)를 열압착에 의해 패드에 본딩하였으나, 열압착 공정을 배제하기 위해, 본 실시예 4에서는 도 10에 도시된 바와 같이, 이방성 도전 필름(90:ACF)을 사용한다.
즉, 이방성 도전 필름(90)을 매개로 패드(11a)와 인너 리드(51)를 부착시킴과 아울러 전기적으로 연결한다. 따라서, 열압착 공정을 배제할 수 있음과 아울러 별도의 접착제(60) 사용도 배제된다.
이러한 실시예 2 내지 4는 금속박막(50)이 각 반도체 칩(10,11) 사이로 진입되므로 금속박막(50)의 길이를 실시예 1보다 짧게 할 수가 있다. 따라서, 전기적인신호 전달 경로를 보다 짧게 할 수 있는 잇점이 있다.
＜실시예 5＞
본 실시예 5는 금속박막을 사용하지 않고 리드 프레임만을 사용한다. 즉, 도 11에 도시된 바와 같이, 각각의 패드가 대향되게 상하부 반도체 칩(10,11)이 대칭으로 배치되고, 그 사이에 리드 프레임(40)이 진입되어서, 그의 인너 리드(41)가 도 12와 같이, 2개의 이방성 도전 필름(90)으로 각 반도체 칩(10,11)의 패드(10a,11a)에 부착됨과 아울러 전기적으로 연결된다.
＜실시예 6＞
도 13은 본 실시예 6에 따른 스택 패키지를 나타낸 것으로서, 실시예 5에 따른 패키지에 볼 그리드 어레이 방식을 응용한 것이다. 도시된 바와 같이, 상하부 반도체 칩(10,11)이 도 11에 도시된 구조와 동일하게 배치되어서, 하부 반도체 칩(11)이 기판(100)상에 접착제(30)로 접착된다.
리드 프레임(40)의 아우터 리드(42)가 기판(100)에 연결되고, 기판(100)의 하부에는 솔더 볼(110)이 부착된 구조이다.
＜실시예 7＞
본 실시예 7은 봉지제로 몰딩하지 않고 세라믹 재질의 캡슐을 사용하는 패키지이다. 도 14에 도시된 바와 같이, 하부 캡슐(200)의 저면에 마련된 스테이지(201)상에 실시예 5 및 6과 동일 구조로 배치된 상하부 반도체 칩(10,11)이 안치되어 접착된다.
리드 프레임(40)의 아우터 리드(42)는 별도로 마련되는 도전 재질의 사이드레일(220)의 인너 리드(221)에 연결되고, 아우터 리드(222)는 하부 캡슐(200)의 측벽을 통해 양측으로 노출된다. 하부 캡슐(200)의 상부에 상부 캡슐(210)이 씌워지게 된다.
이상에서 설명한 바와 같이 본 발명에 의하면, 금속박막의 길이를 짧게 하면서도 리드 프레임과 금속박막간의 신호 간섭을 방지할 수가 있게 된다. 즉, 스택 패키지의 최대 해결 과제인, 신호 간섭을 방지하기 위해 신호 경로가 길어지거나 반대로 신호 경로가 짧게 하기 위해 각 신호선들이 인접배치되어 신호 간섭이 발생되는 2가지 문제가 본 발명에 의해 동시에 해결된다.
이상에서는 본 발명에 의한 패키지를 실시하기 위한 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (5)

  1. 각 패드가 동일 방향을 향하게 배치되고, 서로 소정 간격을 두고 이격 배치된 제 1 반도체칩 및 제 2 반도체칩;
    상기 제 1 및 제 2 반도체칩들 중 패드가 외부를 향하는 반도체 칩의 패드에 일단부인 인너리드가 전기적으로 연결되는 리드 프레임;
    상기 제 1 및 제 2 반도체칩 사이로 삽입되어 나머지 반도체 칩의 패드에 전기적으로 연결되는 인너리드와 상기 리드 프레임에 연결되는 아우터 리드를 구비하는 금속박막; 및
    상기 리드 프레임의 타단부인 아우터 리드가 노출되도록 상기 제 1 및 제 2 반도체칩과, 리드프레임과, 금속박막을 몰딩하는 봉지제를 포함하는 것을 특징으로 하는 스택 패키지.
  2. 제 1 항에 있어서, 상기 각 반도체 칩은 리드 프레임의 상부 또는 하부 어느 한 쪽에 배치되는 것을 특징으로 하는 스택 패키지.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 금속박막이 연결되는 반도체 칩에서, 패드가 배치된 면과 반대되는 면이 방열 기능을 하도록 봉지제에서 노출된 것을 특징으로 하는 스택 패키지.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 리드 프레임과 금속박막의 각 인너 리드는 이방성 전도 필름에 의해 각 패드에 직접 부착되어 전기적으로 연결되는 것을 특징으로 하는 스택 패키지.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 금속박막의 아우터 리드는 열압착 또는 초음파에 의해 리드 프레임에 접합되는 것을 특징으로 하는 스택 패키지.
KR1019980025025A 1998-06-29 1998-06-29 스택패키지및그의제조방법 Expired - Fee Related KR100340862B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980025025A KR100340862B1 (ko) 1998-06-29 1998-06-29 스택패키지및그의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025025A KR100340862B1 (ko) 1998-06-29 1998-06-29 스택패키지및그의제조방법

Publications (2)

Publication Number Publication Date
KR20000003753A KR20000003753A (ko) 2000-01-25
KR100340862B1 true KR100340862B1 (ko) 2002-09-25

Family

ID=19541537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025025A Expired - Fee Related KR100340862B1 (ko) 1998-06-29 1998-06-29 스택패키지및그의제조방법

Country Status (1)

Country Link
KR (1) KR100340862B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878931B1 (ko) 2005-12-08 2009-01-19 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 장치에 배치되는 중계 부재, 반도체 장치, 및반도체 장치의 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100426608B1 (ko) 2001-11-20 2004-04-08 삼성전자주식회사 활성면에 점퍼링 수단이 형성된 센터패드형 집적회로 칩과그 제조 방법 및 그를 이용한 멀티 칩 패키지
KR101238212B1 (ko) * 2010-12-23 2013-02-28 하나 마이크론(주) 반도체 패키지 및 이의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326833A (ja) * 1992-05-26 1993-12-10 Matsushita Electric Works Ltd 半導体実装基板
JPH08264711A (ja) * 1995-03-28 1996-10-11 Seiko Epson Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326833A (ja) * 1992-05-26 1993-12-10 Matsushita Electric Works Ltd 半導体実装基板
JPH08264711A (ja) * 1995-03-28 1996-10-11 Seiko Epson Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878931B1 (ko) 2005-12-08 2009-01-19 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 장치에 배치되는 중계 부재, 반도체 장치, 및반도체 장치의 제조 방법

Also Published As

Publication number Publication date
KR20000003753A (ko) 2000-01-25

Similar Documents

Publication Publication Date Title
US6878570B2 (en) Thin stacked package and manufacturing method thereof
JP4195804B2 (ja) デュアルダイパッケージ
KR100460063B1 (ko) 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
KR100260997B1 (ko) 반도체패키지
US6075284A (en) Stack package
US6262482B1 (en) Semiconductor device
US6753599B2 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
JP2007503721A (ja) リバーシブル・リードレス・パッケージとその製造および使用方法
US6605865B2 (en) Semiconductor package with optimized leadframe bonding strength
KR19990069438A (ko) 칩 스택 패키지
KR100321159B1 (ko) 스택형 메모리 모듈 및 그의 제조 방법
US20020084519A1 (en) Semiconductor chip stack package and fabrication method thereof
KR100340862B1 (ko) 스택패키지및그의제조방법
KR100422608B1 (ko) 적층칩패키지
KR100587041B1 (ko) 칩 스캐일 스택 패키지
KR100328693B1 (ko) 칩사이즈스택패키지및그의제조방법
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
KR100610917B1 (ko) 반도체칩과 섭스트레이트 사이의 와이어 본딩 구조 및이를 이용한 반도체패키지, 그리고 그 반도체패키지의제조 방법
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
KR100525450B1 (ko) 반도체 칩 적층형 반도체 패키지
KR20020081794A (ko) 칩 스택 패키지
JP3082562U (ja) マルチーチップパッケージ
KR20010068589A (ko) 칩 스캐일 스택 패키지
KR20030083445A (ko) 칩 스택 패키지 및 그 제조 방법
KR20060133800A (ko) 칩 스택 패키지

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980629

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19990329

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19980629

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20010209

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20011130

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20010209

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20011228

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20011130

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20020305

Appeal identifier: 2001101004152

Request date: 20011228

AMND Amendment
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20020128

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20011228

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20010409

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20020305

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20020205

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20020603

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20020604

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20050523

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20060522

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20070518

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20080527

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20090526

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20100524

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20100524

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee