[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100349365B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100349365B1
KR100349365B1 KR1019990023419A KR19990023419A KR100349365B1 KR 100349365 B1 KR100349365 B1 KR 100349365B1 KR 1019990023419 A KR1019990023419 A KR 1019990023419A KR 19990023419 A KR19990023419 A KR 19990023419A KR 100349365 B1 KR100349365 B1 KR 100349365B1
Authority
KR
South Korea
Prior art keywords
wiring
metal
interlayer insulating
forming
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019990023419A
Other languages
English (en)
Other versions
KR20010003214A (ko
Inventor
손상호
김정수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990023419A priority Critical patent/KR100349365B1/ko
Publication of KR20010003214A publication Critical patent/KR20010003214A/ko
Application granted granted Critical
Publication of KR100349365B1 publication Critical patent/KR100349365B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속배선들간의 브릿지(Bridge)가 발생되는 것을 방지하기 위한 반도체 소자의 금속배선 형성방법에 관한 것으로, 본 발명의 반도체 소자의 금속배선 형성방법은, 반도체 기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막을 국부적으로 식각하여, 상기 반도체 기판의 소정 부분들을 각각 노출시키는 콘택홀들을 형성하는 단계; 상기 층간절연막 상에 이격되어 배치되는 마스크 패턴들을 형성하는 단계; 상기 결과물의 상에 상기 콘택홀들이 완전히 매립될 정도의 충분한 두께로 배선용 금속막을 증착하는 단계; 상기 콘택홀에 매립된 배선용 금속막의 상면까지, 마스크 패턴 상부에 증착된 배선용 금속막과 상기 마스크 패턴을 연마하는 단계; 및 잔류된 마스크 패턴을 스트립하는 단계를 포함하여 이루어진다.

Description

반도체 소자의 금속배선 형성방법{Method for forming metal wiring of semiconductor device}
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 특히, 금속배선들간의 브릿지가 발생되는 것을 방지하기 위한 반도체 소자의 금속배선 형성방법에 관한 것이다.
반도체 소자의 고집적화가 진행됨에 따라, 콘택 사이즈 및 패턴 사이즈가 축소되고 있음은 주지의 사실이다. 특히, 금속배선 사이즈의 감소는 그 자체 폭의 감소는 물론 이웃하는 금속배선들간 간격의 감소도 함께 수반되기 때문에, 금속배선을 형성하기 위한 금속막의 증착 및 식각 공정의 안정성을 확보하는 것은 매우 중요하다.
도 1a 내지 도 1d는 종래 기술에 따른 금속배선 형성방법을 설명하기 위한 공정 단면도로서, 이를 설명하면 다음과 같다.
먼저, 도 1a에 도시된 바와 같이, 공지된 공정을 통해 트랜지스터(도시안됨)가 형성되어진 반도체 기판(1) 상에 층간절연막(2)을 형성하고, 상기 층간절연막(2)을 국부적으로 식각하여, 상기 층간절연막(2)에 후속에서 형성될 금속배선과 콘택되어질 반도체 기판 부분들을 노출시키는 콘택홀들(3)을 형성한다.
그런다음, 도 1b에 도시된 바와 같이, 층간절연막(2) 및 콘택홀(3)의 내벽에 티타늄막과 같은 베리어막(4)을 증착하고, 이어서, 상기 베리어막(4) 상에 콘택홀이 완전히 매립될 정도의 충분한 두께로 알루미늄막과 같은 배선용 금속막(5)을 증착한다.
다음으로, 도 1c에 도시된 바와 같이, 배선용 금속막(5) 상에 공지된 포토리소그라피 공정으로 레지스트 패턴(6)을 형성하고, 이러한 레지스트 패턴(6)을 마스크로하는 식각 공정을 수행하여 배선용 금속막(5)을 식각한다.
이후, 도 1d에 도시된 바와 같이, 레지스트 패턴을 스트립(Strip)하여 금속배선들(5a)을 형성한다.
그러나, 상기와 같은 종래의 금속배선 형성방법은, 반도체 소자의 고집적화에 따른 금속배선 자체의 폭 및 이웃하는 금속배선들간의 간격이 감소는 것에 기인하여, 금속막의 식각이 완전하게 이루어지지 않을 경우, 금속막의 잔류물이 남게 되고, 이러한 잔류 금속막이 이웃하는 금속배선들간을 연결시키는 브릿지로 작용함으로써, 결과적으로, 제조수율은 물론 금속배선의 신뢰성을 확보할 수 없게 되는 문제점이 있다.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 공정 순서를 변경시킴으로써, 브릿지와 같은 결함이 발생되지 않도록 하는 반도체 소자의 금속배선 형성방법을 제공하는 데, 그 목적이 있다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정 단면도.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정 단면도.
(도면의 주요 부분에 대한 부호의 설명)
11 : 반도체 기판 12 : 층간절연막
13 : 콘택홀 14 : 마스크 패턴
15 : 베리어막 16 : 배선용 금속막
16a : 금속배선
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 금속배선 형성방법은, 반도체 기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막을 국부적으로 식각하여, 상기 반도체 기판의 소정 부분들을 각각 노출시키는 콘택홀들을 형성하는 단계; 상기 층간절연막 상에 이격되어 배치되는 마스크 패턴들을 형성하는 단계; 상기 결과물의 상에 상기 콘택홀들이 완전히 매립될 정도의 충분한 두께로 배선용 금속막을 증착하는 단계; 상기 콘택홀에 매립된 배선용 금속막의 상면까지, 마스크 패턴 상부에 증착된 배선용 금속막과 상기 마스크 패턴을 연마하는 단계; 및 잔류된 마스크 패턴을 스트립하는 단계를 포함하여 이루어진다.
본 발명에 따르면, 층간절연막 상에 마스크 패턴을 미리 형성하고, 이러한마스크 패턴 상에 배선용 금속막을 증착한 후, 연마 및 스트립 공정을 통해 배선용 금속막에 대한 패터닝 공정을 수행하기 때문에, 식각 공정의 불량에 기인된 금속배선들간의 브릿지를 근본적으로 해결할 수 있다.
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 공지된 공정을 통해 트랜지스터(도시안됨)가 형성되어진 반도체 기판(11) 상에 층간절연막(12)을 형성하고, 이어서, 상기 층간절연막(12)을 국부적으로 식각하여, 상기 층간절연막(12)에 후속 공정에서 형성되는 금속배선과 콘택되어질 반도체 기판 부분을 노출시키는 콘택홀들(13)을 형성한다.
그런다음, 도 2b에 도시된 바와 같이, 공지된 포토리소그라피 공정으로 층간절연막(12) 상에 이격·배치되게 레지스트 패턴(14)을 형성한다. 여기서, 레지스트 패턴(14) 대신에 폴리이미드(polyimide)와 같은 감광성 물질로 마스크 패턴을 형성하는 것도 가능하다.
다음으로, 도 2c에 도시된 바와 같이, 결과물의 상부에 티타늄과 같은 베리어막(15)을 증착하고, 이어서, 콘택홀(13)이 완전히 매립될 정도의 충분한 두께로 알루미늄 등과 같은 배선용 금속막(16)을 증착한다. 여기서, 배선용 금속막(16)은 저온 하에서 스퍼터링 공정으로 증착하는데, 이것은 고온 공정을 이용할 경우에 발생될 수도 있는 레지스트 패턴(14)의 버닝(Burning)을 방지하기 위함이다.
계속해서, 도 2d에 도시된 바와 같이, 콘택홀(13)에 매립된 배선용 금속막의 상면까지, 화학적기계연마(Chemical Mechanical Polishing) 공정으로 레지스트 패턴(14) 상에 증착된 배선용 금속막(16) 및 베리어막(15) 부분과 상기 레지스트 패턴(14)의 일부 두께를 연마한다.
이후, 도 2e에 도시된 바와 같이, 공지된 방법으로 잔류된 레지스트 패턴을 스트립(Strip)하여, 층간절연막(12) 상에 금속배선들(16a)을 형성한다. 여기서, 금속배선들(16a)은 레지스트 패턴을 미리 형성시킨 후에, 배선용 금속막의 증착과 연마 및 레지스트 패턴의 스트립 공정을 통해 형성된 것이기 때문에, 식각 불량에 기인된 브릿지는 발생되지 않는다.
따라서, 금속배선들간의 브릿지 현상을 근본적으로 해결할 수 있기 때문에, 금속배선의 신뢰성을 향상시킬 수 있게 된다.
이상에서와 같이, 본 발명은 공지된 금속배선 공정의 순서를 변경하고, 아울러, 식각 공정 대신에 연마 공정을 이용함으로써, 브릿지 현상이 발생되는 것을 근본적으로 해결할 수 있다.
따라서, 금속배선의 신뢰성은 물론 제조수율을 향상시킬 수 있으며, 특히, 고집적 소자의 제조에 매우 유리하게 적용시킬 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (4)

  1. (정정) 반도체 기판 상에 층간절연막을 형성하는 단계;
    상기 층간절연막을 국부적으로 식각하여, 상기 반도체 기판의 소정 부분들을 각각 노출시키는 콘택홀들을 형성하는 단계;
    상기 층간절연막 상에 이격되어 배치되는 마스크 패턴들을 형성하는 단계;
    상기 결과물의 상에 상기 콘택홀들이 완전히 매립될 정도의 충분한 두께로 배선용 금속막을 증착하는 단계;
    상기 콘택홀에 매립된 금속막의 상면까지, 마스크 패턴 상부에 증착된 금속막과 상기 마스크 패턴을 연마하는 단계; 및
    잔류된 마스크 패턴을 스트립하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제 1 항에 있어서, 상기 마스크 패턴은 레지스트 또는 폴리이미드로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제 1 항에 있어서, 상기 배선용 금속막은 저온 하에서 스퍼터링 공정으로 증착하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제 1 항에 있어서, 상기 금속막을 증착하는 단계 전에, 베리어막을 증착하는단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선을 형성방법.
KR1019990023419A 1999-06-22 1999-06-22 반도체 소자의 금속배선 형성방법 Expired - Fee Related KR100349365B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990023419A KR100349365B1 (ko) 1999-06-22 1999-06-22 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990023419A KR100349365B1 (ko) 1999-06-22 1999-06-22 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20010003214A KR20010003214A (ko) 2001-01-15
KR100349365B1 true KR100349365B1 (ko) 2002-08-21

Family

ID=19594101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990023419A Expired - Fee Related KR100349365B1 (ko) 1999-06-22 1999-06-22 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100349365B1 (ko)

Also Published As

Publication number Publication date
KR20010003214A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
KR950011555B1 (ko) 반도체 접속장치 및 그 제조방법
KR100349365B1 (ko) 반도체 소자의 금속배선 형성방법
KR20020074551A (ko) 반도체 장치의 배선 형성 방법
KR100641979B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100408683B1 (ko) 반도체 소자의 콘택 형성방법
KR100248809B1 (ko) 반도체 장치 제조방법
KR100248150B1 (ko) 반도체소자의 콘택홀형성방법
KR20080000845A (ko) 반도체 소자의 제조방법
KR100424190B1 (ko) 반도체소자의금속배선형성방법
KR100339026B1 (ko) 반도체소자의금속배선형성방법
KR100425935B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100372657B1 (ko) 반도체소자의콘택형성방법
KR100318269B1 (ko) 반도체 소자의 게이트 형성방법
KR100356474B1 (ko) 반도체 소자의 중첩 버니어 형성 방법
KR100230735B1 (ko) 반도체 소자의 제조방법
KR100808369B1 (ko) 반도체 소자의 제조방법
KR20000043099A (ko) 반도체 소자의 도전층 배선 형성 방법
KR100576414B1 (ko) 반도체 소자의 랜딩 비아 제조 방법
KR100196421B1 (ko) 반도체 장치 및 그의 제조 방법
KR100456421B1 (ko) 반도체 소자의 제조 방법
KR19990055175A (ko) 반도체 소자의 금속 배선 형성 방법
KR19980068059A (ko) 콘택 플러그 패턴 형성방법
KR20060004467A (ko) 반도체 소자의 비트라인 형성방법
KR19990059099A (ko) 반도체 소자의 제조 방법
KR19980030405A (ko) 반도체 장치의 콘택홀 형성방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19990622

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20000823

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19990622

Comment text: Patent Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20020528

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20020807

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20020808

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20050721

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20060720

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20070720

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20080728

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20090727

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20100726

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee