KR100333614B1 - solder land making method in PCB - Google Patents
solder land making method in PCB Download PDFInfo
- Publication number
- KR100333614B1 KR100333614B1 KR1019990041107A KR19990041107A KR100333614B1 KR 100333614 B1 KR100333614 B1 KR 100333614B1 KR 1019990041107 A KR1019990041107 A KR 1019990041107A KR 19990041107 A KR19990041107 A KR 19990041107A KR 100333614 B1 KR100333614 B1 KR 100333614B1
- Authority
- KR
- South Korea
- Prior art keywords
- solder
- laser
- solder land
- circuit pattern
- land
- Prior art date
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 85
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000012545 processing Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/352—Working by laser beam, e.g. welding, cutting or boring for surface treatment
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Plasma & Fusion (AREA)
- Mechanical Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
본 발명은 인쇄회로기판의 회로패턴 노출부 형성방법에 관한 것이다. 본 발명은 회로패턴(22)이 형성된 기판(21) 상에 솔더 레지스트(25)를 도포하고, 상기 솔더 레지스트(25)를 경화시킨후, 솔더랜드(30)와 같은 회로패턴(22)이 노출되는 부분을 형성하기 위해 상기 솔더 레지스트(25)를 레이저(L)로 가공하는 것이다. 이때, 상기 레이저(L)는 솔더랜드(30)의 형상에 맞도록 그 조사되는 영역인 스폿형상을 원형 또는 사각형의 것을 사용하게 된다. 그리고, 상기 솔더랜드(30)의 면적이 넓은 경우에는 상기 레이저(L)를 중첩되도록 이동시키면서 솔더랜드(30)를 형성시키게 된다. 이와 같은 본 발명에 의하면 솔더랜드(30)를 보다 정밀하게 형성할 수 있게 되는 이점이 있다.The present invention relates to a method of forming a circuit pattern exposed portion of a printed circuit board. According to the present invention, after the solder resist 25 is coated on the substrate 21 on which the circuit pattern 22 is formed and the solder resist 25 is cured, the circuit pattern 22 such as the solder land 30 is exposed. The solder resist 25 is processed by laser L to form a portion to be formed. At this time, the laser (L) is to use the spot shape, which is the area to be irradiated to match the shape of the solder land 30 of a circular or square. In addition, when the area of the solder land 30 is large, the solder land 30 is formed while moving the laser L to overlap. According to the present invention as described above has the advantage that the solder land 30 can be formed more precisely.
Description
본 발명은 인쇄회로기판에 관한 것으로, 더욱 상세하게는 인쇄회로기판의 솔더 레지스트공정에서 솔더랜드를 형성하는 인쇄회로기판의 회로패턴 노출부 형성방법에 관한 것이다.The present invention relates to a printed circuit board, and more particularly, to a method of forming a circuit pattern exposed portion of a printed circuit board for forming a solder land in the solder resist process of the printed circuit board.
도 1에는 종래 기술에 의한 인쇄회로기판의 솔더랜드 형성방법이 순차적으로 도시되어 있다. 먼저 도 1a에는, 클리닝 및 표면조도처리를 하여 솔더 레지스트공정을 위한 전처리가 된 인쇄회로기판(1)의 기판(3) 상에 회로패턴(5)이 구비되어 있다. 여기서 솔더 레지스트는 상기 기판(3) 상에 형성된 회로패턴(5)이 산화되는 것을 막고 이후의 작업공정에서 상기 회로패턴(5)이 손상되는 것을 막아주는 역할을 하는 것이다.1 shows a solder land forming method of a printed circuit board according to the prior art sequentially. First, in FIG. 1A, a circuit pattern 5 is provided on a substrate 3 of a printed circuit board 1 which has been cleaned and subjected to surface roughening and pretreated for a soldering resist process. The solder resist serves to prevent the circuit pattern 5 formed on the substrate 3 from being oxidized and to prevent the circuit pattern 5 from being damaged in a subsequent work process.
그리고 상기 기판(3)상에 형성된 회로패턴(5)을 덮도록 솔더 레지스트 잉크(7)를, 도 1b에 도시된 바와 같이 도포하고, 가건조시킨다. 그리고는 솔더랜드(s)를 형성하기 위한 노광용 필름(9)을 상기 인쇄회로기판(1) 상에 위치시키고 노광을 한다. 이와 같은 과정이 도 1c에 도시되어 있다.Then, the solder resist ink 7 is applied as shown in FIG. 1B so as to cover the circuit pattern 5 formed on the substrate 3 and is temporarily dried. Then, the exposure film 9 for forming the solder land s is placed on the printed circuit board 1 and exposed. This process is illustrated in Figure 1c.
상기와 같이 노광한 후에는 현상공정을 수행하여 솔더랜드(s)를 형성하고 최종 경화공정을 하게 된다. 이와 같이 하면 인쇄회로기판(1)에 솔더랜드(s)가 형성되는 것이다.After the exposure as described above, the development process is performed to form the solder land (s) and to perform the final curing process. In this case, the solder land s is formed on the printed circuit board 1.
그러나 상기한 바와 같은 종래 기술에 있어서는 다음과 같은 문제점이 있다.However, the above-described prior art has the following problems.
먼저, 상기 노광용 필름(9)을 사용하여 노광공정을 수행함에 있어서 여러가지 원인에 의해 공차가 발생하므로 인해 이와 같은 공차를 고려하여 솔더랜드(s)가 형성되는 회로패턴(5)의 폭을 넓게 형성하여야 한다.First, in performing the exposure process using the exposure film 9, a tolerance occurs due to various causes, so that the width of the circuit pattern 5 in which the solder land s is formed in consideration of such a tolerance is formed. shall.
상기와 같이 공차가 발생하는 원인으로는 시스템 자체의 해상력, 인쇄회로기판(1) 자체의 위치오차, 노광용 필름(9)의 위치오차, 노광용 필름(9) 출도시의 편차, 필름(9)의 변형, 노광공정에서 열에 의한 필름의 신축 및 틀어짐, 인쇄회로기판(1)의 크기 변형, 노광량, 현상조건, 솔더 레지스트의 두께, 가건조 조건 등이 있다.As described above, the tolerance may be caused by the resolution of the system itself, the positional error of the printed circuit board 1 itself, the positional error of the exposure film 9, the deviation of the exposure of the film 9, and the film 9. Deformation and stretching of the film by heat in the exposure process, size deformation of the printed circuit board 1, exposure amount, development conditions, thickness of the solder resist, temporary drying conditions and the like.
상기와 같이 솔더랜드(c)의 형성에 오차가 발생하게 되면, 솔더랜드(c)의 형성시에 위치오차를 고려하여 회로패턴(5)의 폭을 넓게 할 수 밖에 없다. 즉, 도 2에 도시된 바와 같이, 위치오차를 고려하여 회로패턴(5)의 폭을 A로 만들어야 한다. 하지만 실제로 회로패턴(5) 양단에 점선으로 표시된 부분에 해당되는 공차 e는 위치오차 때문에 만들어 진 것이고, 솔더랜드(c)를 정확하게 형성할 수 있다면, 회로패턴(5)의 폭은 양단의 점선으로 표시된 부분을 제외한 a로 할 수 있다.If an error occurs in the formation of the solder land (c) as described above, the width of the circuit pattern 5 is inevitably considered in consideration of the positional error in the formation of the solder land (c). That is, as shown in FIG. 2, the width of the circuit pattern 5 should be made A in consideration of the position error. However, in practice, the tolerance e corresponding to the portion indicated by the dotted line at both ends of the circuit pattern 5 is made due to the positional error, and if the solder land (c) can be formed accurately, the width of the circuit pattern 5 is the dotted line at both ends. It can be a except for the part indicated.
따라서, 종래 기술에서는 양측의 솔더랜드(c)사이에 동일 크기의 라인(trace)이 들어 갈 수 있는 공간이 작아지고, 동일수의 라인이 솔더랜드(c)사이에 필요할 경우 솔더랜드 피치의 세밀화가 제약을 받게 되어 고기능 다핀화되는 인쇄회로기판의 제조기술에 걸림돌로 작용하게 된다. 실제로 종래의 기술로는 솔더랜드(c)의 형성에 약 65μm에서 75μm정도의 편심이 생기게 된다.Therefore, in the prior art, the space for entering the same size traces between the solder lands c on both sides becomes smaller, and the solder land pitch is refined when the same number of lines are required between the solder lands c. As a result, the manufacturing technology of the printed circuit board, which is highly functional multi-pinned, becomes an obstacle. In fact, in the conventional technique, the formation of the solder land c has an eccentricity of about 65 μm to 75 μm.
본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하는 것으로, 인쇄회로기판의 회로패턴이 노출되는 부분을 형성하는 공정을 단순화하면서도 형성되는 부분의 정밀도를 높여줄 뿐만 아니라 노출되는 부분의 면적이 넓은 경우에도정확하게 형성할 수 있는 방법을 제공하는 것이다.An object of the present invention is to solve the problems of the prior art as described above, while simplifying the process of forming a portion of the printed circuit board exposed portion, while increasing the precision of the formed portion as well as the area of the exposed portion Even in this wide case, it is to provide a method that can be formed accurately.
본 발명의 다른 목적은 회로패턴이 노출되는 부분의 가공정밀도를 높여주어 가공오차에 대한 공차설계양을 최소화하여 인쇄회로기판을 고집적화 또는 소형화하는 것이다.Another object of the present invention is to increase the processing precision of the exposed portion of the circuit pattern to minimize the amount of tolerance design for the processing error to high integration or miniaturization of the printed circuit board.
도 1a,1b,1c,1d는 종래 기술에 의한 인쇄회로기판의 솔더랜드 형성과정을 순차적으로 도시한 작업순서도.Figure 1a, 1b, 1c, 1d is a work flow chart sequentially showing a solder land forming process of a printed circuit board according to the prior art.
도 2는 종래 기술에 의한 솔더랜드 형성방법의 문제점을 설명하기 위한 단면도.Figure 2 is a cross-sectional view for explaining the problem of the solder land forming method according to the prior art.
도 3a,3b,3c는 본 발명의 바람직한 실시예의 방법을 사용하여 솔더랜드를 형성하는 과정을 순차적으로 도시한 작업순서도.Figures 3a, 3b, 3c is a working flow diagram sequentially showing the process of forming a solder land using the method of the preferred embodiment of the present invention.
도 4a,4b는 본 발명에 의한 방법의 장점을 설면하기 위한 단면도.4a, 4b are cross-sectional views illustrating the advantages of the method according to the invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
20: 인쇄회로기판 21: 기판20: printed circuit board 21: substrate
22: 회로패턴 25: 솔더 레지스트22: circuit pattern 25: solder resist
30: 솔더랜드 L: 레이저30: Solderland L: Laser
P: 피치P: pitch
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 표면에 회로패턴이 형성된 기판상에 상기 회로패턴을 덮도록 솔더레지스트를 형성하는 단계와, 상기 솔더레지스트를 경화시키는 단계와, 상기 솔더레지스트의 소정 부위를 레이저를 사용하여 선택적으로 제거하여 상기 솔더레지스트 내부의 회로패턴을 노출시켜 회로부품과 연결하기 위한 솔더랜드를 형성하는 단계를 포함하여 구성되고, 레이저가 조사되는 영역을 레이저의 조사면이 중첩되게 이동시켜 상기 솔더레지스트를 제거하게 된다.According to a feature of the present invention for achieving the above object, the present invention comprises the steps of forming a solder resist to cover the circuit pattern on a substrate with a circuit pattern formed on the surface, and curing the solder resist; And selectively removing a predetermined portion of the solder resist using a laser to expose a circuit pattern inside the solder resist to form a solder land for connecting to a circuit component. The irradiated surface of the laser moves to overlap to remove the solder resist.
상기 노출되는 솔더랜드의 형상이 원형일 경우에 상기 레이저는 그 조사면이 원형으로 형성되는 것을 사용하고, 상기 노출되는 솔더랜드의 형상이 4변이상으로 된 다각형일 경우 상기 레이저는 그 조사면이 4각형으로 되는 것을 사용할 수 있다.When the shape of the exposed solder land is circular, the laser uses a circularly formed irradiation surface, and when the shape of the exposed solder land is a polygon having four or more sides, the laser has a irradiation surface. It can be used to become a quadrilateral.
이와 같은 본 발명에 의하면 회로패턴이 노출되는 부위인 솔더랜드와 같은 부위를 간단한 공정으로 보다 정밀하게 형성할 수 있게 되어 인쇄회로기판을 보다 소형화시키거나 고집적화시킬 수 있게 될 뿐만 아니라, 솔더랜드의 면적이 넓은 경우에도 원하는 형상대로 형성할 수 있게 된다.According to the present invention, it is possible to more precisely form a portion such as solder land, which is a portion where the circuit pattern is exposed, by a simple process, thereby making the printed circuit board more compact or highly integrated, and the area of the solder land. Even in this wide case, it can form in a desired shape.
이하 상기한 바와 같은 본 발명에 의한 인쇄회로기판 회로패턴 노출부 형성방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.Hereinafter, a preferred embodiment of a method of forming a printed circuit board exposed portion according to the present invention as described above will be described in detail with reference to the accompanying drawings.
먼저, 도 3a,3b,3c에 순차적으로 도시된 바와 같이 레이저(L)를 사용하여 솔더랜드(30)를 형성하는 공정을 설명한다.First, a process of forming the solder land 30 using the laser L will be described as sequentially shown in FIGS. 3A, 3B, and 3C.
기판(21) 상에 회로패턴(22)을 형성하고 솔더 레지스트(25)를 도포하기 위한 전처리과정이 마쳐진, 도 3a에 도시된 바와 같은, 인쇄회로기판(20)에 솔더 레지스트(25)를 도포하게 된다.After the pretreatment process for forming the circuit pattern 22 on the substrate 21 and applying the solder resist 25 is completed, the solder resist 25 is applied to the printed circuit board 20, as shown in FIG. 3A. Application.
상기 솔더 레지스트(25)를 도 3b에 도시된 바와 같이 기판(21)과 회로패턴(22) 상에 도포한 후에는 이를 경화시키는 공정을 수행하게 된다. 이때의 건조는 가건조가 아닌 종래의 최종경화작업과 동일한 것이다.After the solder resist 25 is coated on the substrate 21 and the circuit pattern 22 as shown in FIG. 3B, a process of curing the solder resist 25 is performed. The drying at this time is the same as the conventional final curing operation, not temporary drying.
상기와 같이 일종의 절연층인 솔더 레지스트(25)를 경화시키고 난 후에는 레이저(L)를 사용하여 상기 솔더 레지스트(25)의 소정 부분을 선택적으로 제거하는 작업을 하게 된다. 즉, 도 3a에 도시된 바와 같이, 레이저(L)를 솔더 레지스트(25) 상에 조사하여 솔더랜드(30)가 형성되는 부분을 선택적으로 제거하게 된다. 이와 같은 레이저(L) 조사공정은 상기 솔더랜드(30)가 형성될 회로패턴(22)이 노출될 때까지 수행된다.After curing the solder resist 25, which is a kind of insulating layer as described above, the laser L is used to selectively remove a predetermined portion of the solder resist 25. That is, as shown in FIG. 3A, the laser L is irradiated onto the solder resist 25 to selectively remove the portion where the solder land 30 is formed. The laser L irradiation process is performed until the circuit pattern 22 on which the solder land 30 is to be formed is exposed.
이와 같이 레이저(L)에 의해 상기 솔더 레지스트(25)가 제거되면 솔더랜드(30)가 완성되고, 계속해서 인쇄회로기판(20)을 완성하기 위한 이후의 공정을 수행하면 된다.When the solder resist 25 is removed by the laser L as described above, the solder land 30 may be completed, and the subsequent process may be performed to complete the printed circuit board 20.
한편, 상기 솔더랜드(30)의 면적이 레이저(L)의 조사면적과 동일할 경우에는 상기 솔더랜드(30)를 한번의 레이저조사로 형성할 수 있으나, 솔더랜드(30)의 면적이 클 경우에는 한번의 레이저조사로는 솔더랜드(30)를 형성할 수 없다. 따라서 이와 같은 경우에는 상기 레이저(L)가 조사되는 영역을 이동시켜 가면서 작업을 하게 된다.On the other hand, when the area of the solder land 30 is the same as the irradiation area of the laser (L), the solder land 30 can be formed by a single laser irradiation, but when the area of the solder land 30 is large In one laser irradiation, the solder land 30 cannot be formed. Therefore, in this case, the operation is performed while moving the area irradiated with the laser (L).
이때, 상기 인쇄회로기판(20)이 안착되어 있는 작업테이블(도시되지않음)을 이동시키거나, 레이저(L)를 조사하는 레이저 가공기를 이동시켜 상기 레이저(L)가 조사되는 영역을 이동시킬 수 있게 된다. 그리고, 상기 레이저(L)가 조사되는 영역은 약간씩 중첩시켜 주는 것이 바람직하다.In this case, a work table (not shown) on which the printed circuit board 20 is seated may be moved, or a laser processing machine for irradiating the laser L may be moved to move an area where the laser L is irradiated. Will be. In addition, it is preferable that the area to which the laser L is irradiated is slightly overlapped.
그리고, 상기 솔더랜드(30)의 모양에 따라서, 상기 레이저(L)가 조사되는 영역의 형상, 즉 스폿형상을 달리 한다. 즉, 도 4a에 도시된 바와 같이, 사각형모양으로 솔더랜드(30)가 형성되어야 하는 경우에는 스폿형상이 사각형인 레이저(L)를 사용한다. 또한, 예를 들어 솔더랜드(30)의 형상이 삼각형 또는 일측 모서리의 각도가 예각으로 형성되는 경우에는 스폿형상이 삼각형인 레이저(L)를 사용할 수 있다.According to the shape of the solder land 30, the shape of the region to which the laser L is irradiated, that is, the spot shape is changed. That is, as shown in FIG. 4A, when the solder land 30 is to be formed in a quadrangular shape, a laser L having a spot shape is used. Further, for example, when the shape of the solder land 30 is triangular or the angle of one corner is formed at an acute angle, a laser L having a spot shape of a triangle may be used.
한편, 솔더랜드(30)의 형상이 원형인 경우나 그 가장자리가 소정의 곡률을 가지는 곡선으로 이루어진 경우에는, 도 4b에 도시된 바와 같이, 레이저(L)의 스폿형상이 원형이나 타원형인 것을 사용하는 것이 바람직하다.On the other hand, in the case where the shape of the solder land 30 is circular or the edge is formed of a curve having a predetermined curvature, as shown in FIG. 4B, the spot shape of the laser L is circular or elliptical. It is desirable to.
이하 상기한 바와 같은 구성으로 이루어지는 인쇄회로기판의 회로패턴 노출부 형성방법의 작용을 설명한다.Hereinafter, the operation of the method for forming a circuit pattern exposed portion of a printed circuit board having the above configuration will be described.
본 발명은 솔더랜드(30)와 같이 절연층인 솔더 레지스트(25)를 제거하여 회로패턴(22)을 노출시키는 부분을 형성하기 위한 것이다. 이때, 정밀도가 요구되는부분은 레이저(L)를 사용하여 가공하도록 하는 것인데, 레이저(L)를 사용하게 되면 솔더랜드(30) 부분을 보다 정밀하게 가공할 수 있어 오차에 대비한 공차설계의 양을 줄일 수 있게 되어 인쇄회로기판(20)을 보다 고집적화하거나 소형화할 수 있다.The present invention is to form a portion exposing the circuit pattern 22 by removing the solder resist 25, which is an insulating layer, such as the solder land 30. At this time, the part requiring precision is to be processed by using the laser (L), when using the laser (L) can be processed more precisely the solder land part 30, the amount of tolerance design against the error Since it can be reduced, the printed circuit board 20 can be more integrated or downsized.
그리고, 상기 솔더랜드(30)의 면적이 넓고 특정한 형상인 경우에는 상기 레이저(L)의 스폿형상을 달리하여 상기 솔더 레지스터(25)를 제거하므로 보다 정확한 솔더랜드(30)를 형성할 수 있다. 즉, 상기 솔더랜드(30)의 형상이 사각형이거나 모서리가 둔각으로 형성된 경우에는 상기 레이저(L)의 스폿형상이 사각형인 것을 사용한다. 만약 상기 솔더랜드(30)의 형상이 원형인 경우에는 그 곡률에 가장 근접한 곡률을 가지는 레이저(L)를 사용하면 된다.In addition, when the solder land 30 has a large area and a specific shape, the solder resistor 25 may be removed by changing the spot shape of the laser L, thereby forming a more accurate solder land 30. That is, when the shape of the solder land 30 is a square or an obtuse corner is used, the spot shape of the laser (L) is a square. If the solder land 30 has a circular shape, the laser L having the curvature closest to the curvature may be used.
또한 상기 솔더랜드(30)의 면적이 상기 레이저(L)의 일회 조사로 커버할 수 있는 면적보다 넓은 경우에는 상기 레이저(L)가 조사되는 영역을 조금씩 중첩시키면서 이동되게 하여 솔더 레지스터(25)를 제거하게 된다. 따라서, 본 발명에 의하면 솔더랜드(30)의 형상에 가장 적합한 레이저(L)를 사용하여 솔더랜드(30)를 설계대로 형성할 수 있게 된다.In addition, when the area of the solder land 30 is larger than the area that can be covered by the one-time irradiation of the laser (L), the solder resistor 25 is moved by overlapping the area irradiated by the laser (L) little by little. Will be removed. Therefore, according to the present invention, the solder land 30 can be formed as designed using the laser L most suitable for the shape of the solder land 30.
위에서 상세히 설명한 바와 같은 본 발명에 의한 인쇄회로기판의 회로패턴 노출부 형성방법은 상대적으로 가공정밀도가 높은 레이저를 사용하여 솔더랜드를 형성할 수 있으므로 종래에 비해 회로패턴의 공차설계를 대폭 줄일 수 있다. 따라서 인쇄회로기판의 고집적화나 소형화를 이룰 수 있는 효과가 있다.As described above, the method of forming a circuit pattern exposed portion of a printed circuit board according to the present invention can form a solder land using a laser having a relatively high processing accuracy, thereby significantly reducing the tolerance design of the circuit pattern. . Therefore, there is an effect that can achieve high integration or miniaturization of the printed circuit board.
또한 솔더랜드의 형상에 따라 레이저의 스폿형상을 달리하고 솔더랜드의 면적이 넓은 경우에는 레이저를 중첩시키면서 이동시켜 솔더 레지스트를 제거하므로 보다 정확하게 솔더랜드를 형성할 수 있다.In addition, the spot shape of the laser is changed according to the shape of the solder land, and when the area of the solder land is large, the laser land is moved while overlapping to remove the solder resist, thereby more accurately forming the solder land.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990041107A KR100333614B1 (en) | 1999-09-22 | 1999-09-22 | solder land making method in PCB |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990041107A KR100333614B1 (en) | 1999-09-22 | 1999-09-22 | solder land making method in PCB |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010028723A KR20010028723A (en) | 2001-04-06 |
| KR100333614B1 true KR100333614B1 (en) | 2002-04-24 |
Family
ID=19612764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990041107A KR100333614B1 (en) | 1999-09-22 | 1999-09-22 | solder land making method in PCB |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100333614B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100815323B1 (en) | 2007-01-03 | 2008-03-19 | 삼성전기주식회사 | Fabricating method of printed circuit board |
| KR100951884B1 (en) * | 2008-02-11 | 2010-04-12 | 삼성전기주식회사 | Manufacturing Method for Printed Circuit Board |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0645760A (en) * | 1992-04-01 | 1994-02-18 | Eito Kogyo:Kk | Multilayer board and manufacture thereof |
-
1999
- 1999-09-22 KR KR1019990041107A patent/KR100333614B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0645760A (en) * | 1992-04-01 | 1994-02-18 | Eito Kogyo:Kk | Multilayer board and manufacture thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010028723A (en) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0339020B1 (en) | Method of patterning resist for printed wiring board | |
| KR100333612B1 (en) | solder land making method in PCB | |
| KR100333614B1 (en) | solder land making method in PCB | |
| JPH04122092A (en) | Method of executing brazing preventive coating on printed circuit board | |
| KR100815361B1 (en) | Process for manufacturing printed circuit board | |
| CN113473717A (en) | Method for manufacturing circuit board solder resist pattern in partition mode | |
| JP2586745B2 (en) | Manufacturing method of printed wiring board | |
| JP2717001B2 (en) | Printed wiring board | |
| US5464725A (en) | Method of manufacturing a printed wiring board | |
| JP3215542B2 (en) | Method of manufacturing multilayer thin film wiring board | |
| JP2503617B2 (en) | Manufacturing method of printed wiring board | |
| JPH038390A (en) | Manufacture of substrate for mounting electronic component | |
| JPS6193693A (en) | Electronic component and electronic circuit board | |
| JPH01321683A (en) | Manufacture of printed wiring board | |
| KR960007619B1 (en) | Method of patterning resist | |
| AU612563B2 (en) | Method of patterning resist for printed wiring board | |
| JP2645516B2 (en) | Printed wiring board with eye mark and method of manufacturing the same | |
| JP2583702B2 (en) | Manufacturing method of printed wiring board | |
| JPS62114288A (en) | Manufacture of printed circuit board | |
| JP2743175B2 (en) | Solder resist plate for printed circuit board and method for manufacturing printed circuit board | |
| GB2213325A (en) | A method of forming electrical conductors on an insulating substrate | |
| JP3777927B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JPH04267582A (en) | Manufacture of printed wiring board | |
| JPS63200594A (en) | Printed wiring board and manufacture of the same | |
| JPH0354873B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130306 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140305 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20150305 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20160304 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20170307 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |