[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100333180B1 - Tft-lcd제조방법 - Google Patents

Tft-lcd제조방법 Download PDF

Info

Publication number
KR100333180B1
KR100333180B1 KR10-1998-0025836A KR19980025836A KR100333180B1 KR 100333180 B1 KR100333180 B1 KR 100333180B1 KR 19980025836 A KR19980025836 A KR 19980025836A KR 100333180 B1 KR100333180 B1 KR 100333180B1
Authority
KR
South Korea
Prior art keywords
film
semiconductor layer
source
layer
etching
Prior art date
Application number
KR10-1998-0025836A
Other languages
English (en)
Other versions
KR20000004404A (ko
Inventor
이정훈
임성실
Original Assignee
주식회사 현대 디스플레이 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 현대 디스플레이 테크놀로지 filed Critical 주식회사 현대 디스플레이 테크놀로지
Priority to KR10-1998-0025836A priority Critical patent/KR100333180B1/ko
Priority to US09/342,609 priority patent/US6140158A/en
Publication of KR20000004404A publication Critical patent/KR20000004404A/ko
Application granted granted Critical
Publication of KR100333180B1 publication Critical patent/KR100333180B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 3번의 마스크 공정을 이용함으로써, 공정시의 결함발생을 감소시킬 뿐만 아니라 제조비용을 낮출 수 있는 TFT-LCD 제조방법을 제공한다.
본 발명에 따른 TFT-LCD는 다음과 같이 제조한다. 먼저, 절연기판 상에 반도체층, 도핑된 반도체층, 및 제 1 금속막을 순차적으로 형성하고, 제 1 금속막을 제 1 패터닝하여 소정의 간격으로 이격된 소오스 및 드레인 전극을 형성한다. 그런 다음, 소오스 및 드레인 전극을 식각 마스크로 하여 하부의 상기 도핑된 반도체층을 식각하여 오믹층을 형성하고, 기판 전면에 게이트 절연막 및 제 2 금속막을 순차적으로 형성한다. 그리고 나서, 제 2 금속막을 제 2 패터닝하여 소오스 및 드레인 전극 사이에 그들의 일부와 오버랩하는 게이트 전극을 형성하고, 게이트 전극을 식각 마스크로 하여 게이트 절연막을 식각하여 반도체층을 노출시킨다. 그 후, 오믹층을 식각 마스크로 하여 노출된 반도체층을 식각하여 액티브층을 형성하고, 기판 전면에 ITO막을 형성한 다음, ITO막을 제 3 패터닝하여 소오스 전극과 콘택하는 화소전극을 형성한다. 또한, 화소전극을 형성할 때, 패드부분의 게이트 라인과 데이터 라인을 서로 콘택시킨다. 또한, 반도체층은 실리콘막으로 형성하고, 도핑된 반도체층은 n＋불순물이 도핑된 실리콘막으로 형성하고, 게이트 절연막은 SiON막과 SiNx막의 적층막으로 형성한다.

Description

ＴＦＴ-ＬＣＤ 제조방법
본 발명은 액티브 매트릭스형 액정 표시 소자의 제조방법에 관한 것으로, 특히 스위칭 소자로서 박막 트랜지스터가 사용되는 TFT-LCD 제조방법에 관한 것이다.
액티브 매트릭스형 액정표시(active matrix-type liquid crystal display; AM-LCD) 장치는 얇아서 다양한 표시장치에 사용된다. 이러한 AM-LCD 장치에서, 박막 트랜지스터(thin film transistor; TFT)가 각 화소에 대한 스위칭 소자로서 제공되어, 개개의 화소전극들이 독립적으로 구동되기 때문에, 듀티(duty) 비의 감소에 기인하는 콘트라스트가 감소되지 않고, 또한 디스플레이 용량이 증가하여 라인수가 증가될 때에도 시야각이 감소되지 않는다.
일반적으로, TFT가 스위칭 소자로 제공되는 TFT-LCD는 게이트용 제 1 마스크, 에치스톱퍼용 제 2 마스크, 액티브층용 제 3 마스크, 화소전극용 제 4 마스크, 패드형성용 제 5 마스크, 소오스 및 드레인 전극용 제 6 마스크, 및 패시배이션용 제 7 마스크의 7개의 마스크를 이용하여 제조한다.
그러나, 상기한 바와 같이 7번의 마스크 공정을 진행함에 따라, 공정이 복잡해지고 여러번의 마스크 공정으로 인하여 결함발생이 야기된다. 또한, 제조비용이 높은 단점이 있다. 이러한 공정단계를 감소시키기 위하여 5번의 마스크 공정을 이용하여 TFT-LCD를 제조하는 방법이 제시되었지만, 상기와 같은 문제를 해결할 수는 없었다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 3번의 마스크 공정을 이용함으로써, 공정시의 결함발생을 감소시킬 뿐만 아니라 제조비용을 낮출 수 있는 TFT-LCD 제조방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1i는 본 발명의 실시예에 따른 TFT-LCD 제조방법을 설명하기 위한 단면도.
〔도면의 주요 부분에 대한 부호의 설명〕
20 : 절연기판 21 : 실리콘막
21a : 액티브층 22 : 도핑된 실리콘막
22a, 22b : 오믹층 23 : 제 1 금속막
23a, 23b : 소오스 및 드레인 전극
24, 27, 29 : 제 1 내지 제 3 마스크 패턴
25a : SiNx막 25b : SiON막
25 : 게이트 절연막 26 : 제 2 금속막
26a : 게이트 전극 28 : ITO막
28a : 화소전극
상기 목적을 달성하기 위한 본 발명에 따른 TFT-LCD의 제조방법은, 절연기판 상에 반도체층, 불순물이 도핑된 반도체층, 및 제 1 금속막을 순차적으로 형성하는 단계; 제 1 포토리쏘그라피 공정에 의해 제 1 금속막을 식각하여 소정의 간격으로 이격된 소오스 및 드레인 전극을 형성하는 단계; 소오스 및 드레인 전극을 식각 마스크로 하여 하부의 불순물이 도핑된 반도체층을 식각하여 오믹층을 형성하는 단계; 오믹층을 포함한 기판 전면에 SiON막과 및 SiNx막으로 된 게이트 절연막 및 제 2 금속막을 순차적으로 형성하는 단계; 제 2포토리쏘그라피 공정에 의해 제 2 금속막을 식각하여 소오스 드레인 전극 사이에 그들의 일부와 오버랩하는 게이트 전극을 형성하는 단계; 게이트 전극을 식각 마스크로 하여 게이트 절연막을 식각하여 상기 도핑된 반도체층을 노출시키는 단계; 오믹층을 식각 마스크로 하여 노출된 반도체층을 식각하여 액티브층을 형성하는 단계; 상기 결과의 기판 전면에 ITO막을 형성하는 단계; 및 제 3포토리쏘그라피 공정에 의해 ITO막을 식각하여 소오스 전극과 콘택하는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 화소전극을 형성할 때, 패드부분의 게이트 라인과 데이터 라인을 서로 콘택시킨다. 또한, 반도체층은 실리콘막으로 형성하고, 도핑된 반도체층은 n＋불순물이 도핑된 실리콘막으로 형성하고, 게이트 절연막은 SiON막과 SiNx막(25a)의 적층막으로 형성한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 1a를 참조하면, 유리와 같은 투명한 절연기판(20) 상에 실리콘막(21), n＋불순물이 도핑된 실리콘막(22), 및 소오스/드레인용 제 1 금속막(23)을 순차적으로 형성한다. 제 1 금속막(23) 상에 포토리소그라피로 제 1 마스크 패턴(24)을 형성하고, 제 1 마스크 패턴(24)을 식각 마스크로하여 제 1 금속막(23)을 식각하여, 도 1b에 도시된 바와 같이, 소정의 간격을 두고 이격된 소오스 및 드레인 전극(23a, 23b)을 형성한다. 그런 다음, 공지된 방법으로 제 1 마스크 패턴(24)을 제거한다.
도 1c를 참조하면, 소오스 및 드레인 전극(23a, 23b)을 식각 마스크로하여 도핑된 실리콘막(22)을 식각하여 오믹층(22a, 22b)를 형성한다.
도 1d를 참조하면, 도 2c의 구조 상에 게이트 절연막(25)으로서 SiNx막(25a) 및 SiON막(25b)를 순차적으로 증착하고 그 상부에 게이트용 제 2 금속막(26)을 형성한다. 그런 다음, 제 2 금속막(26) 상에 포토리소그라피로 소오스 및 드레인 전극(23a, 23b) 사이의 제 2 금속막(26)을 마스킹하는 제 2 마스크 패턴(27)을 형성한다.
도 1e를 참조하면, 제 2 마스크 패턴(27)을 식각 마스크로 하여 제 2 금속막(26)을 식각하여 소오스 및 드레인 전극(23a, 23b) 사이에, 그들의 일부와 오버랩하는 게이트 전극(26a)을 형성하고, 공지된 방법으로 제 2 마스크 패턴(27)을 제거한다.
도 1f를 참조하면, 게이트 전극(26a)을 식각 마스크로 하여 게이트 전극(26a) 하부의 SiON막(25b) 및 SiNx막(25a)을 식각하여, 실리콘막(21)을 노출시킨다.
그런 다음, 도 1g에 도시된 바와 같이, 오믹층(22a, 22b)을 식각 마스크로 하여 노출된 실리콘막(21)을 식각하여 액티브층(21a)을 형성한다. 도 1h를 참조하면, 도 1g의 구조 상에, ITO막(28)을 증착하고, ITO막(28) 상에 포토리소그라피로 제 3 마스크 패턴(29)을 형성한다. 그런 다음, 제 3 마스크 패턴(29)을 식각 마스크로 하여 ITO막(28)을 식각하여, 도 1i에 도시된 바와 같이, 소오스(23a)와 콘택하는 화소전극(28a)을 형성함과 동시에, 도시되지는 않았지만, 패드 부분에서 게이트 라인과 데이터 라인을 서로 콘택시킨다. 그리고 나서, 공지된 방법으로 제 3 마스크 패턴(29)을 제거한다.
상기한 본 발명에 의하면, 제 1 마스크 패턴을 이용하여 소오스 및 드레인 전극을 먼저 형성하고, 소오스 및 드레인 전극을 이용하여 오믹층을 패터닝하고, 오믹층을 이용하여 액티브층을 형성한다. 또한, 제 2 마스크 패턴을 이용하여 게이트 전극을 형성하고, 제 3 마스크 패턴을 이용하여 화소전극을 형성함과 동시에 패드부분에서 게이트 라인과 데이터 라인을 서로 콘택시킨다.
즉, 3개의 마스크 패턴을 이용하여 TFT-LCD를 제조함으로써, 제조 공정이 단순해진다. 이에 따라, 공정시의 결함발생이 최소화되어 수율이 증가될 뿐만 아니라, 원가절감을 효과를 얻을 수 있다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (2)

  1. 절연기판 상에 반도체층, 불순물이 도핑된 반도체층, 및 제 1 금속막을 순차적으로 형성하는 단계;
    제 1포토리쏘그라피 공정에 의해 상기 제 1 금속막을 식각하여 소정의 간격으로 이격된 소오스 및 드레인 전극을 형성하는 단계;
    상기 소오스 및 드레인 전극을 식각 마스크로 하여 하부의 상기 도핑된 반도체층을 식각하여 오믹층을 형성하는 단계;
    상기 오믹콘택층이 형성된 기판 전면에 SiON막과 SiNx막으로 된 게이트 절연막 및 제 2 금속막을 순차적으로 형성하는 단계;
    제 2포토리쏘그라피 공정에 의해 상기 제 2 금속막을 식각하여 상기 소오스 및 드레인 전극 사이에 그들의 일부와 오버랩하는 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 식각 마스크로 하여 상기 게이트 절연막을 식각하여 상기 불순물이 도핑된 반도체층을 노출시키는 단계;
    상기 오믹층을 식각 마스크로 하여 상기 노출된 반도체층을 식각하여 액티브층을 형성하는 단계;
    상기 결과의 기판 전면에 ITO막을 형성하는 단계; 및,
    제 2포토리쏘그라피 공정에 의해 상기 ITO막을 식각하여 상기 소오스 전극과 콘택하는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 TFT-LCD 제조방법.
  2. 제 1 항에 있어서, 상기 화소전극을 형성하는 단계에서, 패드부분의 게이트 라인과 데이터 라인을 서로 콘택시키는 것을 특징으로 하는 TFT-LCD 제조방법.
KR10-1998-0025836A 1998-06-30 1998-06-30 Tft-lcd제조방법 KR100333180B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-1998-0025836A KR100333180B1 (ko) 1998-06-30 1998-06-30 Tft-lcd제조방법
US09/342,609 US6140158A (en) 1998-06-30 1999-06-29 Method of manufacturing thin film transistor-liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0025836A KR100333180B1 (ko) 1998-06-30 1998-06-30 Tft-lcd제조방법

Publications (2)

Publication Number Publication Date
KR20000004404A KR20000004404A (ko) 2000-01-25
KR100333180B1 true KR100333180B1 (ko) 2003-06-19

Family

ID=19542224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0025836A KR100333180B1 (ko) 1998-06-30 1998-06-30 Tft-lcd제조방법

Country Status (2)

Country Link
US (1) US6140158A (ko)
KR (1) KR100333180B1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100271813B1 (ko) * 1998-09-28 2000-11-15 구본준 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터및 그 제조방법
KR100507271B1 (ko) * 1999-06-30 2005-08-10 비오이 하이디스 테크놀로지 주식회사 고개구율 및 고투과율 액정표시장치 및 그 제조방법
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4118485B2 (ja) 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US6900084B1 (en) 2000-05-09 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a display device
US6774397B2 (en) 2000-05-12 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
SG111923A1 (en) * 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100480816B1 (ko) * 2001-12-29 2005-04-07 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법
KR100926433B1 (ko) * 2002-12-31 2009-11-12 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR100498632B1 (ko) * 2002-12-31 2005-07-01 엘지.필립스 엘시디 주식회사 액정 표시패널 및 그 제조방법
US7499117B2 (en) * 2003-11-14 2009-03-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
KR101090257B1 (ko) * 2005-01-20 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20080121892A1 (en) * 2006-11-29 2008-05-29 Tpo Displays Corp. Low temperature poly silicon liquid crystal display
KR101392276B1 (ko) 2007-10-31 2014-05-07 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN104716139B (zh) * 2009-12-25 2018-03-30 株式会社半导体能源研究所 半导体装置
CN102956550B (zh) 2011-08-18 2015-03-25 元太科技工业股份有限公司 制造主动阵列基板的方法与主动阵列基板
US9954112B2 (en) 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US10319749B1 (en) 2017-12-28 2019-06-11 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, fabricating method for the same and display device
CN108198821A (zh) * 2017-12-28 2018-06-22 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970024766A (ko) * 1995-10-07 1997-05-30 구자홍 박막트랜지스터의 오우믹층 활성화방법
KR970063712A (ko) * 1996-02-06 1997-09-12 김광호 Ono 구조의 절연막을 갖춘 반도체 장치의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4422090A (en) * 1979-07-25 1983-12-20 Northern Telecom Limited Thin film transistors
US4888632A (en) * 1988-01-04 1989-12-19 International Business Machines Corporation Easily manufacturable thin film transistor structures
US4965646A (en) * 1988-10-21 1990-10-23 General Electric Company Thin film transistor and crossover structure for liquid crystal displays
JPH04280637A (ja) * 1991-03-08 1992-10-06 Nippondenso Co Ltd 薄膜トランジスタの製造方法
US5346833A (en) * 1993-04-05 1994-09-13 Industrial Technology Research Institute Simplified method of making active matrix liquid crystal display
KR0139346B1 (ko) * 1994-03-03 1998-06-15 김광호 박막 트랜지스터 액정표시장치의 제조방법
US5532180A (en) * 1995-06-02 1996-07-02 Ois Optical Imaging Systems, Inc. Method of fabricating a TFT with reduced channel length
US5737041A (en) * 1995-07-31 1998-04-07 Image Quest Technologies, Inc. TFT, method of making and matrix displays incorporating the TFT
KR100232677B1 (ko) * 1996-04-09 1999-12-01 구본준 박막 트랜지스터의 제조방법 및 그 방법에 의해 제조되는 박막 트랜지스터의 구조

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970024766A (ko) * 1995-10-07 1997-05-30 구자홍 박막트랜지스터의 오우믹층 활성화방법
KR970063712A (ko) * 1996-02-06 1997-09-12 김광호 Ono 구조의 절연막을 갖춘 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
US6140158A (en) 2000-10-31
KR20000004404A (ko) 2000-01-25

Similar Documents

Publication Publication Date Title
KR100333180B1 (ko) Tft-lcd제조방법
USRE41632E1 (en) Liquid crystal display device and method of manufacturing the same
US5913113A (en) Method for fabricating a thin film transistor of a liquid crystal display device
KR100653467B1 (ko) 박막 트랜지스터-액정표시소자의 제조방법
US5827760A (en) Method for fabricating a thin film transistor of a liquid crystal display device
US6291255B1 (en) TFT process with high transmittance
US6653159B2 (en) Method of fabricating a thin film transistor liquid crystal display
KR100336881B1 (ko) 박막트랜지스터액정표시소자의제조방법
KR100658068B1 (ko) 수직형 박막 트랜지스터 액정표시소자의 제조방법
KR0171980B1 (ko) 액정 표시 소자의 제조방법
KR0161466B1 (ko) 액정표시장치의 제조방법
KR20060021530A (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
KR100648221B1 (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
KR100683155B1 (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
KR100219480B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
KR100205867B1 (ko) 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판
KR100837884B1 (ko) 액정표시장치의 제조방법
US5916737A (en) Method for fabricating liquid crystal display device
KR100599958B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR20020028014A (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100619160B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100289654B1 (ko) 버티컬구조의박막트랜지스터를구비한액정표시소자및그의제조방법
KR100852831B1 (ko) 액정표시장치의 어레이 기판 제조방법
KR100269356B1 (ko) 박막트랜지스터제조방법
KR100705615B1 (ko) 박막트랜지스터-액정표시장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130315

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160323

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170321

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 17

EXPY Expiration of term