[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100330868B1 - Apparatus of Multiplying and Demultiplying Highway in the Switching System - Google Patents

Apparatus of Multiplying and Demultiplying Highway in the Switching System Download PDF

Info

Publication number
KR100330868B1
KR100330868B1 KR1019990040780A KR19990040780A KR100330868B1 KR 100330868 B1 KR100330868 B1 KR 100330868B1 KR 1019990040780 A KR1019990040780 A KR 1019990040780A KR 19990040780 A KR19990040780 A KR 19990040780A KR 100330868 B1 KR100330868 B1 KR 100330868B1
Authority
KR
South Korea
Prior art keywords
highway
timing
voice data
address
switching
Prior art date
Application number
KR1019990040780A
Other languages
Korean (ko)
Other versions
KR20010028511A (en
Inventor
김기현
Original Assignee
서평원
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신주식회사 filed Critical 서평원
Priority to KR1019990040780A priority Critical patent/KR100330868B1/en
Publication of KR20010028511A publication Critical patent/KR20010028511A/en
Application granted granted Critical
Publication of KR100330868B1 publication Critical patent/KR100330868B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/42Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/64Distributing or queueing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

본 발명은 교환 시스템(System)에서 하이웨이(Highway) 다중화 및 역다중화 장치에 관한 것으로, 특히 PBX(Private Branch Exchange) 시스템에서 2M 하이웨이와 8M 하이웨이간의 변환을 다중화 및 역다중화로 분리시켜 수행하도록 한 교환 시스템에서 하이웨이 다중화 및 역다중화 장치에 관한 것이다.The present invention relates to a highway multiplexing and demultiplexing apparatus in an exchange system, and more particularly, to exchange and convert multiple 2M highways and 8M highways into multiplexing and demultiplexing in a PBX (Private Branch Exchange) system. The present invention relates to a highway multiplexing and demultiplexing device in a system.

본 발명은 클럭 신호를 인가받아 하이웨이 다중화 및 역다중화의 타이밍 제어와 어드레스 제어를 수행하는 타이밍 및 주소 제어부와; 상기 타이밍 및 주소 제어부의 타이밍 및 어드레스 제어에 따라 교환 시스템의 가입자부로부터 인가되는 2M 하이웨이를 다중화시켜 8M 하이웨이를 경유하여 교환 시스템의 스위칭부에게 출력하는 다중화부와; 상기 타이밍 및 주소 제어부의 타이밍 및 어드레스 제어에 따라 상기 스위칭부로부터 인가되는 8M 하이웨이를 역다중화시켜 2M 하이웨이를 경유하여 상기 가입자부에게 출력하는 역다중화부를 포함하여 구성된다.The present invention provides a timing and address control unit for performing timing control and address control of highway multiplexing and demultiplexing by receiving a clock signal; A multiplexer which multiplexes 2M highways applied from subscribers of the switching system according to timing and address control of the timing and address control unit and outputs the multiplexed 2M highways to the switching unit of the switching system via the 8M highway; And a demultiplexer for demultiplexing the 8M highway applied from the switching unit according to the timing and address control of the timing and address controller and outputting the demultiplexer to the subscriber unit via the 2M highway.

Description

교환 시스템에서 하이웨이 다중화 및 역다중화 장치 {Apparatus of Multiplying and Demultiplying Highway in the Switching System}Highway multiplexing and demultiplexing device in an exchange system {Apparatus of Multiplying and Demultiplying Highway in the Switching System}

본 발명은 교환 시스템에서 하이웨이 다중화 및 역다중화 장치에 관한 것으로, 특히 PBX 시스템에서 2M 하이웨이와 8M 하이웨이간의 변환을 다중화 및 역다중화로 분리시켜 수행하도록 한 교환 시스템에서 하이웨이 다중화 및 역다중화 장치에 관한 것이다.The present invention relates to a highway multiplexing and demultiplexing apparatus in an exchange system, and more particularly, to a multiplexing and demultiplexing apparatus in a switching system in which a conversion between a 2M highway and an 8M highway is separated into multiplexing and demultiplexing in a PBX system. .

일반적인 2M 하이웨이는 PBX 시스템에서 음성 데이터(Voice Data)를 64(Kbps)로 부호화하고 해당 부호화한 음성 데이터 32 개를 TDM(Time Division Multiplexing) 방식으로 다중화하여 2.048(Mbps)의 직렬 데이터(Serial Data) 형태로 변환하는 것을 말한다. 그리고, 해당 2M 하이웨이 4 개가 TDM 방식으로 다중화되는 경우에 8.192(Mbps)의 직렬 데이터 형태가 되는데, 이것을 8M 하이웨이라고 말한다.A typical 2M highway encodes voice data at 64 (Kbps) in a PBX system, and multiplexes 32 encoded coded data by TDM (Time Division Multiplexing) to serial data at 2.048 (Mbps). To convert to form. When four of the 2M highways are multiplexed by the TDM scheme, the 2M highways have a serial data format of 8.192 (Mbps), which is called an 8M highway.

여기서, PBX 시스템의 대부분 기능 블록에서는 상기 2M 하이웨이를 사용하며, 512×512 이상의 스위칭(Switching)과 같은 기능을 위해서는 상기 8M 하이웨이를 사용한다.Here, the 2M highway is used in most functional blocks of the PBX system, and the 8M highway is used for a function such as switching over 512 × 512.

그러면, 종래의 PBX 시스템에서 하이웨이 다중화 및 역다중화 장치의 구성을살펴보면, 도 1에 도시된 바와 같이, 크게, 2M 하이웨이를 사용하는 가입자부(10)와, 2M 하이웨이의 직렬 데이터를 8M 하이웨이의 직렬 데이터로 변환하고 8M 하이웨이의 직렬 데이터를 2M 하이웨이의 직렬 데이터로 변환하는 하이웨이 변환부(20)와, 스위칭 용량 및 속도를 고려하여 8M 하이웨이를 사용하는 스위칭부(30)로 이루어져 있다.Then, as shown in the configuration of the multiplexing and demultiplexing apparatus in the conventional PBX system, as shown in FIG. 1, the subscriber unit 10 using the 2M highway and the serial data of the 2M highway are largely connected to the 8M highway. A highway converter 20 converts data into serial data of 8M highway into serial data of 2M highway, and a switching unit 30 using 8M highway in consideration of switching capacity and speed.

상기 가입자부(10)에는 아날로그(Analog) 가입자 신호를 디지털(Digital) 신호로 변환시켜 상기 하이웨이 변환부(20)로 인가해 주는 A/D 변환부(11)와, 상기 하이웨이 변환부(20)로부터 인가되는 디지털 신호를 아날로그 신호로 변환시켜 아날로그 가입자에게 인가해 주는 D/A 변환부(12)를 포함하여 이루어져 있다. 이때, 상기 가입자부(10)와 하이웨이 변환부(20) 사이에서 송수신되는 디지털 신호는 2M 하이웨이의 직렬 데이터이다.The subscriber unit 10 includes an A / D converter 11 for converting an analog subscriber signal into a digital signal and applying the same to the highway converter 20, and the highway converter 20. And a D / A converter 12 for converting a digital signal applied from the analog signal into an analog signal and applying the same to an analog subscriber. At this time, the digital signal transmitted and received between the subscriber unit 10 and the highway converter 20 is serial data of 2M highway.

그리고, 상기 하이웨이 변환부(20)에는 2M 하이웨이의 직렬 데이터와 8M 하이웨이의 직렬 데이터간의 변환 동작을 제어하는 제어부(21)와, 해당 제어부(21)의 제어에 따라 상기 가입자부(10)로부터 인가되는 2M 하이웨이의 직렬 데이터를 8M 하이웨이의 직렬 데이터로 변환시켜 상기 스위칭부(30)로 인가해 주고 상기 스위칭부(30)로부터 인가되는 8M 하이웨이의 직렬 데이터를 2M 하이웨이의 직렬 데이터로 변환시켜 상기 가입자부(10)로 인가해 주는 스위칭 칩(22)을 포함하여 이루어져 있다.The highway converting unit 20 is applied from the subscriber unit 10 under the control of the control unit 21 for controlling the conversion operation between the serial data of the 2M highway and the serial data of the 8M highway, and the control unit 21. Converts serial data of 2M highway into serial data of 8M highway and applies it to the switching unit 30 and converts serial data of 8M highway applied from the switching unit 30 to serial data of 2M highway And a switching chip 22 applied to the magnetic part 10.

여기서, 상기 스위칭 칩(22)은 예로, 시멘스(Siemens) 사의 'PEB2045'를 사용하는데, 그 구성은 도 2 에 도시된 바와 같이, 상기 제어부(21)의 스위칭 제어를인터페이스하는 마이크로 프로세서 인터페이스(Micro Processor Interface; 22-1)와, 해당 마이크로 프로세서 인터페이스(22-1)를 통해 인가되는 스위칭 제어에 따라 스위칭 정보를 저장하는 스위칭 정보 메모리(Switching Information Memory; 22-2)와, 외부 클럭(Clock) 생성부로부터 클럭 신호를 인가받고 해당 마이크로 프로세서 인터페이스(22-1)를 통해 인가되는 타이밍 제어에 따라 직/병렬 또는 병/직렬 변환 동작 수행의 타이밍을 제어하는 타이밍 제어기(22-3)와, 해당 타이밍 제어기(22-3)의 타이밍 제어에 따라 상기 가입자부(10)로부터 인가되는 2M 하이웨이의 직렬 데이터 또는 상기 스위칭부(30)로부터 인가되는 8M 하이웨이의 직렬 데이터를 병렬 데이터로 변환시켜 주는 직/병렬 변환기(Serial to Parallel Converter; 22-4)와, 해당 타이밍 제어기(22-3)의 타이밍 제어에 따라 해당 직/병렬 변환기(22-4)로부터 인가되는 병렬 데이터를 저장하는 입력 버퍼(22-5)와, 해당 타이밍 제어기(22-3)의 타이밍 제어에 따라 해당 스위칭 정보 메모리(22-2)의 어드레스 제어 정보와 해당 입력 버퍼(22-5)의 병렬 데이터를 저장하는 음성 데이터 메모리(22-6)와, 해당 타이밍 제어기(22-3)의 타이밍 제어에 따라 해당 음성 데이터 메모리(22-6)로부터 병렬 데이터를 판독해 저장하는 출력 버퍼(22-7)와, 해당 타이밍 제어기(22-3)의 타이밍 제어에 따라 해당 출력 버퍼(22-7)로부터 판독한 병렬 데이터를 2M 하이웨이의 직렬 데이터로 변환시켜 상기 가입자부(10)로 출력하거나 8M 하이웨이의 직렬 데이터로 변환시켜 상기 스위칭부(30)로 출력해 주는 병/직렬 변환기(Parallel to Serial Converter; 22-8)를 포함하여 이루어져 있다.Here, the switching chip 22 uses 'PEB2045' of Siemens, for example, the configuration of which is shown in Figure 2, the microprocessor interface (Interface) to interface the switching control of the control unit 21 (Micro A processor interface 22-1, a switching information memory 22-2 for storing switching information according to switching control applied through the corresponding microprocessor interface 22-1, and an external clock. A timing controller 22-3 that receives a clock signal from the generator and controls timing of performing a serial / parallel or parallel / serial conversion operation according to timing control applied through the corresponding microprocessor interface 22-1; 2M highway serial data applied from the subscriber unit 10 or 8M highway applied from the switching unit 30 according to timing control of the timing controller 22-3. Serial to parallel converter (22-4) for converting serial data into parallel data, and applied from the serial / parallel converter (22-4) according to timing control of the timing controller (22-3). An input buffer 22-5 for storing the parallel data, and address control information of the corresponding switching information memory 22-2 and the corresponding input buffer 22-5 according to timing control of the timing controller 22-3. Voice data memory 22-6 for storing parallel data of the same, and an output buffer 22 for reading parallel data from the voice data memory 22-6 in accordance with timing control of the timing controller 22-3. -7) and the parallel data read from the output buffer 22-7 is converted into serial data of 2M highway according to the timing control of the timing controller 22-3, and is output to the subscriber unit 10 or 8M. The serial data of the highway A bottle / serial converter for outputting to the positioning unit (Parallel to Serial Converter; 22-8).

그리고, 상기 스위칭부(30)는 스위칭 칩(31)을 포함하여 상기 하이웨이 변환부(20)로부터 인가되는 8M 하이웨이의 직렬 데이터를 스위칭시켜 상기 하이웨이 변환부(20)로 인가해 준다.In addition, the switching unit 30 includes a switching chip 31 to switch the 8M highway serial data applied from the highway conversion unit 20 to the highway conversion unit 20.

상술한 바와 같이 구성된 종래의 PBX 시스템에서 하이웨이 다중화 및 역다중화 장치의 동작을 간략하게 살펴보면 다음과 같다.The operation of the highway multiplexing and demultiplexing apparatus in the conventional PBX system configured as described above will be briefly described as follows.

먼저, 하이웨이 변환부(20) 내에 구비되어 있는 스위칭 칩(22)을 초기화해 주는데, 가입자부(10)로부터 인가되는 2M 하이웨이를 8M 하이웨이로 변환시켜 스위칭부(30)로 출력해 주는 다중화 기능을 수행할 수 있도록 초기화해 줌과 동시에 해당 스위칭부(30)로부터 인가되는 8M 하이웨이를 2M 하이웨이로 변환시켜 해당 가입자부(10)로 출력해 주는 역다중화 기능을 수행할 수 있도록 초기화해 준다.First, the switching chip 22 provided in the highway converter 20 is initialized. The multiplexing function of converting the 2M highway applied from the subscriber unit 10 into the 8M highway and outputting it to the switching unit 30 is performed. Initialize to perform, and at the same time converts the 8M highway applied from the switching unit 30 to 2M highway to initialize the demultiplexing function to output to the subscriber unit (10).

그리고, 소프트웨어(Software)적으로 상기 2M 하이웨이와 8M 하이웨이의 각 채널(Channel)이 일대일로 대응되도록 스위칭이 이루어질 수 있도록 상기 스위칭 칩(22)을 형성시켜 준다.In addition, the switching chip 22 is formed so that switching can be performed so that each channel of the 2M highway and the 8M highway corresponds to one-to-one in software.

이에, 하이웨이 변환부(20) 내에 구비되어 있는 제어부(21)의 스위칭 제어에 따라 상기 스위칭 칩(22)을 동작시켜 다중화 및 역다중화 기능을 수행하도록 해 준다.Accordingly, the switching chip 22 is operated according to the switching control of the controller 21 provided in the highway converter 20 to perform the multiplexing and demultiplexing functions.

이와 같이, 종래의 기술에서는 2M 하이웨이와 8M 하이웨이의 각 채널이 일대일로 대응되도록 스위칭하는 동작을 소프트웨어적으로 처리해야 하므로 동작이 복잡하며, 또한 타이밍 제어기에서 클럭 신호에 따라 다중화 및 역다중화 동작 타이밍을 제어함으로써 해당 클럭 신호의 입력이 불안정해졌을 때에 스위칭 기능이 수행되지 않을 수 있고 이때에는 2M 하이웨이와 8M 하이웨이의 각 채널이 일대일로 대응되도록 스위칭이 이루어질 수 있도록 스위칭 칩을 다시 형성해 주어야 하는 불편한 점이 있었다.As described above, in the related art, the switching operation is performed in software so that each channel of the 2M highway and the 8M highway correspond one-to-one, and the operation is complicated. In addition, the timing controller performs timing of multiplexing and demultiplexing operations according to a clock signal. When the input of the clock signal becomes unstable by switching, the switching function may not be performed. In this case, it was inconvenient to reconfigure the switching chip so that switching of the channels of the 2M highway and the 8M highway can be performed in a one-to-one correspondence. .

전술한 바와 같은 문제점을 해결하기 위한 것으로, 본 발명은 PBX 시스템에서 8M 하이웨이를 사용하는 스위칭부와 2M 하이웨이를 사용하는 가입자부 사이에서 해당 2M 하이웨이와 8M 하이웨이간의 변환을 다중화 및 역다중화로 분리시켜 수행하도록 함으로써, 소프트웨어적으로 처리하는 부분을 없애 동작 수행을 간단화하고 클럭의 입력이 불안정하였다가 다시 클럭의 입력을 정상화시켜도 스위칭 칩을 재형성할 필요 없이 바로 스위칭 기능이 복구할 수 있도록 하는데 그 목적이 있다.In order to solve the problems described above, the present invention is to separate the conversion between the 2M highway and 8M highway by multiplexing and demultiplexing between the switching unit using the 8M highway and the subscriber unit using the 2M highway in the PBX system By simplifying the operation by eliminating the part that is processed by software, the switching function can be restored immediately without reconfiguring the switching chip even if the input of the clock is unstable and the input of the clock is normal again. There is a purpose.

또한 다르게는, 본 발명은 상기 하이웨이 다중화 및 역다중화 기능을 하드웨어적으로만 구현시켜 기존의 상용 칩을 사용하는 방식보다 비용이 저렴하고 적은 공간에서도 충분히 구현 가능하도록 하는데 그 목적이 있다.In addition, another object of the present invention is to implement the highway multiplexing and demultiplexing function only in hardware so that the cost can be sufficiently implemented in a small space and lower cost than a conventional commercial chip.

도 1은 종래의 PBX(Private Branch Exchange) 시스템(System)에서 하이웨이(Highway) 다중화 및 역다중화 장치를 나타낸 구성 블록도.1 is a block diagram illustrating a highway multiplexing and demultiplexing apparatus in a conventional Private Branch Exchange (PBX) system.

도 2는 도 1에 있어 하이웨이 변환부 내의 스위칭 칩(Switching Chip)을 나타낸 구성 블록도.FIG. 2 is a block diagram illustrating a switching chip in the highway converter of FIG. 1. FIG.

도 3은 본 발명의 실시 예에 따른 교환 시스템에서 하이웨이 다중화 및 역다중화 장치를 나타낸 구성 블록도.FIG. 3 is a block diagram illustrating an apparatus for multiplexing and demultiplexing a highway in an exchange system according to an exemplary embodiment of the present invention. FIG.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

40 : 타이밍 및 주소 제어부(Timing and Address Controller)40: Timing and Address Controller

50 : 다중화부(Multiplexer)50: Multiplexer

60 : 역다중화부(Demultiplexer)60: demultiplexer

51, 61 : 입력 버퍼(Input Buffer)51, 61: input buffer

52, 62 : 음성 데이터 메모리(Voice Data Memory)52, 62: Voice Data Memory

53, 63 : 출력 버퍼(Output Buffer)53, 63: Output Buffer

이하, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 실시 예에 따른 교환 시스템에서 하이웨이 다중화 및 역다중화 장치는 하드웨어적으로만 구현시켜, 예로 PLD(Programmable Logic Device)와SRAM(Static Random Access Memory)으로 구현시켜 기존의 상용 칩을 사용하는 방식보다 비용이 저렴하고 적은 공간에서도 충분히 구현 가능하도록 하는데, 도 3에 도시한 바와 같이, 타이밍 및 주소 제어부(40)와, 다중화부(50)와, 역다중화부(60)를 포함하여 이루어진다.In the switching system according to the embodiment of the present invention, the multiplexing and demultiplexing apparatus of the highway is implemented only in hardware, for example, a PLD (Programmable Logic Device) and SRAM (Static Random Access Memory) are implemented using a conventional commercial chip. It is possible to implement a sufficiently low cost and a small space, as shown in Figure 3, it comprises a timing and address control unit 40, a multiplexer 50, and a demultiplexer 60.

상기 타이밍 및 주소 제어부(40)는 외부의 클럭 생성부로부터 클럭 신호를 인가받아 상기 다중화부(50)의 하이웨이 다중화 동작 수행과 상기 역다중화부(60)의 하이웨이 역다중화 동작 수행의 타이밍을 제어하며, 어드레스 신호를 생성시켜 상기 다중화부(50) 또는 역다중화부(60)에 인가해 어드레스 제어 동작을 수행해 준다.The timing and address controller 40 receives a clock signal from an external clock generator to control the timing of the highway multiplexing operation of the multiplexer 50 and the highway demultiplexing operation of the demultiplexer 60. An address signal is generated and applied to the multiplexer 50 or the demultiplexer 60 to perform an address control operation.

그리고, 상기 다중화부(50)는 2M 하이웨이를 사용하는 가입자부로부터 2M 하이웨이 직렬 음성 데이터를 인가받으며, 상기 타이밍 및 주소 제어부(40)의 타이밍 제어와 어드레스 제어에 따라 해당 인가받은 2M 하이웨이 직렬 음성 데이터를 다중화시켜 8M 하이웨이 직렬 음성 데이터로 변환하여 8M 하이웨이를 사용하는 스위칭부로 출력해 준다.The multiplexer 50 receives 2M highway serial voice data from a subscriber using 2M highway, and the 2M highway serial voice data is applied according to the timing control and the address control of the timing and address control unit 40. It multiplexes and converts 8M highway serial voice data to the switching unit using 8M highway.

또한, 상기 다중화부(50)는 제1입력 버퍼(51)와, 제1음성 데이터 메모리(52)와, 제1출력 버퍼(53)를 포함하여 이루어진다. 여기서, 해당 제1입력 버퍼(51)는 상기 타이밍 및 주소 제어부(40)의 타이밍 제어에 따라 상기 가입자부로부터 인가되는 2M 하이웨이 직렬 음성 데이터를 임시로 저장하였다가 해당 제1음성 데이터 메모리(52)에 기록해 준다. 해당 제1음성 데이터 메모리(52)는 상기 타이밍 및 주소 제어부(40)의 타이밍 제어와 어드레스 제어에 따라 해당 제1입력 버퍼(51)로부터 인가되는 2M 하이웨이 직렬 음성 데이터를 저장하였다가 출력한다. 해당 제1출력 버퍼(53)는 상기 타이밍 및 주소 제어부(40)의 타이밍 제어에 따라 해당 제1음성 데이터 메모리(52)로부터 출력되는 음성 데이터를 임시로 저장하였다가 8M 하이웨이 타입의 직렬 음성 데이터로 상기 스위칭부에게 출력해 준다.In addition, the multiplexer 50 includes a first input buffer 51, a first audio data memory 52, and a first output buffer 53. Here, the first input buffer 51 temporarily stores 2M highway serial voice data applied from the subscriber unit according to the timing control of the timing and address control unit 40, and then stores the first voice data memory 52. Record on The first voice data memory 52 stores and outputs 2M highway serial voice data applied from the first input buffer 51 according to the timing control and the address control of the timing and address controller 40. The first output buffer 53 temporarily stores the voice data output from the first voice data memory 52 according to the timing control of the timing and address control unit 40 and converts the voice data into 8M highway type serial voice data. Output to the switching unit.

그리고, 상기 역다중화부(60)는 상기 스위칭부로부터 8M 하이웨이 직렬 음성 데이터를 인가받으며, 상기 타이밍 및 주소 제어부(40)의 타이밍 제어와 어드레스 제어에 따라 해당 인가받은 8M 하이웨이 직렬 음성 데이터를 역다중화시켜 2M 하이웨이 직렬 음성 데이터로 변환하여 상기 가입자부로 출력해 준다.The demultiplexer 60 receives 8M highway serial voice data from the switching unit, and demultiplexes the corresponding 8M highway serial voice data according to timing control and address control of the timing and address control unit 40. It converts 2M highway serial voice data and outputs it to the subscriber unit.

또한, 상기 역다중화부(60)는 제2입력 버퍼(61)와, 제2음성 데이터 메모리(62)와, 제2출력 버퍼(63)를 포함하여 이루어진다. 해당 제2입력 버퍼(61)는 상기 타이밍 및 주소 제어부(40)의 타이밍 제어에 따라 상기 스위칭부로부터 인가되는 8M 하이웨이 직렬 음성 데이터를 임시로 저장하였다가 해당 제2음성 데이터 메모리(62)에 기록해 준다. 해당 제2음성 데이터 메모리(62)는 상기 타이밍 및 주소 제어부(40)의 타이밍 제어와 어드레스 제어에 따라 해당 제2입력 버퍼(61)로부터 인가되는 8M 하이웨이 직렬 음성 데이터를 저장하였다가 출력한다. 해당 제2출력 버퍼(63)는 상기 타이밍 및 주소 제어부(40)의 타이밍 제어에 따라 해당 제2음성 데이터 메모리(62)로부터 출력되는 음성 데이터를 임시로 저장하였다가 2M 하이웨이 타입의 직렬 음성 데이터로 상기 가입자부에게 출력해 준다.In addition, the demultiplexer 60 includes a second input buffer 61, a second audio data memory 62, and a second output buffer 63. The second input buffer 61 temporarily stores the 8M highway serial voice data applied from the switching unit according to the timing control of the timing and address control unit 40 and writes it to the second voice data memory 62. give. The second voice data memory 62 stores and outputs 8M highway serial voice data applied from the second input buffer 61 according to the timing control and the address control of the timing and address controller 40. The second output buffer 63 temporarily stores the voice data output from the second voice data memory 62 according to the timing control of the timing and address control unit 40 and converts the voice data into 2M highway type serial voice data. Output to the subscriber.

본 발명의 실시 예에 따른 교환 시스템에서 하이웨이 다중화 및 역다중화 장치의 동작을 설명하면 다음과 같다.Referring to the operation of the highway multiplexing and demultiplexing apparatus in the switching system according to an embodiment of the present invention.

먼저, 2M 하이웨이를 사용하는 가입자부에서 다중화부(50)로 2M 하이웨이 직렬 음성 데이터를 인가하거나 또는 8M 하이웨이를 사용하는 스위칭부에서 역다중화부(60)로 8M 하이웨이 직렬 음성 데이터를 인가할 경우에 외부의 클럭 생성부에서는 타이밍 및 주소 제어부(40)로 클럭 신호를 인가하게 된다.First, when 2M highway serial voice data is applied from the subscriber unit using 2M highway to the multiplexer 50 or 8M highway serial voice data is applied from the switching unit using 8M highway to the demultiplexer 60. The external clock generator applies the clock signal to the timing and address controller 40.

이에, 상기 타이밍 및 주소 제어부(40)에서는 외부의 클럭 생성부로부터 클럭 신호를 인가받아 상기 다중화부(50)의 하이웨이 다중화 동작 수행을 위한 타이밍 제어를 수행함과 동시에 어드레스 신호를 생성시켜 상기 다중화부(50)에 인가해 어드레스 제어 동작을 수행하거나, 또는 상기 역다중화부(60)의 하이웨이 역다중화 동작 수행을 위한 타이밍 제어를 수행함과 동시에 어드레스 신호를 생성시켜 상기 역다중화부(60)에 인가해 어드레스 제어 동작을 수행한다.Accordingly, the timing and address controller 40 receives a clock signal from an external clock generator to perform timing control for the highway multiplexing operation of the multiplexer 50 and generates an address signal to generate an address signal. 50) to perform an address control operation or to perform timing control for the highway demultiplexing operation of the demultiplexer 60, and simultaneously generate an address signal and apply the address signal to the demultiplexer 60 to perform an address control operation. Perform a control action.

그러면, 첫 번째로 상기 다중화부(50)의 하이웨이 다중화 동작 수행에 대해서 살펴보면 다음과 같다.First, the execution of the highway multiplexing operation of the multiplexer 50 will be described as follows.

상기 다중화부(50)에서는 상기 가입자부로부터 인가되는 2M 하이웨이 직렬 음성 데이터를 상기 타이밍 및 주소 제어부(40)의 타이밍 제어와 어드레스 제어에 따라 저장하였다가 8M 하이웨이 직렬 음성 데이터로 다중화시켜 상기 스위칭부로 출력해 주는 역할을 수행하게 된다.The multiplexer 50 stores the 2M highway serial voice data applied from the subscriber unit according to the timing control and the address control of the timing and address control unit 40 and multiplexes the 8M highway serial voice data to the switching unit. It will play a role.

즉, 상기 타이밍 및 주소 제어부(40)의 타이밍 제어에 따라 상기 가입자부의 2M 하이웨이 직렬 음성 데이터를 상기 다중화부(50) 내에 구비되어 있는 제1입력 버퍼(51)로 입력시켜 임시로 저장하였다가 상기 다중화부(50) 내에 구비되어 있는제1음성 데이터 메모리(52)에 기록해 준다.That is, under the timing control of the timing and address control unit 40, the subscriber's 2M highway serial voice data is input to the first input buffer 51 provided in the multiplexer 50 and temporarily stored. The first audio data memory 52 provided in the multiplexer 50 records the data.

이 때, 상기 제1음성 데이터 메모리(52)는 상기 타이밍 및 주소 제어부(40)의 타이밍 제어와 어드레스 제어에 따라 상기 제1입력 버퍼(51)로부터 인가되는 2M 하이웨이 직렬 음성 데이터를 저장하게 된다.At this time, the first voice data memory 52 stores 2M highway serial voice data applied from the first input buffer 51 according to the timing control and the address control of the timing and address control unit 40.

그리고, 상기 제1음성 데이터 메모리(52)가 해당 저장되어 있는 음성 데이터를 상기 타이밍 및 주소 제어부(40)의 타이밍 제어와 어드레스 제어에 따라 출력하면, 제1출력 버퍼(53)는 상기 제1음성 데이터 메모리(52)로부터 출력되는 음성 데이터를 임시로 저장하였다가 8M 하이웨이 타입의 직렬 음성 데이터로 상기 스위칭부에게 출력해 주게 된다.When the first voice data memory 52 outputs the stored voice data according to the timing control and the address control of the timing and address control unit 40, the first output buffer 53 is configured to output the first voice data. The voice data output from the data memory 52 is temporarily stored and then output to the switching unit as serial voice data of 8M highway type.

두 번째로, 상기 역다중화부(60)의 하이웨이 역다중화 동작 수행에 대해서 살펴보면 다음과 같다.Second, the performance of the highway demultiplexing operation of the demultiplexer 60 will be described below.

상기 역다중화부(60)에서는 상기 스위칭부로부터 인가되는 8M 하이웨이 직렬 음성 데이터를 상기 타이밍 및 주소 제어부(40)의 타이밍 제어와 어드레스 제어에 따라 저장하였다가 2M 하이웨이 직렬 음성 데이터로 역다중화시켜 상기 가입자부로 출력해 주는 역할을 수행하게 된다.The demultiplexer 60 stores the 8M highway serial voice data applied from the switching unit according to the timing control and the address control of the timing and address controller 40 and demultiplexes the 2M highway serial voice data into the subscriber. It will serve as a negative output.

즉, 상기 타이밍 및 주소 제어부(40)의 타이밍 제어에 따라 상기 스위칭부의 8M 하이웨이 직렬 음성 데이터를 상기 역다중화부(60) 내에 구비되어 있는 제2입력 버퍼(61)로 입력시켜 임시로 저장하였다가 상기 다중화부(60) 내에 구비되어 있는 제2음성 데이터 메모리(62)에 기록해 준다.That is, the 8M highway serial voice data of the switching unit is input to the second input buffer 61 provided in the demultiplexer 60 and temporarily stored according to the timing control of the timing and address controller 40. The second audio data memory 62 provided in the multiplexer 60 records the data.

이 때, 상기 제2음성 데이터 메모리(62)는 상기 타이밍 및 주소 제어부(40)의 타이밍 제어와 어드레스 제어에 따라 상기 제2입력 버퍼(61)로부터 인가되는 8M하이웨이 직렬 음성 데이터를 저장하게 된다.At this time, the second voice data memory 62 stores 8M high-speed serial voice data applied from the second input buffer 61 according to the timing control and the address control of the timing and address control unit 40.

그리고, 상기 제2음성 데이터 메모리(62)가 해당 저장되어 있는 음성 데이터를 상기 타이밍 및 주소 제어부(40)의 타이밍 제어와 어드레스 제어에 따라 출력하면, 제2출력 버퍼(63)는 상기 제2음성 데이터 메모리(62)로부터 출력되는 음성 데이터를 임시로 저장하였다가 2M 하이웨이 타입의 직렬 음성 데이터로 상기 가입자부에게 출력해 주게 된다.When the second voice data memory 62 outputs the stored voice data according to the timing control and the address control of the timing and address control unit 40, the second output buffer 63 generates the second voice data. The voice data output from the data memory 62 is temporarily stored and output to the subscriber unit as 2M highway type serial voice data.

이상과 같이, 본 발명에 의해 소프트웨어적으로 처리하는 부분이 없고 클럭의 입력이 불안정하였다가 다시 클럭의 입력을 정상화시켜도 스위칭 칩을 재형성할 필요 없이 바로 스위칭 기능을 복구할 수 있으며, 또한 다중화 및 역다중화 기능을 PLD와 SRAM으로 구현할 수 있어 기존의 상용 칩을 사용하는 방식보다 비용이 저렴하고 적은 공간에서도 충분히 구현 가능하다.As described above, according to the present invention, even if the input of the clock is unstable and the clock input is unstable and the clock input is normalized again, the switching function can be directly restored without the need to reconfigure the switching chip. Demultiplexing can be implemented in PLD and SRAM, which is less expensive than conventional commercial chips and can be implemented in a small space.

Claims (3)

교환 시스템에서의 하이웨이 다중화 및 역다중화 장치에 있어서,In the highway multiplexing and demultiplexing apparatus in a switching system, 클럭 신호를 인가받아 하이웨이 다중화 및 역다중화의 타이밍 제어와 어드레스 제어를 수행하는 타이밍 및 주소 제어부와;A timing and address controller which receives a clock signal and performs timing control and address control of highway multiplexing and demultiplexing; 상기 타이밍 및 주소 제어부의 타이밍 제어에 따라 가입자부의 2M 하이웨이 음성 데이터를 저장하는 제1입력 버퍼와, 상기 타이밍 및 주소 제어부의 타이밍 제어와 어드레스 제어에 따라 상기 제1입력 버퍼로부터 인가되는 2M 하이웨이 음성 데이터를 저장하였다가 출력하는 제1음성 데이터 메모리와, 상기 타이밍 및 주소 제어부의 타이밍 제어에 따라 상기 제1음성 데이터 메모리로부터 출력되는 음성 데이터를 임시로 저장하였다가 8M 하이웨이 타입의 음성 데이터로 스위칭부에게 출력하는 제1출력 버퍼를 포함하여 이루어진 다중화부와;A first input buffer for storing 2M highway voice data of a subscriber unit according to timing control of the timing and address control unit, and a 2M highway voice applied from the first input buffer according to timing control and address control of the timing and address control unit; A first voice data memory for storing and outputting data, and temporarily storing voice data output from the first voice data memory according to timing control of the timing and address controller, and then switching to 8M highway type voice data. A multiplexing unit including a first output buffer to output to the multiplexer; 상기 타이밍 및 주소 제어부의 타이밍 제어에 따라 상기 스위칭부의 8M 하이웨이 음성 데이터를 저장하는 제2입력 버퍼와, 상기 타이밍 및 주소 제어부의 타이밍 제어와 어드레스 제어에 따라 상기 제2입력 버퍼로부터 인가되는 8M 하이웨이 음성 데이터를 저장하였다가 출력하는 제2음성 데이터 메모리와, 상기 타이밍 및 주소 제어부의 타이밍 제어에 따라 상기 제2음성 데이터 메모리로부터 출력되는 음성 데이터를 임시로 저장하였다가 2M 하이웨이 타입의 음성 데이터로 상기 가입자부에게 출력하는 제2출력 버퍼를 포함하여 이루어진 역다중화부를 구비하는 것을 특징으로 하는 교환 시스템에서 하이웨이 다중화 및 역다중화 장치.A second input buffer for storing 8M highway voice data of the switching unit according to timing control of the timing and address control unit, and an 8M highway voice applied from the second input buffer according to timing control and address control of the timing and address control unit; A second voice data memory for storing and outputting data, and temporarily storing voice data output from the second voice data memory according to timing control of the timing and address controller, and then subscribing to the 2M highway type voice data. Highway multiplexing and demultiplexing apparatus in the switching system comprising a demultiplexer comprising a second output buffer for output to the self. 삭제delete 삭제delete
KR1019990040780A 1999-09-21 1999-09-21 Apparatus of Multiplying and Demultiplying Highway in the Switching System KR100330868B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990040780A KR100330868B1 (en) 1999-09-21 1999-09-21 Apparatus of Multiplying and Demultiplying Highway in the Switching System

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990040780A KR100330868B1 (en) 1999-09-21 1999-09-21 Apparatus of Multiplying and Demultiplying Highway in the Switching System

Publications (2)

Publication Number Publication Date
KR20010028511A KR20010028511A (en) 2001-04-06
KR100330868B1 true KR100330868B1 (en) 2002-04-03

Family

ID=19612531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990040780A KR100330868B1 (en) 1999-09-21 1999-09-21 Apparatus of Multiplying and Demultiplying Highway in the Switching System

Country Status (1)

Country Link
KR (1) KR100330868B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980051680A (en) * 1996-12-23 1998-09-25 정장호 Frame Data Multiplexing / Demultiplexing Device of Electronic Switching System

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980051680A (en) * 1996-12-23 1998-09-25 정장호 Frame Data Multiplexing / Demultiplexing Device of Electronic Switching System

Also Published As

Publication number Publication date
KR20010028511A (en) 2001-04-06

Similar Documents

Publication Publication Date Title
KR100330868B1 (en) Apparatus of Multiplying and Demultiplying Highway in the Switching System
KR970056671A (en) Time switching and conference call integrated device
JPH0750898B2 (en) Time switch circuit
RU2180992C2 (en) Single-bit resolution switch
JP3009745B2 (en) Method of synchronous exchange of signal information
JPH0767154A (en) Address converting device for time switch
KR100282406B1 (en) Tone and DFM Switching Apparatus and Method in ATM Cell Conversion System
KR100366790B1 (en) TU switch for Synchronous Transmission System
KR100439216B1 (en) Apparatus and method for generating read/write address of channel switch in a synchronous transmission system
KR960016386B1 (en) Connecting fixture in switching system
KR100281084B1 (en) How to increase internal line capacity in integrated service system
JPH0754989B2 (en) Time switch
KR0137087Y1 (en) Mutual signal converter
JPS6219120B2 (en)
KR19990036939A (en) Time-Multiple Switches Operate as Single- and Double-Buffered Types
JPH0758753A (en) Interface circuit
JP2508861B2 (en) Word multi-time switch
JPH04156024A (en) Subrate switching system
JPS642319B2 (en)
JPS6384297A (en) Speaking switch circuit
JPH0771318B2 (en) Digital interface device
JPH0536268A (en) Time-division switch
JPS63240292A (en) Time switch
JPS6242698A (en) Circuit setting circuit
JPH04180499A (en) Time switch

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041227

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee