[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100336779B1 - 반도체 소자의 게이트 절연막 형성방법 - Google Patents

반도체 소자의 게이트 절연막 형성방법 Download PDF

Info

Publication number
KR100336779B1
KR100336779B1 KR1019990055769A KR19990055769A KR100336779B1 KR 100336779 B1 KR100336779 B1 KR 100336779B1 KR 1019990055769 A KR1019990055769 A KR 1019990055769A KR 19990055769 A KR19990055769 A KR 19990055769A KR 100336779 B1 KR100336779 B1 KR 100336779B1
Authority
KR
South Korea
Prior art keywords
insulating film
gate insulating
region
forming
semiconductor substrate
Prior art date
Application number
KR1019990055769A
Other languages
English (en)
Other versions
KR20010054796A (ko
Inventor
백종학
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990055769A priority Critical patent/KR100336779B1/ko
Priority to JP2000368359A priority patent/JP2001210834A/ja
Publication of KR20010054796A publication Critical patent/KR20010054796A/ko
Application granted granted Critical
Publication of KR100336779B1 publication Critical patent/KR100336779B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본발명은 스마트 파워 소자와 같이, 전기적 특성이 다른 소자들을 하나의 반도체 기판에 집적한 회로 소자의 게이트 절연막 제조방법에 관한 것이다.
본발명의 반도체 소자의 게이트 절연막 형성방법은 제1영역과 제2영역으로 구성되는 반도체 기판의 상면에 제1두께의 제1 게이트 절연막을 형성하는 공정과, 상기 제1영역의 상기 제1 게이트 절연막 상면에 산화방지 마스크 패턴을 형성하는 공정과, 상기 제2영역의 상기 제1게이트 절연막위에 제2두께의 제2게이트 절연막을 형성하는 공정과; 상기 산화방지 마스크 패턴을 제거하는 공정을 포함한다.
본발명에 의하면, 종래 게이트 절연막 형성공정에서 문제가 되었던 반도체 기판의 표면 손상문제를 해결할 수 있고, 또한 동일한 반도체 기판상면에 부분적으로 게이트 절연막을 형성함에 있어서 그 두께를 정확하게 제어할 수 있는 잇점이 있다.

Description

반도체 소자의 게이트 절연막 형성방법{FABRICATION METHOD OF MAKING A GATE INSULATION FILM FOR SEMICONDUCTOR DEVICES}
본발명은 반도체 소자에 관한 것으로, 특히 스마트 집적회로 소자의 게이트 산화막 형성방법에 관한 것이다.
제어기능과 구동 기능을 하나의 칩내에 통합한(combined) 집적회로를 스마트 파워(smart power) 소자라고 부른다. 스마트 파워 소자의 출력단은 약 15~80V의 높은전압에서 동작하는 고전압(high power) 트랜지스터(이하, 고전압 소자라 함)로 구성되는 반면, 로직부는 약 5V 이하의 낮은 전압에서 동작하는 일반적인(normal) 트랜지스터(이하, 저전압 소자라 함)로 구성된다. 스마트 파워 소자들은 액정표시장치(LCD ; liquid crystal display)와 같은 표시장치(display), HDTV(high definition TV)등을 구동하는데 주로 이용 된다.
따라서, 고전압 소자와 저전압 소자는 그 구조 및 제조방법이 다르다. 여러 가지 점에서 차이가 있으나 그중에 게이트 절연막의 두께도 다르다. 즉, 고전압 소자의 경우, 게이트 전극에 전압을 인가할 때 고전압이 인가되므로, 게이트 절연막이 얇으면 파괴될 수 있다. 따라서 고인가전압에 견디도록 하기 위해, 고전압 소자의 게이트 절연막 두께는 저전압 소자의 게이트 절연막 보다 두껍게 형성한다. 예를들면 상용되고 있는 스마트 집적회로 소자에 있어서 고전압 소자의 게이트 절연막의 두께는 현재 일반적으로 약 400Å정도의 두께로 형성되고, 저전압 소자의 게이트 절연막의 두께는 약 200Å정도가 된다. 따라서, 고전압 소자의 게이트 절연막과 저전압소자의 게이트 절연막을 동시에 형성할 수 없다.
종래 스마트 집적회로 소자의 게이트 절연막 제조방법을 도1a 내지 도1c를 참조하여 설명하면 다음과 같다.
먼저, 도1a와 같이 반도체 기판(100) 즉 웨이퍼(100)의 상면 전체에 300Å정도의 제1 절연막(일반적으로 열산화법으로 형성한 이산화실리콘 산화막이 주로 이용됨)(110)을 형성한다. 도1a에서 상기 반도체 기판(100)은 저전압 소자 제조영역(100a)과 고전압 소자 제조영역(100b)이 구분되어 도시되어 있고, 저전압 소자 제조영역(100a)과 고전압 소자 제조영역(100b) 사이에는 소자분리영역(100c)이 도시되어 있다. 또 상기 반도체 기판(100)의 소정 깊이에는 절연막(100d)이 형성되어 있어서 소자 분리 특성을 양호하게 하는 역할을 한다.
상기 도1a의 도면은 스마트 집적회로 소자를 개략적으로 설명하기 위한 구조로서 실제의 구조 및 치수를 그대로 도시하고 있는 것은 아니다. 또, 상기 고전압 소자 영역(100b)내에는 불순물 웰(101)(102)이 형성되어 있는 것을 볼 수 있다.
다음으로, 도1b에 도시되어 있는 바와 같이, 상기 고전압 소자 영역(100b)과 소자분리영역(100c)의 상기 제1 절연막(11) 상면에 포토레지스트막 패턴(111)을 형성한 다음, 상기 저전압소자 영역(100a) 상면의 제1절연막(110)을 습식식각법을 이용하여 제거한다. 다음으로, 상기 포토레지스트막 패턴(111)을 제거한다.
다음으로, 도1b의 구조 상면 전체에 제2절연막(112)을 형성하여 도1c와 같이 스마트 집적회로 소자의 게이트 절연막의 제조를 완료한다. 상기 제2절연막(112)은 열산화법으로 형성한 이산화 실리콘막이다. 상기 제2절연막(112)의 두께는 저전압 소자 영역(100a)의 상면에서는 약 200Å정도로 형성이 된다. 한편 같은 시간동안 같은 환경에서 제2절연막을 형성함에도 불구하고, 고전압 소자 영역(100b)에는 약 100Å정도 두께의 제2절연막(112)이 형성된다. 결과적으로 고전압 소자 영역(100b)의 상면에는 제1절연막(110)이 200Å, 제2절연막(112)이 100Å으로 300Å두께의 절연막이 형성된다. 그와 같이 되는 이유는, 고전압 소자 영역(100b)에 형성되어 있는 제1절연막(110)이 실리콘 기판의 산화를 방해하여 산화막의 성장속도가 느려졌기 때문이다.
도1c와 같이 게이트절연막의 제조가 완료되면 그 상면에 게이트 전극의 형성등 고전압 소자 및 저전압 소자의 제조공정이 이어지지만, 본발명의 주제와 벗어나므로 설명을 생략한다.
그러나, 상기와 같은 종래 스마트 집적회로 소자의 게이트 절연막 형성방법은 다음과 같은 문제점이 있었다. 첫째, 제1 게이트 절연막 형성후, 저전압 소자 영역 상면의 게이트 절연막을 습식식각하여 제거하는 과정에서, 저전압 소자의 액티브 영역의 반도체 기판의 상면의 손상으로 인한 소자의 특성저하의 문제점이 있다. 둘째, 제2 게이트 절연막 형성공정에서, 고전압 소자 영역의 상면에 제1 게이트 절연막이 형성되어 있는 상태에서 제2 게이트 절연막을 형성하므로, 고전압 소자 영역의 게이트 절연막의 두께를 조절하기가 어렵다는 문제점이 있었다.
본발명은 상기와 같은 문제점에 비추어 안출된 것으로, 저전압 소자 영역의 액티브 영역의 반도체 기판 손상을 방지하고, 게이트 절연막 두께의 조절이 용이한 스마트 집적회로 소자의 게이트 절연막 제조방법을 제공하는데 그 목적이 있다.
본발명의 목적을 달성하기 위하여, 제1영역과 제2영역으로 구성되는 반도체 기판을 준비하는 공정과; 상기 반도체 기판 전면에 제1두께를 갖는 제1 게이트 절연막을 형성하는 공정과; 상기 제1영역 상면에만 산화방지 마스크 패턴을 형성하는 공정과;
상기 제2 영역의 상기 제1 게이트 절연막 상면에 제2 두께를 갖는 제2 게이트 절연막을 형성하는 공정을 포함하는 반도체 소자의 게이트 절연막 형성방법을 제공한다.
도1a 내지 도1c는 종래 반도체 소자의 게이트 절연막 제조방법의 순서를 도시한 것이다.
도2a 내지 도2e는 본발명에 따른 반도체 소자의 게이트 절연막의 제조 공정 순서를 도시한 것이다.
***** 도면의 주요부분에 대한 부호의 설명 *****
100 : 반도체 기판 100a : 저전압 소자 영역
100b : 고전압 소자 영역 100c : 소자 분리 영역
100d : 절연막 101, 102 : 불순물 웰
110 : 제1절연막 111 : 포토레지스트막 패턴
112 : 제2 절연막 200 : 반도체 기판
201 : 소자 분리 영역 202 : 저전압 소자 영역
203 : 고전압 소자 영역 204 : 제1 게이트 절연막
205 : 실리콘 질화막 205a : 실리콘 질화막 패턴
206 : 포토레지스트 패턴 207 : 제2 게이트 절연막
본 발명에 따른 게이트 절연막 제조방법을 도2a 내지 도2e를 참조하여 설명하면 다음과 같다.
먼저, 도2a와 같이, 반도체 기판(200) 소정부위에 소자 분리영역(201)을 형성한다. 도2a에서 반도체 기판(200)중 도면부호 202는 저전압 소자 영역이고 도면부호 203은 고전압 소자 영역이다.
다음으로, 상기 반도체 기판(200)의 상면에 제1 게이트 절연막(204)을 약 200Å두께로 열산화법에 의해 형성한다. 상기 제1 게이트 절연막(204)은 실리콘 산화막이 적당하다.
다음으로, 도2b와 같이, 상기 제1 게이트 절연막(204)의 상면에 실리콘질화막(205)을 형성한다.
다음으로, 도2c에 도시된 바와 같이, 상기 실리콘 질화막(205)위에 포토레지스트막을 형성한 다음, 포토리소그라피 공정을 실시하여 저전압 소자 영역(202)의 상면에만 포토레지스트 패턴(206)을 남긴다. 다음으로, 상기 포토레지스트 패턴(206)을 마스크로하여 상기 고전압 소자 영역(203)상면의 실리콘 질화막(205)을 부분적으로 제거하여 실리콘 질화막 패턴(205a)을 만든다.
다음으로 상기 포토레지스트 패턴(206)을 제거한다.
다음으로, 도2d와 같이 상기 실리콘 질화막 패턴(205a)을 산화방지 마스크로하여 상기 고전압 소자 영역(203)에만 제2게이트 절연막(207)을 형성한다. 상기 제2 게이트 절연막(207)은 열산화법으로 제조한 이산화실리콘막이 적당하다. 상기 제2 게이트 절연막(207)의 두께는 제조하고자 하는 소자의 특성에 따라 조절할 수 있다. 즉 실리콘 질화막 패턴(205a)이 저전압 소자 영역(202) 상면의 제1 게이트 절연막(204)을 보호하고 있기 때문에, 저전압 소자 영역(202)의 소자 특성 변화을 고려하지 않고, 고전압 소자의 특성만을 고려하여 충분한 두께로 제2 게이트 절연막(207)을 형성할 수 있다. 즉, 고전압 소자 영역(203)의 게이트 절연막의 전체 두께가 400Å이라면, 제1 게이트 절연막(204)으로서 200Å을 이미 형성하였으므로, 추가로 200Å을 형성하면 된다.
다음으로 습식식각법으로 상기 실리콘 질화막 패턴(205a)을 제거하여 도2e와 같이 반도체 소자의 게이트 절연막 형성 공정을 완료한다.
본발명에 따르면, 고전압 소자 영역의 게이트 절연막과 저전압 소자 영역의 게이트 절연막의 두께를 각각의 소자의 특성에 맞게 조절할 수 있기 때문에 본발명에 따라 제조된 게이트 절연막을 갖는 스마트 집적회로 소자의 신뢰성을 높이는 효과가 있다.
또한 종래 방법에 따르면, 저전압 소자 영역의 게이트 절연막을 식각하고 다시 형성하는 공정에서, 저전압 소자 영역의 게이트 절연막 식각시 반도체 기판 표면이 손상되는 문제가 있었으나, 본발명에서는 반도체 기판이 드러나도록 식각하는 공정이 없기 때문에 반도체 기판의 손상을 방지하여 반도체 소자의 신뢰성이 향상되는 효과가 있다.

Claims (5)

  1. 저전압 소자 영역과 고전압 소자 영역으로 구성되는 반도체 기판을 준비하는 공정과;
    상기 반도체 기판 전면에 제1두께를 갖는 제1 게이트 절연막을 형성하는 공정과;
    상기 저전압 소자 영역 상면에만 산화방지 마스크 패턴을 형성하는 공정과;
    상기 고전압 소자 영역의 상기 제1 게이트 절연막 상면에 제2 두께를 갖는 제2 게이트 절연막을 형성한 후 상기 산화방지 마스크 패턴을 제거하는 공정을 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 게이트 절연막 형성방법.
  2. 삭제
  3. 제1항에 있어서, 상기 제1게이트 절연막 및 제2 게이트 절연막을 형성하는 방법은 열산화법인 것을 특징으로 하는 반도체 소자의 게이트 절연막 형성방법.
  4. 제1항에 있어서,
    상기 산화방지 마스크 패턴을 형성하는 공정에서, 산화방지 마스크 패턴은 실리콘 질화막인 것을 특징으로 하는 반도체 소자의 게이트 절연막 형성방법.
  5. 삭제
KR1019990055769A 1999-12-08 1999-12-08 반도체 소자의 게이트 절연막 형성방법 KR100336779B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990055769A KR100336779B1 (ko) 1999-12-08 1999-12-08 반도체 소자의 게이트 절연막 형성방법
JP2000368359A JP2001210834A (ja) 1999-12-08 2000-12-04 半導体素子のゲート絶縁膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990055769A KR100336779B1 (ko) 1999-12-08 1999-12-08 반도체 소자의 게이트 절연막 형성방법

Publications (2)

Publication Number Publication Date
KR20010054796A KR20010054796A (ko) 2001-07-02
KR100336779B1 true KR100336779B1 (ko) 2002-05-16

Family

ID=19624232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990055769A KR100336779B1 (ko) 1999-12-08 1999-12-08 반도체 소자의 게이트 절연막 형성방법

Country Status (2)

Country Link
JP (1) JP2001210834A (ko)
KR (1) KR100336779B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3904558B2 (ja) 2001-08-13 2007-04-11 仗祐 中田 発光又は受光用半導体モジュール及びその製造方法
AU2001277779B2 (en) 2001-08-13 2005-04-07 Sphelar Power Corporation Semiconductor device and method of its manufacture
KR100619614B1 (ko) 2001-10-19 2006-09-01 죠스케 나카다 발광 또는 수광용 반도체 모듈 및 그 제조 방법
KR100705231B1 (ko) * 2001-12-11 2007-04-06 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
WO2003094248A1 (en) 2002-05-02 2003-11-13 Josuke Nakata Light-receiving panel or light-emitting panel, and manufacturing method thereof
DK1553638T3 (da) 2002-06-21 2009-03-30 Kyosemi Corp Lysmodtagende eller lysemitterende anordning og fremgangsmåde til fremstilling deraf
KR100874647B1 (ko) * 2002-09-17 2008-12-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조 방법
US7387400B2 (en) 2003-04-21 2008-06-17 Kyosemi Corporation Light-emitting device with spherical photoelectric converting element
DE60323273D1 (de) 2003-06-09 2008-10-09 Kyosemi Corp Generatorsystem
JP3899111B2 (ja) 2003-10-24 2007-03-28 京セミ株式会社 受光又は発光モジュールシートの製造方法
JP4518830B2 (ja) * 2004-04-13 2010-08-04 株式会社リコー 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02284461A (ja) * 1989-04-26 1990-11-21 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02284461A (ja) * 1989-04-26 1990-11-21 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2001210834A (ja) 2001-08-03
KR20010054796A (ko) 2001-07-02

Similar Documents

Publication Publication Date Title
US5502009A (en) Method for fabricating gate oxide layers of different thicknesses
KR100297737B1 (ko) 반도체소자의 트렌치 소자 분리 방법
US6049093A (en) Planar thin film transistor formation
US6350662B1 (en) Method to reduce defects in shallow trench isolations by post liner anneal
JPH01183145A (ja) Ｓｏｉ半導体装置の製造方法
KR100336779B1 (ko) 반도체 소자의 게이트 절연막 형성방법
US5637529A (en) Method for forming element isolation insulating film of semiconductor device
US5438015A (en) Silicon-on-insulator technique with buried gap
US5985733A (en) Semiconductor device having a T-shaped field oxide layer and a method for fabricating the same
JP2593397B2 (ja) コンタクトを有する半導体素子及びその製造方法
KR19990004657A (ko) 반도체 소자의 제조방법
US11488837B2 (en) Method for fabricating high-voltage (HV) transistor
KR100244402B1 (ko) 반도체소자의 트렌치 아이솔레이션 제조방법
KR20000045456A (ko) 반도체소자의 제조방법
JP3049904B2 (ja) 誘電体分離ウエハの製造方法
KR100281890B1 (ko) 실리콘-온-인슐레이터 소자의 제조방법 및 그 구조
KR100283469B1 (ko) 반도체소자제조방법
KR100372820B1 (ko) 이중 실리콘 모스펫 및 그 제조방법
KR100265824B1 (ko) 엘디디 구조의 트랜지스터 제조방법
KR100248510B1 (ko) 반도체 장치 제조 방법
KR950007422B1 (ko) 반도체 장치의 소자격리 방법
KR0172268B1 (ko) 반도체 소자의 제조방법
KR0166506B1 (ko) 반도체 소자의 제조방법
KR19990020383A (ko) 플래쉬 이이피롬 셀 제조 방법
JPH02224276A (ja) 改良されたゲート二酸化ケイ素の無欠性とその方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080425

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee