[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100300808B1 - Crystalline Semiconductor Manufacturing Method - Google Patents

Crystalline Semiconductor Manufacturing Method Download PDF

Info

Publication number
KR100300808B1
KR100300808B1 KR1019960032547A KR19960032547A KR100300808B1 KR 100300808 B1 KR100300808 B1 KR 100300808B1 KR 1019960032547 A KR1019960032547 A KR 1019960032547A KR 19960032547 A KR19960032547 A KR 19960032547A KR 100300808 B1 KR100300808 B1 KR 100300808B1
Authority
KR
South Korea
Prior art keywords
silicon film
amorphous silicon
catalytic element
gas
vapor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960032547A
Other languages
Korean (ko)
Other versions
KR970013401A (en
Inventor
순페이 야마자끼
히사시 오타니
Original Assignee
순페이 야마자끼
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP21953195A external-priority patent/JP3889071B2/en
Priority claimed from JP26259295A external-priority patent/JP3889073B2/en
Application filed by 순페이 야마자끼, 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 순페이 야마자끼
Publication of KR970013401A publication Critical patent/KR970013401A/en
Application granted granted Critical
Publication of KR100300808B1 publication Critical patent/KR100300808B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

우수한 결정질 특성을 갖는 결정질 실리콘막을 제조하는 방법은 비정질 실리콘막의 결정화를 가속화하기 위한 촉매 금속을 첨가하는 방법에 의해 특징 지워진다. 촉매 원소는 증기 또는 가스를 사용함으로써 비정질 실리콘막의 표면상에 흡착되므로, 가열 결정화시에 촉매 원소를 사용함으로써 저온에서 짧은 시간의 결정화가 가능하게 된다. 특히, 부분압을 제어함으로써, 흡착 상태가 1의 피복율을 갖는 단분자층 흡착으로 될 때, 균일성이 우수한 결정질 실리콘막이 얻어질 수 있다.The method for producing a crystalline silicon film having excellent crystalline properties is characterized by the addition of a catalytic metal for accelerating the crystallization of the amorphous silicon film. Since the catalytic element is adsorbed on the surface of the amorphous silicon film by using steam or gas, the crystal element can be crystallized at low temperature for a short time by using the catalytic element at the time of heat crystallization. In particular, by controlling the partial pressure, a crystalline silicon film excellent in uniformity can be obtained when the adsorption state becomes monomolecular layer adsorption having a coverage of 1.

Description

결정질 반도체 제조 방법Crystalline Semiconductor Manufacturing Method

[발명의 배경][Background of invention]

본 발명은 다결정 실리콘막, 단결정 실리콘막, 및 미세 결정 실리콘막등의 결정질 실리콘 반도체막을 제조하는 방법에 관한 것이다. 본 발명을 사용하여 제조된 결정질 실리콘막은 각종 반도체 디바이스들에 사용된다.The present invention relates to a method for producing a crystalline silicon semiconductor film such as a polycrystalline silicon film, a single crystal silicon film, and a microcrystalline silicon film. Crystalline silicon films produced using the present invention are used in various semiconductor devices.

박막 반도체를 사용하는 박막 트랜지스터(이하 TFT라 함)는 공지되어 있는 것으로, 이 트랜지스터는 박막 반도체, 특히 기판 상에 형성된 실리콘 반도체막을 사용하여 형성된다. TFT들은 여러 가지 종류의 집적 회로에 사용된다. 특히, 이들은 활성 매트릭스형 액정 표시 장치의 각각의 화소마다 설치된 스위칭 소자, 또는 주변 회로부 상에 형성된 구동 소자로서 주의를 끌어왔다.Thin film transistors (hereinafter referred to as TFTs) using thin film semiconductors are known, which are formed using thin film semiconductors, especially silicon semiconductor films formed on substrates. TFTs are used in various types of integrated circuits. In particular, they have attracted attention as switching elements provided for each pixel of the active matrix liquid crystal display, or as driving elements formed on the peripheral circuit portion.

TFT용으로 사용된 실리콘막으로서, 비정질 실리콘막을 사용하는 것이 쉽다. 그러나, 이것의 전기적 특성은 반도체 집적 회로용으로 사용되는 단결정 반도체의 경우보다 훨씬 열등하다는 문제가 있다. 따라서, 그 용도는 활성 매트릭스 회로 등의 스위칭 소자에만 제한되었었다. TFT의 특성들은 결정질 실리콘 박막을 사용하여 개선될 수 있다. 단결정 실리콘 이외의 결정질 실리콘은 다결정 실리콘, 폴리실리콘, 미세 결정 실리콘 등으로 부르고 있다. 이러한 결정질 실리콘막은 먼저 비정질 실리콘막을 형성하고, 이어서 가열(열 어닐링)함으로서 결정화되어 얻을 수 있다. 이 방법은 비정질 상태가 고체 상태를 유지하면서 결정 상태로 변하기 때문에 고상 (solid phase) 성장 방법이라고 한다.As the silicon film used for the TFT, it is easy to use an amorphous silicon film. However, there is a problem that its electrical characteristics are much inferior to that of the single crystal semiconductor used for semiconductor integrated circuits. Therefore, its use has been limited only to switching elements such as active matrix circuits. The characteristics of the TFT can be improved by using a crystalline silicon thin film. Crystalline silicon other than monocrystalline silicon is called polycrystalline silicon, polysilicon, microcrystalline silicon, and the like. Such a crystalline silicon film can be crystallized and obtained by first forming an amorphous silicon film and then heating (heat annealing). This method is called a solid phase growth method because the amorphous state changes to a crystalline state while maintaining a solid state.

그러나, 실리콘의 고상 성장은 600℃ 정도의 가열 온도 및 10분 정도의 시간을 필요로 한다. 따라서, 기판으로서 저렴한 유리 기판을 사용하기가 곤란하다는 문제가 있다. 예를 들면, 활성형 액정 디바이스용으로 사용된 코닝 7059 유리는 593℃의 유리 변형점을 갖고 있어, 600℃ 정도의 열 어닐링을 수행함에 있어 기판 면적의 확장을 고려할 때 어려움이 발생하게 된다.However, the solid phase growth of silicon requires a heating temperature of about 600 ° C. and a time of about 10 minutes. Therefore, there exists a problem that it is difficult to use a cheap glass substrate as a board | substrate. For example, Corning 7059 glass used for active liquid crystal devices has a glass strain point of 593 ° C., resulting in difficulty when considering the expansion of the substrate area in performing thermal annealing at around 600 ° C. FIG.

이러한 문제를 해결하려는 본 발명자(들)의 연구에 따르면, 니켈 또는 팔라듐, 또는 납과 같은 원소의 소량이 비정질막의 표면상에 증착되고 이어서 그 막이 가열될 때, 결정화는 550℃에서 그리고 약 4시간의 처리 시간으로 실현될 수 있음을 알게 되었다.According to the inventor (s) study to solve this problem, when a small amount of an element such as nickel or palladium, or lead is deposited on the surface of the amorphous film and then the film is heated, the crystallization is at 550 ° C. and about 4 hours. It can be realized that the processing time of can be realized.

소량의 원소(결정화를 가속화시키는 촉매 원소)는 촉매 원소 또는 그 화합물의 코팅막을 스퍼터링으로 증착함으로서 도입될 수 있다. 그러나, 상기 원소가 대량으로 반도체 내에 존재할 경우, 이러한 반도체를 사용하는 디바이스의 신뢰성 및 전기적 안전성이 손상되며, 이것은 바람직한 것이 아니다. 막이 스퍼터링에 의해서 형성되면, 양, 즉 두께를 정밀하게 제어하기가 어렵다. 또한 기판 상에 균일한 두께를 갖는 막을 얻기는 더욱 어렵다. 따라서, 이와 같이하여 얻어진 반도체 디바이스들의 특성들은 균일하지 않다.A small amount of element (catalyst element for accelerating crystallization) can be introduced by depositing a catalytic element or a coating film of the compound by sputtering. However, if the element is present in a semiconductor in large quantities, the reliability and electrical safety of the device using such a semiconductor is impaired, which is not preferable. If the film is formed by sputtering, it is difficult to precisely control the amount, that is, the thickness. It is also more difficult to obtain a film with a uniform thickness on the substrate. Therefore, the characteristics of the semiconductor devices thus obtained are not uniform.

더욱이, 막이 스퍼터링에 의해서 형성되는 경우, 비정질 실리콘막은 스퍼터링의 충격에 의해 상당히 손상되므로, 상기와 같이하여 얻어진 반도체 디바이스들의 특성들은 당연히 만족스럽지 못하다.Moreover, when the film is formed by sputtering, the amorphous silicon film is significantly damaged by the impact of sputtering, so the characteristics of the semiconductor devices obtained as described above are naturally unsatisfactory.

스퍼터링 대신에 스핀 코팅과 같은 수단으로 코팅막을 형성하는 방법도 있다. 그러나, 스핀 코팅 방법은 균일한 코팅막을 얻는 데 난점을 갖고 있다. 예를 들면, 액정 디스플레이 같이 직사각형의 기판에서는 모서리에 용액이 모이기 쉬워, 막 두께가 균일하지 못하다. 더욱이, 촉매 원소 화합물로 된 코팅막을 생성하도록 용제가 건조되는 경우, 불균일한 건조 또는 결정 핵의 발생으로 인하여, 막 두께가 고르지 못하게 되므로 반도체 디바이스들의 특성들이 고르지 못하게 된다.Instead of sputtering, there is also a method of forming a coating film by means such as spin coating. However, the spin coating method has a difficulty in obtaining a uniform coating film. For example, in a rectangular board | substrate like a liquid crystal display, a solution collects easily at the edge, and film thickness is not uniform. Moreover, when the solvent is dried to produce a coating film of the catalytic element compound, due to uneven drying or generation of crystal nuclei, the film thickness becomes uneven, resulting in uneven characteristics of the semiconductor devices.

촉매 원소를 사용하는 통상의 고상 성장 방법의 경우보다 낮은 온도에서의 열처리에 의해 결정질 박막 실리콘 반도체를 제조함에 있어, 본 발명의 목적은, (1) 촉매 원소의 트레이스(trace)를 제어할 수 있게 하는 것과, (2) 촉매 원소를 균일하게 도입할 수 있게 하는 요구 조건을 만족시키기 위한 것이다. 또한, 본 발명의 목적은, (3) 촉매 원소가 도입되는 경우 생산성을 향상시키는 것이다.In manufacturing a crystalline thin film silicon semiconductor by heat treatment at a lower temperature than in the case of a conventional solid phase growth method using a catalytic element, the object of the present invention is to (1) control the trace of the catalytic element And (2) satisfy the requirements for allowing the introduction of the catalytic element uniformly. Moreover, the objective of this invention is to improve productivity when (3) a catalytic element is introduce | transduced.

상기 목적들을 달성하기 위해서, 본 발명에 따르면, 촉매 원소를 갖는 증기 또는 가스가 비정질 실리콘막의 표면상에 직접적으로 또는 간접적으로 흡착되고, 상기 흡착된 촉매 원소를 사용하여 저온 결정화가 행해진다.In order to achieve the above objects, according to the present invention, vapor or gas having a catalytic element is adsorbed directly or indirectly on the surface of the amorphous silicon film, and low temperature crystallization is performed using the adsorbed catalytic element.

본 발명의 상기 구성은 다음의 기본 특징들을 갖는다.The above configuration of the present invention has the following basic features.

(a) 비정질 실리콘막 내의 촉매 원소의 농도는 표면상에 흡착된 촉매 원소의 양에 의해서 결정된다. 표면상의 흡착된 촉매 원소의 양은 표면으로의 촉매 원소의 흡착 속도와 표면으로부터 분리 속도간 비에 기초하여 설정된다. 기판 온도 및 전체 압력이 일정한 경우, 그 양은 증기 상태로 촉매 원소를 함유하는 증기 또는 가스의 화학적 전위에 의해서, (본 발명에서는 부분압에 의해서) 유일하게 결정될 수 있다.(a) The concentration of the catalytic element in the amorphous silicon film is determined by the amount of catalytic element adsorbed on the surface. The amount of adsorbed catalytic element on the surface is set based on the ratio between the adsorption rate of the catalytic element to the surface and the separation rate from the surface. If the substrate temperature and the total pressure are constant, the amount can be determined solely (by partial pressure in the present invention) by the chemical potential of the vapor or gas containing the catalytic element in the vapor state.

(b) 표면상으로의 흡착 단계 동안, 극히 균일한 코팅막이 표면상에 형성된다. 촉매 원소를 포함하는 증기나 가스의 부분 압력을 제어함으로써, 3종류의 흡착층, 즉 완전 단분자 흡착층(피복률=1), 1미만의 피복율을 갖는 단분자 흡착층, 및 복수의 분자층들로 구성된 다층 흡착층을 형성할 수 있다. 특히, 완전 단분자 흡착층의 영역에서, 넓은 평탄한 영역은 시간 변화 및 작은 부분압 변화에 관련하여 얻어지므로, 제어 특성이 매우 높다.(b) During the adsorption step onto the surface, an extremely uniform coating film is formed on the surface. By controlling the partial pressure of the vapor or gas containing the catalytic element, three types of adsorption layers, that is, a complete monomolecular adsorption layer (coating ratio = 1), a monomolecular adsorption layer having a coverage of less than 1, and a plurality of molecules It is possible to form a multilayer adsorbent layer consisting of layers. In particular, in the region of the complete monomolecular adsorbent layer, a wide flat region is obtained in relation to the time change and the small partial pressure change, so that the control characteristics are very high.

(c) 흡착 현상만을 사용하기 때문에, 촉매 원소를 포함하는 막은 대체로 현저하게 낮은 에너지에서 형성될 수 있으며, 비정질 실리콘막은 다른 스퍼터링 또는 증착(evaporation) 방법과 비교하여 전혀 손상을 받지 않는다.(c) Since only the adsorption phenomenon is used, a film containing a catalytic element can be formed at a significantly lower energy, and the amorphous silicon film is not damaged at all compared with other sputtering or evaporation methods.

제1a도 내지 제1e도는 본 발명에 따른 단원자층의 흡착 단계들을 도시한 도면.1a to 1e show the adsorption steps of the monoatomic layer according to the present invention.

제2도는 단분자층의 흡착 단계들에서 사용된 장치를 도시한 도면.2 shows the apparatus used in the adsorption steps of monolayers.

제3도는 단분자층의 흡착 단계들에서 사용된 장치를 도시한 도면.3 shows the apparatus used in the adsorption steps of monolayers.

제4a도 내지 제4c도는 본 발명에 따른 단원자층의 흡착 단계들을 도시한 도면.4a to 4c show the adsorption steps of the monoatomic layer according to the present invention.

제5a도 내지 제5e도는 본 발명에 따른 결정 성장 방법의 단계들을 도시한 도면.5a to 5e show the steps of the crystal growth method according to the invention.

제6a도 내지 제6e도는 본 발명에 따른 결정 성장 방법의 단계들을 도시한 도면.6a to 6e show the steps of the crystal growth method according to the invention.

제7a도 내지 제7f도는 TFT 제조 단계들에 본 발명을 적용하는 경우의 단계들을 도시한 도면.7A to 7F show steps in the case of applying the present invention to TFT fabrication steps.

제8a도 내지 제8f도는 TFT 제조 단계들에 본 발명을 적용하는 경우의 단계들을 도시한 도면.8A to 8F show steps in the case of applying the present invention to TFT fabrication steps.

제9도는 본 발명의 흡착 공정의 모델을 도시한 도면.9 shows a model of the adsorption process of the invention.

제10도는 본 발명에 따른 단분자층의 흡착 단계들에 사용된 장치를 도시한 도면.10 shows an apparatus used for the adsorption steps of a monolayer according to the invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

11 : 기판 12, 302, 402 : 실리콘 산화막11: substrate 12, 302, 402: silicon oxide film

13, 23, 53, 303, 403 : 비정질 실리콘막 21, 51, 401 : 유리 기판13, 23, 53, 303, 403: amorphous silicon film 21, 51, 401: glass substrate

22 : 실리콘 산화막 54 : 유기 금속22: silicon oxide film 54: organic metal

101, 201, 600 : 챔버 202 : 광원101, 201, 600: chamber 202: light source

204 : 히터 308 : 게이트 전극204 Heater 308 Gate electrode

601, 604 : 증발기601, 604: evaporator

본 발명에서, 촉매 원소를 첨가하기 위해서 많은 화합물이 사용될 수 있으며, 이것은 본 발명의 한 특징이다. 예를 들면, 일군의 수용성 염을 선택한 경우, 이들은 순수한 물에서 용해되며, 이어서 아르곤 같은 운반 가스에 의해서 거품이 일어, 그에 따라 챔버 내로 이송된다. 증기압은 용해제의 온도 및 운반 가스의 유량에 의해서 제어될 수 있다. 또한, 유기 용매에서 용해 가능한 화합물의 경우에도 그와 유사한 방법이 사용될 수 있다.In the present invention, many compounds can be used to add catalytic elements, which is one feature of the present invention. For example, when a group of water soluble salts are selected, they are dissolved in pure water and then bubbled by a carrier gas such as argon and thus transported into the chamber. The vapor pressure can be controlled by the temperature of the solvent and the flow rate of the carrier gas. Similar methods can also be used for compounds that are soluble in organic solvents.

휘발성 염 일부 및 일군의 유기 금속을 사용하는 경우, 이들은 융점이 낮고 그들 자신이 어느 정도의 증기압을 갖고 있기 때문에, 챔버 내에 도입된 촉매 원소의 양(부분압)은 상기 화합물들의 가열 온도를 제어함으로써 제어될수 있다. 이러한 유기 금속 재료의 예로서, 촉매 원소로서 니켈이 사용되는 경우, 비스사이클로펨타디어닐니켈, 즉 Ni(C5H2)2(이하 BCP 니켈 또는 BCP 염이라함), 비스메칠사이클로펜타디에닐니켈, 즉 Ni(CH3C5H4)2(이하 BMCP 니켈 또는 BMCP 염이라 함), 비스-(2, 2, 6, 6-테트라메칠-3, 5-합타네디오노-니켈, 즉 Ni(C11H19O2)2)이 사용될 수도 있다.When using some of the volatile salts and a group of organometals, they have a low melting point and themselves have some vapor pressure, so the amount (partial pressure) of catalytic elements introduced into the chamber is controlled by controlling the heating temperature of the compounds. Can be. As an example of such an organic metal material, when nickel is used as the catalytic element, biscyclofetadianinickel, that is, Ni (C 5 H 2 ) 2 (hereinafter referred to as BCP nickel or BCP salt), bismethylcyclopentadienyl Nickel, ie Ni (CH 3 C 5 H 4 ) 2 (hereinafter referred to as BMCP nickel or BMCP salts), bis- (2, 2, 6, 6-tetramethyl-3, 5-haptanediono-nickel, ie Ni (C 11 H 19 O 2 ) 2 ) may be used.

BCP 니켈의 융점은 173 내지 174℃이며, 90℃ 및 130℃에서의 증기압은 각각 0.4 Torr 및 0.6Torr이다. BMCP 니켈은 34℃의 융점을 가지며, 90℃ 및 130℃에서의 증기압은 각각 1.6 Torr 및 15 Torr 이다.The melting point of BCP nickel is 173 to 174 ° C and the vapor pressures at 90 ° C and 130 ° C are 0.4 Torr and 0.6 Torr, respectively. BMCP nickel has a melting point of 34 ° C. and vapor pressures of 90 ° C. and 130 ° C. are 1.6 Torr and 15 Torr, respectively.

이들 유기 금속의 흡착에 의해 얻어진 코팅막은 촉매 원소가 도입될 영역에서의 비정질 실리콘막 상에 직접 증착될 수도 있다. 그러나, 비정질 실리콘막의 표면은 매우 활성적이며 쉽게 산화된다. 따라서, 표면 상태 또는 흡착상태가 평탄하지 못한 경향이 있는 문제가 있다. 이 경우, 반대로, 100Å 정도의 얇은 산화막이 먼저 비정질 실리콘막의 표면상에 형성되며, 이어서 코팅막이 산화막 상에 증착된다. 이 방법은 유기 금속에만 한정되는 것이 아니다. 촉매 원소가 용해제의 거품에 의해 도입되는 경우, 이 방법 역시 표면상에 작은 접촉 각도를 갖는 균일한 코팅막을 얻는데 효과적이다.The coating film obtained by adsorption of these organic metals may be deposited directly on the amorphous silicon film in the region where the catalytic element is to be introduced. However, the surface of the amorphous silicon film is very active and easily oxidized. Therefore, there is a problem that the surface state or the adsorption state tends to be uneven. In this case, on the contrary, a thin oxide film of about 100 GPa is first formed on the surface of the amorphous silicon film, and then a coating film is deposited on the oxide film. This method is not limited to only organic metals. When the catalytic element is introduced by the bubbles of the dissolving agent, this method is also effective in obtaining a uniform coating film having a small contact angle on the surface.

촉매 원소 또는 그 화합물의 코팅막을 선택적으로 증착함으로써, 결정 성장은 선택적으로 수행될 수도 있다. 예를 들면, 마스크막이 선택적으로 형성되고, 특정 부분들에서만, 비정질 실리콘막의 표면을 실제적으로 노출되게 한다. 마스크막에 필요한 두께는 마스크막의 재료에 따라 다르다. 실리콘 산화물의 경우, 500Å 정도의 두께면 충분하다. 어떤 경우에는, 그것은 보다 얇게 될 수도 있다. 막의 질은 막의 두께보다 더 중요하다. 본 발명의 흡착 현상을 사용하는 촉매 첨가 방법에서 단차 피복성은 단분자 수준에 있기 때문에, 핀홀 등이 있음으로서 해서 촉매가 내부에 쉽게 도달하지 않도록 주의를 필요로한다. 따라서, 품질에 주목할 필요가 있다. 다음으로, 본 발명에 따라 촉매원소를 포함하는 코팅막을 증착함으로써, 촉매 원소가 비정질 실리콘막의 특정 부분들 내에 도입된다.By selectively depositing a coating film of a catalytic element or a compound thereof, crystal growth may be selectively performed. For example, a mask film is selectively formed, and only in certain portions, to actually expose the surface of the amorphous silicon film. The thickness required for the mask film depends on the material of the mask film. In the case of silicon oxide, a thickness of about 500 GPa is sufficient. In some cases, it may be thinner. The quality of the membrane is more important than the thickness of the membrane. Since the step coverage in the catalyst addition method using the adsorption phenomenon of the present invention is at the level of monomolecules, care must be taken so that the catalyst does not easily reach inside due to the presence of pinholes and the like. Therefore, attention is required to quality. Next, according to the present invention, by depositing a coating film containing the catalytic element, the catalytic element is introduced into specific portions of the amorphous silicon film.

이 경우, 결정 성장은 코팅막이 증착되는 영역으로부터 실리콘막의 표면에 평행한 방향으로, 촉매 원소나 그 화합물의 코팅막이 도입되지 않는 영역쪽으로 진행할 수 있다. 실리콘막의 표면에 평행한 방향으로 결정 성장이 수행되는 영역은 본 명세서에서 횡방향 결정 성장 영역으로 언급될 것이다.In this case, crystal growth can proceed from the region where the coating film is deposited to a direction parallel to the surface of the silicon film and toward the region where the coating film of the catalytic element or the compound is not introduced. The region in which crystal growth is performed in a direction parallel to the surface of the silicon film will be referred to herein as a transverse crystal growth region.

이러한 횡방향 결정 성장 영역에서, 촉매 원소의 농도는 낮음이 확인되었다. 반도체 디바이스의 활성층 영역으로서, 결정질 실리콘막을 이용하는 것이 유효하다. 그러나, 일반적으로, 활성층 영역 내의 촉매 원소의 농도가 낮은 것이 보다 바람직하다. 따라서, 디바이스 형성시, 횡방향 결정 성장 영역을 사용하는 반도체 디바이스의 활성층 영역을 형성하는 것이 유용하다. 그러나, 종래의 촉매 원소의 첨가 방법은 촉매 원소를 포함하는 코팅막의 선택적인 증착에앞서 사진식각 단계가 수행되어야 하는 결점을 가지므로, 공정은 복잡하게 된다. 그러나, 촉매 원소를 포함하는 유기 금속 화합물이 사용되는 경우, 이들 재료는 자외광에 의해 쉽게 분해된다. 그러므로, 자외광은 단분자 흡착층의 형성 후에 그대로 남아 있을 부분에만 조사되고, 이에 의해서 이러한 물질을 분해하도록 하며, 이어서 분해되지 않은 유기 금속 화합물은 유기 용매에 의해서 정화되고, 용이하게 유사한 구조를 만드는 것이 가능하게 된다.In this transverse crystal growth region, it was confirmed that the concentration of the catalytic element is low. It is effective to use a crystalline silicon film as an active layer region of a semiconductor device. However, in general, it is more preferable that the concentration of the catalytic element in the active layer region is low. Therefore, in forming the device, it is useful to form the active layer region of the semiconductor device using the lateral crystal growth region. However, the conventional method of adding the catalytic element has the drawback that the photolithography step must be performed prior to the selective deposition of the coating film containing the catalytic element, which makes the process complicated. However, when organometallic compounds containing catalytic elements are used, these materials are easily decomposed by ultraviolet light. Therefore, the ultraviolet light is irradiated only to the portion that will remain intact after the formation of the monomolecular adsorbent layer, thereby decomposing such a material, and the undecomposed organometallic compound is then purified by the organic solvent, making it easy to make a similar structure. It becomes possible.

그러나, 상기 방법 중 어느 것을 사용할지라도, 열 결정화 단계는 그 다음의 사진식각 단계(일반적으로 돌기부 형성)보다 먼저 수행되므로, 기판의 수축과 같은 문제가 능히 일어날 수 있다. 따라서, 횡방향 결정 성장을 선택함에 있어 이러한 문제를 고려해야 한다.However, using any of the above methods, since the thermal crystallization step is performed before the next photolithography step (generally forming protrusions), problems such as shrinkage of the substrate can easily occur. Therefore, this problem should be taken into account in selecting transverse crystal growth.

본 발명은 일반적으로 다음 단계들에 의해서 실현된다.The present invention is generally realized by the following steps.

(1) 기판을 챔버 내에 두고, 기판의 온도를 소정의 값으로 제어한다.(1) The substrate is placed in a chamber, and the temperature of the substrate is controlled to a predetermined value.

(2) 비정질 실리콘막의 결정화를 가속화하기 위한 촉매 원소를 포함하는 증기 또는 가스를 챔버 내로 도입하고 비정질 실리콘막의 표면상에 흡착되게 한다.(2) A vapor or gas containing a catalytic element for accelerating the crystallization of the amorphous silicon film is introduced into the chamber and allowed to adsorb on the surface of the amorphous silicon film.

(3) 필요하다면, 비정질 실리콘막의 표면상에 흡착된 촉매 원소는, 촉매 원소 또는 그 화합물의 코팅막이 기판 표면상에 형성되도록 열 또는 광에 의해 분해된다.(3) If necessary, the catalytic element adsorbed on the surface of the amorphous silicon film is decomposed by heat or light so that a coating film of the catalyst element or the compound thereof is formed on the substrate surface.

(4) 상기 비정질 실리콘막은 열처리되어 이에 의해서 결정화된다.(4) The amorphous silicon film is heat treated to thereby crystallize.

이들 단계들 중에서, 단계 (2)에 대해 도 9를 참조하여 설명한다. 도면은 실리콘 산화막이 유리 기판 상에 형성되고, 비정질 실리콘막이 위에 형성되며, 접촉각을 개선하기 위해서 상기 비정질 실리콘막의 표면이 UV/오존에 의해서 약 10Å만큼 산화된 샘플을 사용한 예를 도시한 것이다. 도 9의 모델은 부분압과 SPC 후의 촉매 금속 농도간 관계로부터 취해진 것이다. 수직축의 단위(ML)는 단일층, 즉 단위는 단분자층을 의미한다. 원재료는 보통의 압력이나 감압의 챔버 내에 놓여지고, 이어서 촉매 금속을 포함하는 증기나 가스가 공급된다. 증기나 가스의 부분압이 낮을 때, 이들 분자들은 샘플의 표면상에 부분적으로 흡착되어 상태 (A)가 얻어진다. 이것은 1 미만의 피복율을 갖는 단분자 흡착층에 대응한다. 도 9에 도시한 바와 같이, 이 상태는 증기 또는 가스의 부분압의 변화에 민감하다. 그러므로, 이 상태는 확실히 제어하기가 곤란하다.Among these steps, step (2) will be described with reference to FIG. The figure shows an example in which a silicon oxide film is formed on a glass substrate, an amorphous silicon film is formed on it, and a sample in which the surface of the amorphous silicon film is oxidized by about 10 mV by UV / ozone to improve the contact angle. The model of FIG. 9 is taken from the relationship between partial pressure and catalyst metal concentration after SPC. The unit ML of the vertical axis is a single layer, that is, a unit is a monolayer. The raw material is placed in a chamber of normal pressure or reduced pressure, and then a vapor or gas containing a catalytic metal is supplied. When the partial pressure of vapor or gas is low, these molecules are partially adsorbed on the surface of the sample to obtain state (A). This corresponds to a monomolecular adsorbent layer having a coverage of less than one. As shown in Fig. 9, this state is sensitive to the change in the partial pressure of steam or gas. Therefore, this state is difficult to reliably control.

또한, 부분압이 증가될 때, 영역 (B)가 얻어지며, 이 영역에서 촉매 금속을 포함하는 화합물이 샘플의 전면 상에 균일하게 흡착된다. 이 영역은 완전 단분자 흡착층(피복율=1)에 해당되고, 이것은 일반적으로 ALE 윈도우라 칭한다. 물론, 모든 경우의 흡착은 도 9에 도시한 바와 같은 것으로 되지 않는다. 이경우, 접촉각을 개선하기 위해서 UV/오존으로 약 10Å만큼 샘플의 표면을 산화함으로써, 상기와 같은 흡착이 쉽게 발생하게 된다. 즉, 일단 흡착된 분자들위에 그 다음 분자들이 흡착되는 경우와 비교하여, UV/오존에 의해서 형성된 산화막 상에 분자들이 흡착되는 것이 에너지와 관련하여 보다 이점이 있다. 따라서, 영역 (B)는 비교적 넓은 영역에 걸쳐 얻어질 수 있다. 또한, 이러한 단분자층 흡착을 높이기 위해서, 분자 표면상의 이동은 피할 수 없다. 따라서, 어느 정도의 온도가 필요하다.In addition, when the partial pressure is increased, region (B) is obtained, in which the compound comprising the catalytic metal is uniformly adsorbed on the front surface of the sample. This region corresponds to a complete monomolecular adsorbent layer (coating ratio = 1), which is generally called an ALE window. Of course, adsorption in all cases is not as shown in FIG. In this case, the above adsorption easily occurs by oxidizing the surface of the sample by about 10 mW with UV / ozone to improve the contact angle. That is, compared to the case where the next molecules are adsorbed on the once adsorbed molecules, it is more advantageous in terms of energy that the molecules are adsorbed on the oxide film formed by UV / ozone. Thus, region B can be obtained over a relatively wide region. In addition, in order to increase the adsorption of such a monolayer, the movement on the surface of the molecule is inevitable. Therefore, a certain temperature is required.

그러나, 상기 기술된 부분압 제어 및 온도 제어에 의해서만, ALE 윈도가 거의 존재하지 않는 경우가 있다. 이 경우, 원재료 가스의 유속을 대폭 증가시킴으로써 단원자층만이 흡착될 수 있는 상태를 만드는 것을 고려할 필요가 있다. 이에 따라 얻어진 단분자 흡착층은 기본적으로 일정의 포화 영역이므로, 부분압의 변화, 막 성장(흡착) 시간의 변화 등에 민감하지 않다. 따라서, 큰 마진을 취할 수 있는 이점을 갖는다.However, only by the partial pressure control and the temperature control described above, there are cases where the ALE window hardly exists. In this case, it is necessary to consider creating a state in which only the monoatomic layer can be adsorbed by greatly increasing the flow rate of the raw material gas. The monomolecular adsorbed layer thus obtained is basically a constant saturated region, and thus is insensitive to changes in partial pressure, film growth (adsorption) time, and the like. Thus, there is an advantage that can take a large margin.

부분압을 더 증가시키는 경우, 포화 특성이 깨져, 이미 흡착된 분자들에 그 다음 분자들이 흡착되기 시작한다(상태 C). 도 9의 모델에서, 부분압이 더 증가되는 경우, 상기 도면은 2의 피복율을 갖는 평탄 영역(D)이 다시 존재하는 것처럼 보인다. 그러나, 이 도면은 절대적으로 모델에 기초하고 있는 것으로, 제 2 층 및 그 다음 층들에서는, 도 9에 도시한 바와 같은 미세 평탄 영역이 얻어질 수 없는 것으로 보인다. 이것은 균일한 흡착의 경우와 수직 파일링(piling)으로의 흡착의 경우간 에너지 차이가 작기 때문이다. 따라서, 영역(B)가 영역 (D) 대신으로 사용될 때 공정 마진은 여전히 크다. 더 두껍게 증착해야 할 경우(즉, 촉매 원소의 첨가량이 증가되야 할 경우), 가열 단계와 같은 흡착된 화합물의 분해 단계를 개재시켜 영역 (B)의 형성을 여러번 반복하는 것이 바람직하다. 이 목적을 위해서 단계 (3) 또한 사용될 수도 있다.If the partial pressure is further increased, the saturation characteristic is broken, and then the molecules begin to adsorb to the molecules that have already been adsorbed (state C). In the model of FIG. 9, when the partial pressure is further increased, the figure appears to have a flat area D with a coverage of 2 again. However, this figure is absolutely based on the model, and in the second layer and the subsequent layers, it appears that a fine flat region as shown in FIG. 9 cannot be obtained. This is because the energy difference between the case of uniform adsorption and the case of adsorption with vertical piling is small. Thus, the process margin is still large when region B is used instead of region D. FIG. If it is necessary to deposit thicker (i.e., the amount of addition of the catalytic element is to be increased), it is preferable to repeat the formation of the region (B) several times through the decomposition step of the adsorbed compound such as the heating step. Step (3) may also be used for this purpose.

상기 흡착 및 분해 단계에서의 분위기는 감압 또는 대기압이 될 수 있다. 감압의 경우, LPCVD와 같은 구조를 갖는 장치가 사용될 수도 있다. 대기압의 경우, APCVD(상압 CVD)에서와 같은 장치가 사용될 수도 있다. 그러나, 이들은 온도 및 원재료에 의해서 결정된다. 흡착 및 재분리가 거의 균형을 이루어 넓은 ALE 윈도우를 취하게 된 영역이 사용된다면 그것은 적합할 수도 있다. 그러나, 감압 장치를 사용하는 것은 수율 및 비용 면에서 바람직하지 않다. 대기압에 가까운 영역에서 넓은 ALE 윈도우가 취해질 수 있도록 원재료 및 온도를 선택하는 것이 바람직하다.The atmosphere in the adsorption and decomposition step may be reduced pressure or atmospheric pressure. In the case of reduced pressure, an apparatus having a structure such as LPCVD may be used. In the case of atmospheric pressure, an apparatus such as in APCVD (atmospheric pressure CVD) may be used. However, they are determined by temperature and raw materials. It may be appropriate if an area is used where the adsorption and re-separation are nearly balanced resulting in a wide ALE window. However, using a pressure reducing device is not preferable in terms of yield and cost. It is desirable to select raw materials and temperatures so that a wide ALE window can be taken in the region close to atmospheric pressure.

또한, 단계 (3) 동안이나 단계 (3) 이후에 증착된 촉매 원소를 계면에서 비정질 실리콘과 반응시켜 반응 생성물을 형성하는 것이 유용하다. 생성물이 이전에 형성되면, 그 다음의 열 결정화 단계에서 결정화를 수행하기가 보다 쉽게 될 수 있다. 비록 그 이유가 명백하지 않지만, 이러한 생성물은 결정화 핵으로서 작용하는 것이라고 생각된다.It is also useful to react the catalytic element deposited during or after step (3) with amorphous silicon at the interface to form a reaction product. If the product has been previously formed, it may be easier to carry out the crystallization in the next thermal crystallization step. Although the reason is not clear, it is believed that these products act as crystallization nuclei.

단계 (4)에 관하여, 챔버로부터 기판을 취한 후에, 열처리가 또다른 어닐링 장치 내에서 수행될 수 있다. 그러나, 그것은 동일 챔버 내에서 연속적으로 수행될 수도 있다.With regard to step (4), after taking the substrate out of the chamber, heat treatment can be performed in another annealing apparatus. However, it may be performed continuously in the same chamber.

단계 (4) 후에, 레이저 광 같은 강한 광의 조사를 수행하면, 고상 성장으로 완전하게 결정화되지 않았던 부분들을 결정화할 수 있다. 따라서, 보다 우수한 특성들을 갖는 결정질 실리콘이 얻어질 수 있다. 사용되는 레이저에 관하여는, 여러 종류의 엑시머 레이저가 용이하게 사용된다.After step (4), irradiation of strong light, such as laser light, can crystallize the parts that have not been completely crystallized by solid phase growth. Thus, crystalline silicon with better properties can be obtained. As for the laser used, various kinds of excimer lasers are easily used.

본 발명에서, 가장 현저한 효과는 촉매 원소로서 니켈이 사용되는 경우에 얻어질 수 있다. 사용될 수 있는 다른 촉매 원소들의 종류로서, Pd, Pt, Cu, Ag, Au, In, Sn, P, As, Sb가 바람직하게 사용될 수도 있다. 또한, VIII 그룹 원소, IIIb, IVb, 및 Vb 원소들로부터 선택된 한 종류 또는 복수 종류의 원소들이 사용될 수도 있다.In the present invention, the most significant effect can be obtained when nickel is used as the catalytic element. As a kind of other catalytic elements that can be used, Pd, Pt, Cu, Ag, Au, In, Sn, P, As, Sb may be preferably used. In addition, one or a plurality of kinds of elements selected from the group VIII, the elements IIIb, IVb, and the Vb may be used.

[실시예 1]Example 1

이 실시예에서, 결정질 실리콘막은 유리 기판의 전체 표면상에 형성된다. 도 1을 참조하여, 촉매 원소(니켈이 이 실시예에서 사용된다)의 도입부터 결정화까지의 단계들을 설명한다. 이 실시예에서, 코닝 7059 유리가 기판으로서 사용되었다. 그 크기는 100mmX100mm이다.In this embodiment, a crystalline silicon film is formed on the entire surface of the glass substrate. Referring to Fig. 1, the steps from introduction of the catalytic element (nickel is used in this example) to crystallization are described. In this example, Corning 7059 glass was used as the substrate. Its size is 100mmX100mm.

먼저, 실리콘 산화막(12)이 스퍼터링 방법 또는 플라즈마 CVD 방법에 의해서 기판(11) 상에 형성되었다. 실리콘 산화막(12)의 두께는 1000 내지 5000Å, 예를 들면 2000Å이었다.First, the silicon oxide film 12 was formed on the substrate 11 by the sputtering method or the plasma CVD method. The thickness of the silicon oxide film 12 was 1000-5000 kPa, for example 2000 kPa.

다음에, 100 내지 1500Å의 두께를 갖는 비정질 실리콘막(13)이 플라즈마 CVD 방법 또는 LPCVD 방법에 의해서 형성되었다. 여기서, 500Å 두께의 비정질 실리콘막(13)이 플라즈마 CVD 방법에 의해서 형성되었다(도 1a).Next, an amorphous silicon film 13 having a thickness of 100 to 1500 mW was formed by the plasma CVD method or the LPCVD method. Here, an amorphous silicon film 13 having a thickness of 500 kHz was formed by the plasma CVD method (Fig. 1A).

이어서, 불화 수소산 처리를 행하여 오염물질 및 자연 산화막들을 제거하고, 기판은 도 2에 도시한 바와 같은 챔버(201) 내에 두어졌다. 여기서, 챔버(201)에 대해 간단히 설명한다. 챔버(201)는 외부로부터 가스의 도입을 위한 튜브 및 배기용 튜브에 접속된다. 전자는 2개의 라인을 갖는다. 제1 라인은 유기 니켈 가스/증기를 도입하기 위한 라인이며, 제2 라인은 운반 가스용 라인이다. 제1 라인에서, 증발기로부터 발생된 유기 니켈 가스/증기(예를 들면, BMCP 니켈)는 적합한 가스(예를 들면, 수소)에 의해 이송된다. 이 때, 파이프내에 유기 니켈이 고화되지 않도록 하기 위해서, 파이프를 적합한 온도, 바람직하게는 증발기 온도 이상의 온도로 유지해야 한다.Hydrofluoric acid treatment was then performed to remove contaminants and native oxide films, and the substrate was placed in a chamber 201 as shown in FIG. Here, the chamber 201 will be briefly described. The chamber 201 is connected to a tube for introduction of gas from the outside and a tube for exhaust. The former has two lines. The first line is a line for introducing organic nickel gas / vapor, and the second line is a line for carrier gas. In the first line, the organic nickel gas / vapor generated from the evaporator (eg BMCP nickel) is carried by a suitable gas (eg hydrogen). At this time, in order to prevent the organic nickel from solidifying in the pipe, the pipe should be maintained at a suitable temperature, preferably at a temperature above the evaporator temperature.

제1 가스 라인으로부터, 유기 니켈 가스/증기가 얻어질 수 있다. 필요한 양으로 농도를 제어하기는 어렵다. 즉, 증기압은 증발기의 온도에 의해서 결정되며, 농도는 약간의 온도차에 의해서 현저하게 변화되기 때문이다. 이어서, 제2 가스 라인으로부터, 운반 가스(예를 들면, 아르곤)는 유기 니켈 가스/증기를 희석하도록 도입된다. 또한, 이 희석은 유속을 제어하는 데 사용된다.From the first gas line, organic nickel gas / vapor can be obtained. It is difficult to control the concentration in the required amount. That is, the vapor pressure is determined by the temperature of the evaporator, and the concentration is significantly changed by a slight temperature difference. Then, from the second gas line, a carrier gas (eg argon) is introduced to dilute the organic nickel gas / vapor. This dilution is also used to control the flow rate.

이러한 방식으로, 유기 니켈 가스 또는 증기는 챔버(201) 내로 도입된다. 펠티에(Peltier) 소자에 의해서 제어된 기판 온도 제어 기구(204)가 챔버내에 배치되며, 기판은 그 위에 설치한다. 기판은 ALE 윈도우가 재료에 따라 가장 크게 되는 온도까지 가열된다. 이 실시예에서는, 기판을 가열할 필요가 없지만, 기판 온도는 흡착 양을 제어하기 위해서 25℃가 되도록 제어되었다.In this way, organic nickel gas or vapor is introduced into the chamber 201. A substrate temperature control mechanism 204 controlled by a Peltier element is disposed in the chamber, and the substrate is placed thereon. The substrate is heated to the temperature at which the ALE window is the largest depending on the material. In this embodiment, the substrate need not be heated, but the substrate temperature was controlled to be 25 ° C. in order to control the amount of adsorption.

물론, 유기 니켈이 고화되지 않는 온도로 챔버 전체를 유지하는 것이 바람직하다.Of course, it is desirable to maintain the entire chamber at a temperature at which organic nickel does not solidify.

이 구조의 챔버를 사용하여 니켈막을 증착하는 방법에 대해 설명한다. 먼저, 기판을 배치하고, 챔버의 내부를 적합한 압력으로 배기시킨다. 이 단계는 매우 높은 진공을 필요로 하지 않기 때문에, 1 내지 500mTorr의 배기이면 충분하다. 다음에, 기판을 25℃로 제어하기 위해서 기판 온도 제어 기구(204)에 전류를 흘린다.A method of depositing a nickel film using the chamber of this structure will be described. First, the substrate is placed and the interior of the chamber is evacuated to a suitable pressure. Since this step does not require very high vacuum, exhaust of 1 to 500 mTorr is sufficient. Next, in order to control a board | substrate to 25 degreeC, an electric current is sent to the board | substrate temperature control mechanism 204.

이 상태에서 밸브(V12)를 열어 챔버의 내부가 소정의 압력으로 되도록 아르곤을 흘려보낸다. 아르곤의 유량은 1SLM이었으며, 반응 압력은 본 실시예에서 1 × 105Pa이었다. 다음에, 소정의 압력 및 온도로 안정 상태가 확립된 것을 확인한 후에, 촉매 금속 원소를 포함하는 유기 금속이 도입된다. 이 실시예에서, BMCP 니켈이 사용되었으며, 유량은 100sccm이었다. 아르곤 운반 가스의 유입과 동시에 밸브(V11)가 열리므로 유기 금속 가스가 표면상에 부딪히고, 비정질 실리콘막의 표면상에 흡착되게 한다. 이 실시예의 조건에서, BMCP 니켈의 부분압은 약 3 × 103Pa이었으며, 따라서 단분자 흡착이 얻어질 수 있었다(도 1b).In this state, the valve V12 is opened, and argon flows so that the inside of the chamber becomes a predetermined pressure. The flow rate of argon was 1 SLM and the reaction pressure was 1 × 10 5 Pa in this example. Next, after confirming that the stable state is established at a predetermined pressure and temperature, an organic metal containing a catalytic metal element is introduced. In this example, BMCP nickel was used and the flow rate was 100 sccm. The valve V11 is opened at the same time as the inflow of the argon carrier gas, so that the organometallic gas collides on the surface and is adsorbed on the surface of the amorphous silicon film. Under the conditions of this example, the partial pressure of BMCP nickel was about 3 × 10 3 Pa, so that monomolecular adsorption could be obtained (FIG. 1B).

유기 금속 가스의 충돌과 동시에, 촉매 금속 원소를 포함하는 유기 금속 분자가 흡착되는 비정질 실리콘막의 표면상에 광원(202)으로부터의 광 조사가 수행된다(도 1c). 광원은 레이저, 또는 크세논 램프, 할로겐 램프, 또는 저압 및 고압 수은 램프 같은 다른 광원으로 할 수도 있다. 이것은 단지 비정질 실리콘막의 표면상의 유기 금속의 분해를 조장할 뿐이므로, 광의 강도는 반드시 높을 필요는 없다. 이 광 조사의 중요성에 대해 설명한다.Simultaneously with the collision of the organic metal gas, light irradiation from the light source 202 is performed on the surface of the amorphous silicon film on which the organic metal molecules containing the catalytic metal element are adsorbed (FIG. 1C). The light source may be a laser or other light source such as a xenon lamp, a halogen lamp, or a low and high pressure mercury lamp. This only encourages the decomposition of the organic metal on the surface of the amorphous silicon film, so that the light intensity does not necessarily have to be high. The importance of this light irradiation is demonstrated.

유기 니켈 금속 가스가 비정질 실리콘막 표면상에 흡착되는 경우, 챔버는 평형 상태에 있으며, 여기서 기판 온도는 25℃이다. 그 다음 열 결정화 시에, 평형이 깨져, 거의 모든 유기 니켈 금속 가스가 재분리되어 가스 상태로 누출된다. 이것은 이 실시예에 사용된 BMCP 니켈이 저 융점 및 높은 증기압을 갖는 재료이기 때문에 야기된 문제이다. 녹을 수 있는 염이 사용되고, 거품에의해서 이송되어 흡착된다면 상기 문제는 발생하지 않는다. 따라서, 이 실시예는 흡착 직후 광 조사(특히 자외선 조사)를 수행하여 흡착된 분자들을 분해함으로써 이들이 낮은 휘발 특성을 갖는 화합물로 변하도록 하는 단계를 필요로 한다. 유의할 것은 촉매 금속을 포함하는 증기 또는 가스가 광 조사후 계속하여 흐르면 제2 층의 흡착 단계가 진행되므로 광조사와 동시에 가스 흐름을 정지시킬 필요가 있다는 것이다.When the organic nickel metal gas is adsorbed on the amorphous silicon film surface, the chamber is in equilibrium, where the substrate temperature is 25 ° C. Then upon thermal crystallization, the equilibrium is broken and almost all of the organic nickel metal gas is re-separated and leaks into the gaseous state. This is a problem caused because the BMCP nickel used in this example is a material having low melting point and high vapor pressure. The problem does not occur if a soluble salt is used and is transported and adsorbed by the foam. Thus, this embodiment requires a step of performing light irradiation (especially ultraviolet irradiation) immediately after adsorption to decompose the adsorbed molecules so that they turn into compounds having low volatilization properties. Note that if the vapor or gas containing the catalytic metal continues to flow after light irradiation, the adsorption step of the second layer proceeds, so it is necessary to stop the gas flow at the same time as the light irradiation.

이 실시예에서, 크세논 램프가 광원으로서 사용되었으며, 이 램프는 셔터(203)를 사용하여 가스 충돌의 정지와 동기되게 만들어졌다. 이때, 가스 충돌 및 광 조사의 매 한 시퀀스마다, 거의 단원자층의 Ni가 흡착될 수 있었다. 이러한 식으로, 니켈 화합물막(14)이 기판의 표면상에 형성된다(도 1d).In this embodiment, a xenon lamp was used as the light source, which lamp was made in synchronism with the stop of the gas collision using the shutter 203. At this time, almost every single layer of Ni could be adsorbed in every sequence of gas collision and light irradiation. In this way, a nickel compound film 14 is formed on the surface of the substrate (FIG. 1D).

그후, 고상 성장 단계가 진행된다. 고상 성장은 니켈 화합물막(14)이 증착되었던 동일 챔버 내에서 수행될 수도 있다. 그러나, 일반적으로, 수율은 상당히 낮아(시트 공급형에 기인하여), 외부로 꺼내어 확산로(diffusion furnace) 등에서 수행하는 것이 적합하다. 이 실시예에서, 또다른 수직형 노가 사용된다. 챔버 내의 가스는 인체에 해가 없는 가스로 완전히 대치된다. 이어서, 챔버는 대기에 개방되어 기판이 꺼내진다. 이어지는 고상 성장 단계는 종래의 경우와 유사하다.Thereafter, the solid phase growth phase proceeds. Solid state growth may be performed in the same chamber in which the nickel compound film 14 was deposited. However, in general, the yield is considerably low (due to the sheet feeding type), and it is suitable to be taken out and performed in a diffusion furnace or the like. In this embodiment, another vertical furnace is used. The gas in the chamber is completely replaced by a gas that is harmless to the human body. The chamber is then opened to the atmosphere where the substrate is taken out. The subsequent solid growth stage is similar to the conventional case.

고상 성장 시, 기판이 500 내지 650℃로 가열되도록 배치된다. 예를 들면, 코닝 7059 기판이 사용된 경우, 500℃까지 가열된다. 기판이 이 상태에서, 있는 그대로 유지되는 경우, 고상 성장이 진행된다. 코닝 1737 기판이 기판으로서 사용된 경우에, 약 600℃에서 결정화가 가능하게 되도록 온도를 더 높이는 것이 가능하다. 이러한 식으로, 온도가 상승된 경우에도, 촉매 금속이 첨가된 종래의 경우와 비교하여, 결정 성장은 매우 짧은 시간 내에 수행되므로 종래의 방법에서 약 24시간이 약 2시간으로 단축되므로, 흡족한 이점이 얻어질 수 있다. 이러한 식으로, 결정화된 실리콘막(15)이 얻어질 수 있었다. 상기 기술한 바와 같이, 상기 열처리가 450℃ 정도의 온도에서 수행될 수 있더라도, 온도가 낮다면, 긴 가열 시간이 필요로 하게 되어, 이것은 생산성을 낮추게 된다. 또한, 약 650℃ 정도로 가열되는 경우, 기판으로서 사용된 유리 기판의 내열성 문제가 나타난다. 따라서, 열 어닐링 온도는 기판의 생산성 및 열저항을 고려하여 결정되어야 한다.(도 1e).In solid phase growth, the substrate is arranged to heat to 500-650 ° C. For example, when a Corning 7059 substrate is used, it is heated to 500 ° C. In the state where the substrate is kept as it is, solid phase growth proceeds. When a Corning 1737 substrate is used as the substrate, it is possible to raise the temperature further to allow crystallization at about 600 ° C. In this way, even when the temperature is raised, compared with the conventional case in which the catalyst metal is added, since crystal growth is performed in a very short time, about 24 hours in the conventional method is reduced to about 2 hours, which is a satisfactory advantage. This can be obtained. In this way, the crystallized silicon film 15 could be obtained. As described above, even if the heat treatment can be performed at a temperature of about 450 ° C., if the temperature is low, a long heating time is required, which lowers the productivity. In addition, when heated to about 650 ° C., a problem of heat resistance of the glass substrate used as the substrate appears. Therefore, the thermal annealing temperature should be determined in consideration of the productivity of the substrate and the thermal resistance (FIG. 1E).

이 실시예와 같이, 약 1의 피복율을 갖는 단분자층 흡착이 사용되는 경우, 얻어진 결정질 실리콘막 내의 입자 크기가 균일하다는 특징이 발견되었다. 섹코(secco) 에칭이 수행되었으며, AFM(세이코 인스트루먼츠사 SPI-3000에 의해 만들어진)의 입자 크기 평가 모드에서 입자 크기가 측정되었다. 평균 입자 크기는 약 0.5μm이었으며, 표준 편차(시그마)는 0.1μm 정도였다. 한편, 피복율이 1 미만인 영역(A)을 사용한 막을 평가할 때, 평균 입자 크기는 약 0.6μm이었으며, 표준 편차(시그마)는 0.5μm 정도였다. 즉, 상당히 고르지 못하였다. 또한, 단분자층 흡착 영역의 영역(C)에서, 평균 입자 크기는 약 0.3μm 이었으며, 표준 편차(시그마)는 0.3μm 정도였다. 즉, 여전히 고르지 못하였다. 따라서, 피복율 1의 단분자층 흡착이 중요함을 명백하게 하였다. 일반적으로, 다결정 실리콘막을 사용한 TFT의 취약점으로서, 채널을 횡단하는 입계 수는 각 소자마다 상당히 상이하여, 이에 따라 소자 특성의 불균일이 직접적으로 야기되는 현상을 예증한다. 한편, 피복율 1의 단분자 흡착이 본 발명과 같이 사용된 경우, 이들 입계의 수는 고를 수 있으며, 따라서 TFT들의 균일성이 대폭적으로 개선된다.As in this example, when monomolecular layer adsorption with a coverage of about 1 was used, it was found that the particle size in the obtained crystalline silicon film was uniform. A secco etch was performed and the particle size was measured in the particle size evaluation mode of AFM (made by Seiko Instruments SPI-3000). The average particle size was about 0.5 μm and the standard deviation (sigma) was about 0.1 μm. On the other hand, when evaluating the film | membrane using the area | region A with a coverage less than 1, the average particle size was about 0.6 micrometers and the standard deviation (sigma) was about 0.5 micrometers. In other words, it was quite uneven. Further, in the region C of the monolayer adsorbed region, the average particle size was about 0.3 μm and the standard deviation (sigma) was about 0.3 μm. That is still uneven. Therefore, it became clear that the adsorption of the monomolecular layer of coverage 1 is important. In general, as a weak point of a TFT using a polycrystalline silicon film, the grain count across the channel is significantly different for each device, thus exemplifying a phenomenon in which non-uniformity of device characteristics is caused directly. On the other hand, when monomolecular adsorption with a coverage of 1 is used in accordance with the present invention, the number of these grain boundaries can be even, and thus the uniformity of the TFTs is greatly improved.

[실시예 2]Example 2

이 실시예에서, 실시예1의 비정질 실리콘막(13) 상에 니켈의 단분자층이 형성될 때 운반 가스로서 수소가 사용된다.In this embodiment, hydrogen is used as the carrier gas when the monomolecular layer of nickel is formed on the amorphous silicon film 13 of the first embodiment.

이 실시예에서 니켈막을 증착하는 방법에 대해 설명한다. 먼저, 도2에 도시한 바와 같이, 기판을 배치하고, 챔버의 내부는 적합한 압력으로 배기된다. 매우 높은 진공은 이 단계에서는 필요하지 않으며, 따라서 1 내지 500mTorr의 배기이면 족하다. 다음에, 기판 온도 제어 기구(204)에 전류를 흘려, 기판은 350℃로 가열된다.In this embodiment, a method of depositing a nickel film will be described. First, as shown in Fig. 2, the substrate is placed, and the interior of the chamber is evacuated to a suitable pressure. Very high vacuum is not necessary at this stage, so an exhaust of 1 to 500 mTorr is sufficient. Next, an electric current flows to the substrate temperature control mechanism 204, and the substrate is heated to 350 ° C.

이 상태에서 밸브(V12)를 열어 챔버의 내부가 소정의 압력으로 되도록 수소 가스를 흘려보낸다. 수소의 유량은 3SLM이었으며, 반응 압력은 본 실시예에서 1 × 104Pa이었다. 다음에, 소정의 압력 및 온도로 안정 상태가 확립된 것을 확인한 후에, 촉매 금속 원소를 포함하는 유기 금속이 도입된다. 이 실시예에서, BMCP 니켈이 사용되었으며, 유량은 100sccm이었다. 수소 운반 가스의 유입과 동시에 1초 동안 밸브(V11)를 열어 유기 금속 가스가 표면상에 부딪혀, 비정질 실리콘막의 표면상에 흡착되게 하였다(도 1b).In this state, the valve V12 is opened to flow hydrogen gas so that the inside of the chamber is at a predetermined pressure. The flow rate of hydrogen was 3 SLM and the reaction pressure was 1 × 10 4 Pa in this example. Next, after confirming that the stable state is established at a predetermined pressure and temperature, an organic metal containing a catalytic metal element is introduced. In this example, BMCP nickel was used and the flow rate was 100 sccm. Simultaneously with the introduction of the hydrogen carrier gas, the valve V11 was opened for 1 second to allow the organometallic gas to hit the surface and adsorb onto the surface of the amorphous silicon film (FIG. 1B).

유기 금속 가스의 충돌과 동시에, 유기 금속 분자가 흡착된 비정질 실리콘막의 표면에 광원(202)으로부터의 광 조사가 수행된다(도 1c).Simultaneously with the collision of the organic metal gas, light irradiation from the light source 202 is performed on the surface of the amorphous silicon film to which the organic metal molecules are adsorbed (FIG. 1C).

이 실시예에서, 크세논 램프가 광원으로서 사용되었으며, 셔터(203)를 사용하여 가스 충돌과 동기하여 광 조사가 행해졌다. 이때, 가스 충돌 및 광조사의 매 시퀀스마다, 거의 단분자층의 Ni가 흡착될 수 있었다. 상기한 것들과 거의 동일한 조건이 사용되고, BMCP 니켈이 유기 금속으로서 사용된 경우, 한 시퀀스 내에 형성된 니켈층은 완전한 단원자층이 되지 않았음을 알았다. 이것은 피복율이 큰 고형 장해물 때문에 1 미만이었던 결과인 것으로 보인다. 이러한 식으로, 니켈 화합물막(14)이 기판 표면상에 형성된다(도 1d).In this embodiment, a xenon lamp was used as the light source, and light irradiation was performed in synchronism with the gas collision using the shutter 203. At this time, almost every single molecule layer of Ni could be adsorbed for each sequence of gas collision and light irradiation. It was found that when almost the same conditions as those described above were used and BMCP nickel was used as the organic metal, the nickel layer formed in one sequence did not become a complete monoatomic layer. This seems to be the result of the coverage being less than 1 because of the large solid obstacle. In this way, a nickel compound film 14 is formed on the substrate surface (FIG. 1D).

이어서, 실시예 1과 유사하게, 비정질 실리콘막(13)의 고상 성장이 수행될 수 있다.Subsequently, similarly to Embodiment 1, solid growth of the amorphous silicon film 13 may be performed.

[실시예 3]Example 3

이 실시예에서, 실시예1과 유사한 원재료가 사용되며, 선택적 광 조사가 수행되며, 광 조사가 수행된 부분에만 니켈이 첨가된다. 도 3을 참조하여, 촉매 원소(니켈이 이 실시예에서 사용된다)의 도입부터 결정화까지 단계를 설명한다. 또한, 이 실시예에서, 코닝 1737 유리가 기판으로서 사용되었다. 그 크기는 100mm × 100mm이다.In this embodiment, a raw material similar to Example 1 is used, selective light irradiation is performed, and nickel is added only to the portion where light irradiation is performed. Referring to Fig. 3, the steps from introduction of the catalytic element (nickel is used in this example) to crystallization are described. Also in this example, Corning 1737 glass was used as the substrate. Its size is 100mm × 100mm.

기판(11) 상에 비정질 실리콘막(13)의 형성부터 자연 산화막 제거 후 챔버(101)에 도입하기까지의 단계는 실시예1과 유사하다. 따라서, 이에 대한 설명은 생략한다. 다음에, 선택적 광 조사가 수행되는 부분에 대해 도 3을 참조하여 기술한다. 기판(11)이 챔버(101) 내에 배치된 후, 실시예1과 유사한 조작으로, 유기 니켈 가스가 도입된다. 유기 니켈 가스를 흡착 평형상태에 도달하도록 도입할 때, 아르곤 가스 레이저(105)는 기판 표면을 조사한다. 아르곤 가스 레이저는 CW 레이저이기 때문에, 조사는 셔터(106)를 사용하여 펄스 조사로 행해졌다. 그 다음으로 운반 가스만이 약 100초 동안 흐르므로, 유기 니켈 가스는 챔버 내의 분위기로부터 제거되었다. 다음에, 가스 충돌 및 광 조사가 다시 수행되었다. 이러한 시퀀스는 약 10회 반복되므로, 단원자층 두께 × 시퀀스 회수의 두께를 갖는 니켈층을 형성할 수 있었다. 실시예1과 반대로, 막형성은 횡방향 성장을 충분히 수행하도록 여러번 반복되었다. 광 조사가 수행되지 않은 부분에서, 표면상의 유기 니켈의 분해는 거의 일어나지 않기 때문에, 단분자층은 파일(pile)되지 않고, 단분자층은 최종으로 있는 그대로 있게 된다 (유기 니켈 가스의 부분압은 단분자층 흡착의 경우보다 더 높게 되지 않기 때문이다). 마지막으로, 운반 가스만이 흐르는 동안, 기판 온도가 상승되므로, 남아있는 단분자 흡착층은 완전히 재분리되어, 니켈 화합물은 광 조사가 수행된 부분상에만 증착되었다.The steps from the formation of the amorphous silicon film 13 on the substrate 11 to the introduction into the chamber 101 after removal of the native oxide film are similar to those in the first embodiment. Therefore, description thereof is omitted. Next, the part where selective light irradiation is performed is described with reference to FIG. After the substrate 11 is placed in the chamber 101, in an operation similar to that of Example 1, organic nickel gas is introduced. When introducing the organic nickel gas to reach the adsorption equilibrium, the argon gas laser 105 irradiates the substrate surface. Since the argon gas laser is a CW laser, irradiation was performed by pulse irradiation using the shutter 106. Then only the carrier gas flowed for about 100 seconds, so the organic nickel gas was removed from the atmosphere in the chamber. Next, gas collision and light irradiation were performed again. Since this sequence was repeated about 10 times, it was possible to form a nickel layer having a thickness of monoatomic layer thickness x sequence number of times. In contrast to Example 1, the film formation was repeated several times to sufficiently perform the transverse growth. In the part where light irradiation is not performed, since decomposition of organic nickel on the surface hardly occurs, the monomolecular layer does not pile and the monomolecular layer remains as it is. Because it doesn't get higher). Finally, while only the carrier gas was flowing, since the substrate temperature was raised, the remaining monomolecular adsorbent layer was completely re-separated so that the nickel compound was deposited only on the portion where light irradiation was performed.

기판 온도 제어 기구(104)는 챔버 내에 배치되고, 샘플(107)은 그 위에 놓여진다. 이 구조는 실시예1과 동일한 것이다. 물론, 챔버 전체는 유기 니켈이 고화되지 않는 온도로 유지되는 것이 바람직하다.The substrate temperature control mechanism 104 is disposed in the chamber and the sample 107 is placed thereon. This structure is the same as in Example 1. Of course, it is preferable that the entire chamber is maintained at a temperature at which organic nickel does not solidify.

이어서, 고상 성장이 진행된다. 이 실시예에서, 기판 온도는 열 결정화에 필요한 기판 온도와 상당히 다르기 때문에, 수율면에서 동일 챔버 내에서 단계를 수행하는 것은 이점이 없다. 이때, 기판을 외부로 꺼내어 고상 성장 단계를 수행하는 방법을 채택한다. 이 경우, 기판 온도 제어 기구(104)를 턴 오프하고, 기판이 냉각되며, 내부는 질소로 깨끗하게 한 후, 챔버를 대기 중에 개방하여 기판을 꺼내도록 한다. 그 다음의 고상 성장은 거의 실시예1과 유사할지라도, 이 실시예에서 횡방향 성장을 수행하기 위해서, 온도는 실시예 1 보다 높은 600℃가 되게 하였으며(코닝 1737 유리가 사용되기 때문에 가능하다), 시간은 4시간이었다.Subsequently, solid phase growth proceeds. In this embodiment, since the substrate temperature is significantly different from the substrate temperature required for thermal crystallization, it is not advantageous to perform the steps in the same chamber in terms of yield. At this time, a method of taking out the substrate to the outside and performing a solid phase growth step is adopted. In this case, the substrate temperature control mechanism 104 is turned off, the substrate is cooled, the inside is cleaned with nitrogen, and the chamber is opened in the air to take out the substrate. The next solid growth was almost similar to Example 1, but in order to perform lateral growth in this example, the temperature was brought to 600 ° C. higher than Example 1 (possibly because Corning 1737 glass is used). , The time was 4 hours.

따라서, 광 조사가 수행된 영역에서만 타원 결정화가 일어나며, 그 영역 주위의 약 100μm의 횡방향 성장 영역이 관찰되었다. 결정화는 다른 영역에서 거의 관찰되지 않았으며, 니켈이 선택적으로 첨가될 수 있었음을 확인하였다.Thus, elliptic crystallization only occurred in the region where light irradiation was performed, and a lateral growth region of about 100 mu m was observed around the region. Crystallization was hardly observed in other areas, confirming that nickel could be added selectively.

또한, 이 실시예에서, 수소는 운반 가스로서 사용될 수 있다. 이 경우, 아르곤 레이저(105)는 유기 니켈 가스의 도입과 동기하여 기판 표면을 조사한다. 이어서, 단지 수소만이 약 10초 동안 흐르며, 이어서 가스 충돌 및 광 조사가 다시 수행된다.Also in this embodiment, hydrogen can be used as the carrier gas. In this case, the argon laser 105 irradiates the substrate surface in synchronization with the introduction of the organic nickel gas. Only hydrogen then flows for about 10 seconds, and then gas collisions and light irradiation are performed again.

이러한 시퀀스는 약 10회 반복되므로, 단분자층 두께 × 시퀀스 회수의 두께를 갖는 니켈층을 정확히 형성할 수 있다.Since this sequence is repeated about 10 times, it is possible to accurately form a nickel layer having a thickness of monolayer thickness x sequence number of times.

[실시예 4]Example 4

이 실시예에서, 실시예 1 또는 2에 도시한 방법에 의해서 비정질 실리콘 막 표면상에 니켈이 형성된 후에, 니켈 실리사이드가 연속하여 표면 상에 형성되며, 이어서 열 결정화가 수행된다.In this embodiment, after nickel is formed on the amorphous silicon film surface by the method shown in Examples 1 or 2, nickel silicide is successively formed on the surface, and then thermal crystallization is performed.

크세논 램프에 의한 유기 니켈의 분해 및 증착까지의 단계가 실시예3의 경우와 동일하므로 이에 대한 설명은 생략한다.Since the steps up to decomposition and deposition of the organic nickel by the xenon lamp are the same as those in Example 3, description thereof will be omitted.

그후, 내부에 남아 있는 가스를 정화하기 위해서, 밸브(V)를 열어 유기 니켈을 완전하게 배기시키고, 이어서 질소에 의한 정화가 수행된다. 이어서, 히터(기판 온도 제어 기구)(204)의 온도는 질소가 유동된 상태에서 450℃ 이상의 온도까지 상승된다. 이어서, 단원자층 및 비정질 실리콘으로서 흡착된 니켈로부터, 니켈 실리사이드가 형성된다.Then, in order to purify the gas remaining inside, the valve V is opened to completely exhaust the organic nickel, followed by purging with nitrogen. Subsequently, the temperature of the heater (substrate temperature control mechanism) 204 is raised to a temperature of 450 ° C. or higher in a state where nitrogen is flowed. Then, nickel silicide is formed from nickel adsorbed as monoatomic layer and amorphous silicon.

실리사이드가 상기 단계에 의해서 위에 형성된 막을, 실시예3과 같이 실리사이드가 위에 형성되지 않은 것과 비교할 때, 열 결정화 시 핵 발생 밀도는 실리사이드 형성에 의해서 증가됨을 전자 현미경에 의한 관찰을 통해서 알았다.Comparing the film in which silicide was formed above by the above step with that in which silicide was not formed as in Example 3, it was found by electron microscopy that the nucleation density in thermal crystallization was increased by silicide formation.

[실시예 5]Example 5

이 실시예에서, 실시예 1 또는 2와는 다른 원재료 및 방법을 사용하여, 결정질 실리콘막이 전체의 유리 기판 상에 형성된다. 도 4를 참조하여, 촉매원소(니켈이 이 실시예에서 사용된다)의 도 입부터 결정화까지 단계를 설명한다. 이 실시예에서, 코닝 7059 유리가 기판으로서 사용되었다. 그 크기는 100mm × 100mm이다.In this embodiment, using a raw material and a method different from those of Example 1 or 2, a crystalline silicon film is formed on the entire glass substrate. Referring to Fig. 4, the steps from the introduction of the catalytic element (nickel is used in this example) to the crystallization will be described. In this example, Corning 7059 glass was used as the substrate. Its size is 100mm × 100mm.

먼저, 실리콘 산화막(12)이 스퍼터링 방법 또는 플라즈마 CVD 방법에의해서 기판(11) 상에 형성되었다. 실리콘 산화막(12)의 두께는 1000 내지 5000Å, 예를 들면 2000Å이었다.First, a silicon oxide film 12 was formed on the substrate 11 by the sputtering method or the plasma CVD method. The thickness of the silicon oxide film 12 was 1000-5000 kPa, for example 2000 kPa.

다음에, 100 내지 1500Å의 두께를 갖는 비정질 실리콘막(13)이 플라즈마 CVD 방법 또는 LPCVD 방법에 의해서 형성되었다(도 4a). 이 실시예에서, 500Å 두께의 비정질 실리콘막(13)이 플라즈마 CVD 방법에 의해서 형성되었다.Next, an amorphous silicon film 13 having a thickness of 100 to 1500 mW was formed by the plasma CVD method or the LPCVD method (Fig. 4A). In this embodiment, an amorphous silicon film 13 having a thickness of 500 kHz was formed by the plasma CVD method.

이어서, 불화 수소산 처리를 수행하여 오염물질 및 자연 산화막을 제거하고, 기판은 도 10에 도시한 바와 같이 챔버(600) 내에 두어졌다. 여기서, 챔버(600)에 관해 간단히 설명한다. 챔버(600)는 외부로부터 가스의 도입을 위한 튜브 및 배기용 튜브에 접속된다. 전자는 3개의 라인으로 형성된다. 제1 라인은 정화용 라인이다. 질소, 아르곤 등이 가스로서 사용된다. 제2 라인은 니켈 증기를 도입하기 위한 라인이다. 용해된 니켈염을 포함하는 용해제(602)는 일정 온도로 유지된 증발기(601) 내에 놓여지며, 운반 가스를 거품이 일게하여, 니켈염이 챔버(600) 내로 유입된다. 제3 라인은 수증기를 유입하기 위한 라인이다. 제2 라인 및 제3 라인의 부분합을 제어함으로써, 흡착된 니켈 화합물의 농도는 보다 미세하게 제어될 수 있다. 제3 라인은 경우에 따라서 생략될수 있다. 도시하진 않았으나, 챔버는 파이프 내에서 수증기가 응고되는 것을 방지하기 위해서 파이프가 적합한 온도(100℃ 정도)를 유지하도록 구성된다.Hydrofluoric acid treatment was then performed to remove contaminants and native oxide films, and the substrate was placed in chamber 600 as shown in FIG. Here, the chamber 600 will be described briefly. The chamber 600 is connected to a tube for introduction of gas from the outside and a tube for exhaust. The former is formed of three lines. The first line is a purification line. Nitrogen, argon, etc. are used as a gas. The second line is a line for introducing nickel vapor. Solvent 602 comprising dissolved nickel salt is placed in an evaporator 601 maintained at a constant temperature and bubbles the carrier gas so that the nickel salt flows into chamber 600. The third line is a line for introducing water vapor. By controlling the partial sum of the second line and the third line, the concentration of the adsorbed nickel compound can be finely controlled. The third line may be omitted in some cases. Although not shown, the chamber is configured to maintain the pipe at a suitable temperature (about 100 ° C.) to prevent water vapor from solidifying in the pipe.

이 실시예는 펠티에 소자에 의해서 제어된 기판 온도 제어 기구(607)가 챔버(600) 내에 배치된다는 점에서 실시예 1 등과 유사하다. 기판(605)은 그위에 배치된다. 기판은 ALE 윈도우가 가장 넓어지는 온도까지 가열된다. 또한 이 실시예에서, 비록 기판을 가열할 필요가 없지만, 기판 온도는 흡착량을 제어하기 위해서 50℃가 되도록 제어되었다.This embodiment is similar to Embodiment 1 and the like in that the substrate temperature control mechanism 607 controlled by the Peltier element is disposed in the chamber 600. The substrate 605 is disposed thereon. The substrate is heated to the temperature at which the ALE window is widest. Also in this embodiment, although the substrate need not be heated, the substrate temperature was controlled to be 50 ° C. to control the amount of adsorption.

물론, 챔버 전체는 수증기가 응고되지 않도록 하는 온도로 유지되는 것이 바람직하다.Of course, the entire chamber is preferably maintained at a temperature that prevents water vapor from solidifying.

이 구조의 챔버(600)를 사용하여 니켈막을 증착하는 방법을 설명한다. 먼저, 기판(605)을 배치한다. 이어서, 챔버(600)의 내부는 적합한 압력으로 배기된다. 이 단계는 매우 높은 진공을 필요로 하지 않기 때문에, 1 내지 500mTorr의 배기면 충분하다. 다음에, 기판을 50℃로 제어하기 위해서 기판 온도 제어 기구(607)에 전류를 흘린다.A method of depositing a nickel film using the chamber 600 of this structure will be described. First, the substrate 605 is disposed. The interior of chamber 600 is then evacuated to a suitable pressure. Since this step does not require very high vacuum, an exhaust of 1 to 500 mTorr is sufficient. Next, in order to control a board | substrate at 50 degreeC, an electric current is sent to the board | substrate temperature control mechanism 607.

이 상태에서 라인(606)을 통해 아르곤을 흘려, 챔버의 내부가 소정의 압력으로 되도록 한다. 아르곤 유량은 1SLM이었으며, 반응 압력은 1×105Pa이었다. 다음에, 소정의 압력 및 온도로 안정 상태가 확립된 것을 확인한 후에, 니켈염을 포함하는 증기가 유입된다. 이 실시예에서, 니켈 질산염(6N)이 사용되었으며, 증기는 1000ppm의 용해된 염을 포함하는 용해제(602)를 사용하여 유입되었다. 또한, 증발기(601 및 604)의 온도, 및 운반 가스의 유량이 조정되었으며, 니켈을 포함하는 수증기의 부분압과 니켈을 전혀 포함하지 않는 수증기의 부분압과의 비가 1:1인 조건 하에서 흡착이 수행되었다. 연이어 행한 SIMS 분석으로부터, 이 조건은 1 미만의 피복율을 갖는 영역 내에 있음을 알았다. 니켈을 포함하는 수증기의 부분압이 더 증가하면, 피복율이 1인 상태를 형성하는 것이 가능하다(도 4b).In this state, argon flows through the line 606 so that the inside of the chamber is at a predetermined pressure. The argon flow rate was 1 SLM and the reaction pressure was 1 × 10 5 Pa. Next, after confirming that the stable state is established at a predetermined pressure and temperature, steam containing nickel salt is introduced. In this embodiment, nickel nitrate (6N) was used and steam was introduced using a solvent 602 containing 1000 ppm of dissolved salts. In addition, the temperature of the evaporators 601 and 604 and the flow rate of the carrier gas were adjusted, and the adsorption was performed under a condition in which the ratio between the partial pressure of the water vapor containing nickel and the partial pressure of the water vapor containing no nickel was 1: 1. . From subsequent SIMS analysis, it was found that this condition was in a region having a coverage of less than one. If the partial pressure of the water vapor containing nickel further increases, it is possible to form a state in which the coverage is 1 (Fig. 4B).

실시예 1에서, 어떤 면에서는 고정 단계라 할 수도 있을 광 조사 단계가 있었다. 그러나, 이 실시예에서 사용된 무기염은 높은 융점을 갖는 비휘발성 물질이기 때문에, 이러한 단계는 필요하지 않다.In Example 1, there was a light irradiation step which could in some respects be called a fixing step. However, this step is not necessary because the inorganic salt used in this example is a non-volatile material having a high melting point.

그후, 고상 성장이 진행된다. 후속 고상 성장 조건 등을 실시예 1과 유사하므로, 이에 대한 설명은 생략한다 (도 4c).Thereafter, solid phase growth proceeds. Subsequent solid growth conditions and the like are similar to those in Example 1, and thus description thereof will be omitted (FIG. 4C).

[실시예 6]Example 6

실시예 1 또는 2의 제조 방법에서, 1200Å의 두께를 갖는 실리콘 산화막은 선택적으로 제공되며, 니켈은 이 실리콘 산화막을 마스크로서 사용하여 선택적으로 도입되고, 이 실시예에 따른 횡방향 결정화가 수행되도록 고상 성장이 수행된다. 도 5는 이 실시예의 제조 단계를 개략적으로 도시한 것이다. 먼저, 1000 내지 5000Å의 두께를 가진 실리콘 산화막(22)이 유리 기판(코닝 7059, 10cm2)(21) 상에 형성되었다. 또한, 플라즈마 CVD 방법 또는 감압 CVD 방법에 의해서, 500 내지 1000Å의 두께를 가진 비정질 실리콘막(23)이 형성되었다. 더욱이, 1000Å 정도, 이 실시예에서는 1200Å의 두께를 가진 마스크막으로서 실리콘 산화막(24)이 스퍼터링 방법에 의해서 형성되었다. 발명자의 실험으로부터, 실리콘 산화막(24)의 두께가 500Å일지라도, 핀홀 등의 존재에 의해서 예기치 않은 부분들대로 니켈이 유입되는 것을 방지하기 위해서 막 두께에서의 마진이 이 실시예에 더 제공되었음이 확인되었다(도 5a).In the manufacturing method of Example 1 or 2, a silicon oxide film having a thickness of 1200 kPa is selectively provided, nickel is selectively introduced using this silicon oxide film as a mask, and the solid phase is subjected to lateral crystallization according to this embodiment. Growth is carried out. 5 schematically shows the manufacturing steps of this embodiment. First, a silicon oxide film 22 having a thickness of 1000 to 5000 GPa was formed on a glass substrate (Corning 7059, 10 cm 2 ) 21. In addition, an amorphous silicon film 23 having a thickness of 500 to 1000 GPa was formed by a plasma CVD method or a reduced pressure CVD method. Furthermore, in this embodiment, the silicon oxide film 24 was formed by the sputtering method as a mask film having a thickness of about 1200 mW in this embodiment. From the experiments of the inventors, it was confirmed that even in the case where the thickness of the silicon oxide film 24 was 500 kPa, a margin in the film thickness was further provided in this embodiment to prevent the nickel from flowing into unexpected portions due to the presence of pinholes or the like. (FIG. 5A).

그리고, 통상의 사진식각 패터닝에 의해서, 실리콘 산화막(24)은 요구되어지는 패턴으로 패턴되어, 니켈을 도입하기 위한 윈도우(25)를 형성한다. 이와 같이하여 처리된 기판은 실시예1과 마찬가지로 챔버(101) 내에 배치되었으며, 적합한 두께를 가진 니켈 화합물막(26)이 유기 니켈 가스를 사용하여 증착되었다(도 5b).Then, by normal photolithography patterning, the silicon oxide film 24 is patterned in a desired pattern to form a window 25 for introducing nickel. The substrate thus treated was placed in the chamber 101 as in Example 1, and a nickel compound film 26 having a suitable thickness was deposited using organic nickel gas (FIG. 5B).

이어서, 550℃에 8시간 동안의 열처리에 의해서(질소 분위기에서), 비정질 실리콘막(23)의 결정화가 수행되었다. 이 때, 결정화는 니켈 화합물막(26)이 비정질 실리콘막(23)과 밀접하게 접촉하게 된 부분(27)에서 먼저 시작되었다.Subsequently, crystallization of the amorphous silicon film 23 was performed by heat treatment at 550 ° C. for 8 hours (in a nitrogen atmosphere). At this time, crystallization first started at the portion 27 where the nickel compound film 26 was in intimate contact with the amorphous silicon film 23.

이어서, 결정화는 도면에서 화살표로 도시한 바와 같은 주변으로 진행되어졌으며, 결정화는 마스크막(24)으로 피복된 영역(28)에서도 수행되었다(도 5d).Subsequently, crystallization proceeded to the periphery as shown by the arrows in the figure, and crystallization was also performed on the region 28 covered with the mask film 24 (FIG. 5D).

이러한 방식으로, 비정질 실리콘막(23)의 결정화가 수행되었다. 도 5e에 도시한 바와 같이, 횡방향 결정화가 이 실시예와 같이 수행된 경우, 특성이 다른 3영역들이 대략적으로 얻어졌다. 제1 영역은 도 5e의 참조 부호 27로 표시된 영역으로서, 니켈 화합물막(26)이 비정질 실리콘막(23)과 밀접하게 접촉하게 된 영역이다. 이 영역은 열 어닐링 단계의 제1 단계에서 결정화된다. 이 영역은 수직 성장 영역으로서 언급될 것이다. 이 영역에서, 니켈의 농도는 비교적 높으며, 결정화 방향은 일치되어 있지 않다. 따라서, 실리콘의 결정성은 매우 양호하지 못하므로, 불화 수소산 또는 다른 산에 대한 에칭비는 비교적 높다.In this manner, crystallization of the amorphous silicon film 23 was performed. As shown in Fig. 5E, when lateral crystallization was performed as in this example, three regions having different characteristics were obtained approximately. The first region is a region indicated by reference numeral 27 in FIG. 5E and is a region in which the nickel compound film 26 is in intimate contact with the amorphous silicon film 23. This region is crystallized in the first step of the thermal annealing step. This area will be referred to as the vertical growth area. In this region, the concentration of nickel is relatively high, and the crystallization directions are inconsistent. Therefore, the crystallinity of silicon is not very good, so the etching ratio to hydrofluoric acid or other acid is relatively high.

제2 영역은 도 5e에서 참조 부호 28로 표시된 부분으로서 횡방향 결정화가 수행된 영역이다. 이 영역은 횡방향 성장 영역으로 언급될 것이다. 결정화 방향은 이 영역에서는 균일하고, 니켈의 농도가 비교적 낮으므로, 상기 영역은 디바이스에 사용하는데 양호하게 사용될 수 있다. 제3 영역은 횡방향 결정화가 진행되지 않는 비정질 영역이다.The second region is a region in which transverse crystallization is performed as a portion indicated by reference numeral 28 in FIG. 5E. This region will be referred to as the lateral growth region. Since the crystallization direction is uniform in this region and the concentration of nickel is relatively low, the region can be used well for use in the device. The third region is an amorphous region where transverse crystallization does not proceed.

[실시예 7]Example 7

이 실시예에서, 실시예3에 도시한 선택적 결정화 성장 방법이 실시예6에 적용된다. 그것은 실리콘 산화막으로 된 마스크를 형성할 필요가 없다는 점에서 실시예6과 가장 현저하게 구별되는 차이점이다. 도 6은 이 실시예의 제조단계들을 개략적으로 도시한 것이다. 먼저, 1000 내지 5000Å의 두께를 갖는 실리콘 산화막(52)은 유리 기판(코닝 유리 7059, 10cm2)(51) 상에 형성되었다. 또한, 500 내지 1000Å의 두께를 갖는 비정질 실리콘막(53)이 플라즈마 CVD 방법 또는 감압 CVD 방법에 의해서 형성되었다(도 5a).In this example, the selective crystallization growth method shown in Example 3 is applied to Example 6. This is the most remarkable difference from Example 6 in that it is not necessary to form a mask made of a silicon oxide film. 6 schematically shows the manufacturing steps of this embodiment. First, a silicon oxide film 52 having a thickness of 1000 to 5000 GPa was formed on a glass substrate (corning glass 7059, 10 cm 2 ) 51. In addition, an amorphous silicon film 53 having a thickness of 500 to 1000 GPa was formed by a plasma CVD method or a reduced pressure CVD method (FIG. 5A).

상기 기판은 실시예1에서 사용된 것과 거의 동일한 구조를 갖는 챔버 내에 배치되고, 실시예1에 따라, 촉매 금속 원소(이 실시예에서 니켈이 사용된다)를 포함하는 유기 금속(54)이 비정질 실리콘막 표면 상에 흡착된다(분해없는 연흡착)(도 6b). 다음에, 이와 동시에, 광 조사가 니켈 첨가가 요구되는 영역에만 수행된다(도 6c). 이것은 다음과 같이 수행된다.The substrate is placed in a chamber having a structure substantially the same as that used in Example 1, and according to Example 1, the organic metal 54 containing the catalytic metal element (nickel is used in this embodiment) is amorphous silicon. Adsorbed on the membrane surface (soft adsorption without decomposition) (FIG. 6B). Next, at the same time, light irradiation is performed only in the region where nickel addition is required (Fig. 6C). This is done as follows.

챔버 내에 설치된 기판 위에 윈도우가 제공된다. 윈도우는 소정의 패턴이 형성된 레티클이 배치될 수 있도록 설계된다. 다음에, 레이저 조사가 이 윈도우의 상측부분으로부터 수행됨으로서, 레티클 상에 마스크 없는 영역에만 광조사가 수행된다. 레티클과 기판간의 거리가 통상의 패턴 갭보다 길기 때문에, 간섭성 광원이 사용되지 않으면, 형성된 패턴은 매우 흐리게 된다. 그러므로, 레이저가 사용된다. 물론, 이 패터닝 정밀도를 개선하기 위해서, 레티클과 기판간의 거리 및 윈도우는 작게 만들어지는 것이 좋다. 그러나, 기판이 가열된 상태에 있기 때문에, 이 갭을 스텝퍼 등에 비교하게 하는 것은 불가능하다. 따라서, 이 방법은 비교적 큰 패턴을 형성하는데 적합하다고 할 수 있다. 그러므로, 광이 조사된 영역에만 단원자층 또는 그 화합물의 니켈막을 형성하는 것이 가능하게 된다. 물론, 실시예3과 마찬가지로, 상기 시퀀스는 니켈의 첨가량을 조정하기 위해서 수 회 반복되는 것이 중요하다(도 6d).A window is provided over the substrate installed in the chamber. The window is designed so that a reticle in which a predetermined pattern is formed can be placed. Next, laser irradiation is performed from the upper portion of this window, so that light irradiation is performed only on the area without a mask on the reticle. Since the distance between the reticle and the substrate is longer than a normal pattern gap, the formed pattern becomes very blurred unless a coherent light source is used. Therefore, a laser is used. Of course, in order to improve this patterning accuracy, the distance between the reticle and the substrate and the window should be made small. However, since the substrate is in a heated state, it is impossible to compare this gap with a stepper or the like. Therefore, this method can be said to be suitable for forming a relatively large pattern. Therefore, it is possible to form the monoatomic layer or the nickel film of the compound only in the region to which light is irradiated. Of course, as in Example 3, it is important that the sequence is repeated several times to adjust the amount of nickel added (Fig. 6D).

550℃에서 8시간 동안 열처리에 의해(질소 분위기에서), 비정질 실리콘막(53)이 결정화되었다. 이때, 니켈 화합물막(55)이 비정질 실리콘막(53)과 밀접하게 접촉하게 된 영역(56)에서 결정화가 먼저 시작되었다(도 6d).The amorphous silicon film 53 was crystallized by heat treatment at 550 ° C. for 8 hours (in a nitrogen atmosphere). At this time, crystallization first started in the region 56 in which the nickel compound film 55 is in intimate contact with the amorphous silicon film 53 (FIG. 6D).

그후, 결정화는 도면에서 화살표로 보인 주변으로 진행되었다. 따라서, 횡방향 성장에 의한 결정화는 니켈이 증착되지 않은 영역(57)에서도 또한 수행되었다(도 6e).Crystallization then proceeded to the periphery shown by the arrows in the figure. Thus, crystallization by lateral growth was also performed in the region 57 where no nickel was deposited (FIG. 6E).

이러한 방식으로, 비정질 실리콘막(53)의 결정화가 수행되었다. 도 6e에 도시한 바와 같이, 횡방향 결정화가 이 실시예와 같이 수행된 경우, 특성이 상이한 3개의 주요 영역이 얻어진다. 제1 영역은 도 6e에 참조 부호 56으로 표시된 영역으로서, 니켈 화합물막(55)이 비정질 실리콘막(53)과 밀접하게 접촉하게 된 영역이다. 이 영역은 열 어닐링 단계의 제1 단계에서 결정화된다. 이 영역에서, 니켈의 농도는 비교적 높으며, 결정화 방향은 균일하지 않다. 따라서, 실리콘의 결정성은 매우 양호하지 못하므로, 불화 수소산 또는 다른 산에 대한 에칭비는 비교적 높다.In this way, crystallization of the amorphous silicon film 53 was performed. As shown in Fig. 6E, when transverse crystallization is performed as in this example, three main regions having different characteristics are obtained. The first region, which is indicated by reference numeral 56 in FIG. 6E, is a region in which the nickel compound film 55 comes into close contact with the amorphous silicon film 53. This region is crystallized in the first step of the thermal annealing step. In this region, the concentration of nickel is relatively high, and the crystallization direction is not uniform. Therefore, the crystallinity of silicon is not very good, so the etching ratio to hydrofluoric acid or other acid is relatively high.

제2 영역은 도 6e에서 참조 부호 57로 표시된 부분으로서 횡방향 결정화가 수행된 영역이다. 이 영역은 횡방향 성장 영역으로 언급될 것이다. 이 영역에서는, 결정화 방향이 균일하고, 니켈의 농도는 비교적 낮아, 이 영역은 디바이스용으로 양호하게 이용된다. 제3 영역은 횡방향 결정화가 수행되지 않은 영역이다.The second region is a region denoted by reference numeral 57 in FIG. 6E and in which lateral crystallization is performed. This region will be referred to as the lateral growth region. In this region, the crystallization direction is uniform, and the concentration of nickel is relatively low, and this region is preferably used for the device. The third region is a region in which no transverse crystallization is performed.

[실시예 8]Example 8

이 실시예에서, 본 발명의 방법에 의해서 형성된 결정질 실리콘막을 사용하여, 박막 트랜지스터(TFT)가 형성된다. 도 7은 이 실시예의 제조 단계를 개략적으로 도시한 것이다. 먼저, 하지층으로서 2000Å의 두께를 갖는 실리콘 산화막(302)이 유리 기판(301)상에 형성되었다. 이 실리콘 산화막(302)은 유리 기판으로부터의 불순물의 확산을 방지하도록 제공되었다. 그리고, 500Å의 두께를 갖는 비정질 실리콘막(303)이 실시예 1과 유사한 방법에 의해 형성되었다(도 7a).In this embodiment, using the crystalline silicon film formed by the method of the present invention, a thin film transistor (TFT) is formed. 7 schematically shows the manufacturing steps of this embodiment. First, a silicon oxide film 302 having a thickness of 2000 GPa as a base layer was formed on the glass substrate 301. This silicon oxide film 302 was provided to prevent diffusion of impurities from the glass substrate. Then, an amorphous silicon film 303 having a thickness of 500 kPa was formed by a method similar to that of the first embodiment (Fig. 7A).

이어서, 실시예4와 마찬가지로, 단분자층의 니켈 질산막(304)이 실시예4와 유사한 방법에 의해서 비정질 실리콘막(303)의 표면 상에 흡착되었다(도 7b).Then, similarly to Example 4, the nickel nitrate film 304 of the monomolecular layer was adsorbed onto the surface of the amorphous silicon film 303 by a method similar to that of Example 4 (FIG. 7B).

이어서, 4시간 동안 550℃의 온도에서의 열 어닐링에 의해서, 비정질 실리콘막(303)은 결정질 실리콘막(305)을 형성하도록 결정화되었다. 이 실리콘막은 결정화를 더 개선하기 위해서 KrF 엑시머 레이저광(파장 248nm)으로 조사되었다. 레이저의 에너지 밀도는 300 내지 400mJ/cm2인 것이 바람직하였다. 이러한 방식으로, 고상 성장에 의한 결정화 이외에, 레이저 광 조사가 결정성을 더 개선하기 위해서 수행되었다. 이것은 실시예5에 또한 기술한 바와 같이, 니켈 화합물이 비정질 실리콘막과 접촉하게 된 부분에서 결정화 방향이 균일하지 않고, 이 실시예에서 니켈의 첨가에 의해 얻어진 결정이 니들형(needle) 결정이므로, 충분한 결정화가 고상 성장법만으로 수행되지 않은 영역이 형성되기 때문이다. 특히, 많은 비정질 잔유물들이 결정 그레인 경계에서 관찰되었다. 그리고, 레이저 조사를 수행함으로써 결정 그레인 경계의 이러한 비정질 소자들을 완전히 결정화하는 것이 바람직하다(도 7c).Then, by thermal annealing at a temperature of 550 ° C. for 4 hours, the amorphous silicon film 303 was crystallized to form the crystalline silicon film 305. This silicon film was irradiated with KrF excimer laser light (wavelength 248 nm) to further improve crystallization. The energy density of the laser is preferably 300 to 400 mJ / cm 2 . In this way, in addition to crystallization by solid phase growth, laser light irradiation was performed to further improve crystallinity. This is because, as also described in Example 5, the crystallization direction is not uniform at the portion where the nickel compound comes into contact with the amorphous silicon film, and in this example, the crystal obtained by the addition of nickel is a needle crystal, This is because a region is formed in which sufficient crystallization is not performed only by the solid phase growth method. In particular, many amorphous residues were observed at the crystal grain boundaries. Then, it is desirable to completely crystallize these amorphous elements at the crystal grain boundaries by performing laser irradiation (FIG. 7C).

다음에, 결정화된 실리콘막이 패턴되어 돌기부 영역(306)을 형성하였다. 이 돌기부 영역(306)은 TFT의 활성층을 구성한다. 이어서, 플라즈마 CVD 방법에 의해서, 200 내지 1500Å, 이 실시예에서는 1000Å의 두께를 갖는 실리콘 산화막(307)이 증착되었다. 이 실리콘 산화막(307)은 또한 게이트 절연막으로서 기능한다(도 7d).Next, the crystallized silicon film was patterned to form the protrusion region 306. This protrusion region 306 constitutes an active layer of the TFT. Subsequently, a silicon oxide film 307 having a thickness of 200 to 1500 mW, in this embodiment, 1000 mW was deposited by the plasma CVD method. This silicon oxide film 307 also functions as a gate insulating film (Fig. 7D).

상기 실리콘 산화막(307)의 형성에 주의할 필요가 있다. 여기서, TEOS는 원재료였으며, 이것은 150 내지 600℃, 바람직하게는 300 내지 450℃의 기판 온도에서 RF 플라즈마 CVD 방법에 의해 산소와 함께 분해 및 증착되었다. TEOS의 압력과 산소의 압력과의 비는 1:1 대 1:3이었으며, 압력은 0.05 내지 0.5Torr였으며, RF 파워는 100 내지 250W이었다. 또는, 막은 350 내지 600℃, 바람직하게는 400 내지 550℃의 기판 온도에서, 저압 CVD 방법 또는 상압 CVD 방법에 의해서 오존 가스와 함께 TEOS의 원재료로부터 형성되었다. 막의 형성후에, 어닐링 처리가 산소 또는 오존의 분위기에서 30 내지 60분 동안 400 내지 600℃에서 수행될 수도 있다.Care should be taken in the formation of the silicon oxide film 307. Here, TEOS was a raw material, which was decomposed and deposited with oxygen by the RF plasma CVD method at a substrate temperature of 150 to 600 ° C, preferably 300 to 450 ° C. The ratio of the pressure of TEOS and the pressure of oxygen was 1: 1 to 1: 3, the pressure was 0.05 to 0.5 Torr, and the RF power was 100 to 250 W. Alternatively, the film was formed from the raw material of TEOS with ozone gas by a low pressure CVD method or an atmospheric pressure CVD method at a substrate temperature of 350 to 600 ° C., preferably 400 to 550 ° C. After formation of the film, the annealing treatment may be performed at 400 to 600 ° C. for 30 to 60 minutes in an atmosphere of oxygen or ozone.

이어서, 2000Å 내지 1μm 의 두께를 가지며 인이 도핑된 다결정 실리콘막이 저압 CVD 방법에 의해서 형성되었으며, 이것은 패턴되어 게이트 전극(308)을 형성하였다. 그후, 이온 도핑 방법(또한 플라즈마 도핑 방법이라고도 한다) 에 의해서, 불순물(인)이 자기 정합 방식으로 게이트 전극을 마스크로 사용하는 TFT의 돌기부 실리콘막에 주입되었다. 포스핀(PH3)이 도핑 가스로서 사용되었다. 도우즈량은 1 × 1014내지 4 × 1015cm-2이었다. 이러한 방식으로, N형 불순물(인) 영역(309, 310)이 형성되었다(도 7e).Subsequently, a polycrystalline silicon film having a thickness of 2000 kPa to 1 μm and doped with phosphorus was formed by a low pressure CVD method, which was patterned to form a gate electrode 308. Thereafter, by the ion doping method (also referred to as plasma doping method), impurities (phosphorus) were implanted into the projection silicon film of the TFT using the gate electrode as a mask in a self-aligning manner. Phosphine (PH 3 ) was used as the doping gas. The dose was 1 × 10 14 to 4 × 10 15 cm -2 . In this way, N-type impurity (phosphorus) regions 309 and 310 were formed (FIG. 7E).

그후, 층간 절연체(311)로서, 3000 내지 8000Å의 두께를 갖는 실리콘 산화막이 산소와 함께 TEOS의 원재료의 플라즈마 CVD 방법, 또는 오존과 함께 원재료의 저압 CVD 방법이나 상압 CVD 방법에 의해서 형성되었다. 기판 온도는 250 내지 450℃, 예를 들면 350℃였다. 막 성장 후에, 표면의 평탄함을 얻기 위해서, 실리콘 산화막이 기계적으로 연마될 수도 있으며, 또는 재에칭 방법에 의해서 평탄화될 수 있다. 층간 절연체(311)는 에칭되어 TFT의 소스/드레인 내에 접촉홀을 형성하였으며, 크롬 또는 질화 티탄의 배선/전극(312, 313)이 형성되었다.Then, as the interlayer insulator 311, a silicon oxide film having a thickness of 3000 to 8000 kPa was formed by the plasma CVD method of the TEOS raw material with oxygen, or the low pressure CVD method or the atmospheric pressure CVD method with the ozone. Substrate temperature was 250-450 degreeC, for example 350 degreeC. After film growth, the silicon oxide film may be mechanically polished, or may be planarized by a reetching method, in order to obtain flatness of the surface. The interlayer insulator 311 was etched to form contact holes in the source / drain of the TFT, and the wirings / electrodes 312 and 313 of chromium or titanium nitride were formed.

마지막으로, 실리콘의 수소화를 완료하기 위해서 0.1 내지 2시간 동안 300 내지 400℃의 온도에서 수소로 어닐링이 수행되었다. 이러한 방식으로, TFT가 완성되었다. 이와 동시에, 많은 TFT를 형성하여 이들을 매트릭스로 배열함으로써 활성 매트릭스형 액정 표시 장치 등에 사용하기 위한 집적 회로를 형성할 수 있다(도 7f).Finally, annealing with hydrogen was performed at a temperature of 300 to 400 ° C. for 0.1 to 2 hours to complete the hydrogenation of the silicon. In this way, the TFT is completed. At the same time, by forming many TFTs and arranging them in a matrix, an integrated circuit for use in an active matrix liquid crystal display device or the like can be formed (Fig. 7F).

[실시예 9]Example 9

이 실시예에는 TFT 제조 단계에 관한 것이다. 도 8은 이 실시예의 제조단계를 개략적으로 도시하고 있다. 먼저, 하지층으로서 2000Å의 두께를 갖는 실리콘 산화막(402)이 유리 기판(401) 상에 형성되었으며, 500Å의 두께를 갖는 비정질 실리콘막(403)이 또한 그 위에 형성되었다. 윈도우(405)는 마스크막(404) 내에서 선택적으로 개방되었다(도 8a).This embodiment relates to a TFT manufacturing step. 8 schematically shows the manufacturing steps of this embodiment. First, a silicon oxide film 402 having a thickness of 2000 GPa was formed on the glass substrate 401 as a base layer, and an amorphous silicon film 403 having a thickness of 500 GPa was also formed thereon. The window 405 was selectively opened in the mask film 404 (FIG. 8A).

실시예4와 유사한 방법으로, 니켈 질산막(406)이 형성되었다. 흡착을 보다 쉽게 행하기 위해서, 오존 처리(도시하지 않음)에 의해서 비정질 실리콘막의 표면 상에 사전에 산화 박막이 형성되었다(도 8b).In a similar manner to Example 4, a nickel nitrate film 406 was formed. In order to perform the adsorption more easily, an oxide thin film was previously formed on the surface of the amorphous silicon film by ozone treatment (not shown) (Fig. 8B).

그후, 8시간 동안 550℃에서의 열 어닐링이 수행되었으므로, 비정질 실리콘막(403)이 도면에서 화살표로 도시된 횡방향으로 결정화되어 수직 성장 영역(403) 및 횡방향 성장 영역(409)을 형성하였다. 이 단계에서 결정화되지 않은 영역은 비정질 영역(410)으로서 남아있다(도 8c).Thereafter, thermal annealing was performed at 550 ° C. for 8 hours, so that the amorphous silicon film 403 crystallized in the transverse direction shown by the arrows in the figure to form the vertical growth region 403 and the transverse growth region 409. . The region not crystallized at this stage remains as amorphous region 410 (FIG. 8C).

이 실시예와 같이, 횡방향 결정화에서, 횡방향 성장 영역(409)의 결정성은 우수하다. 따라서, 결정성이 실시예6과 같이 레이저 광 등의 조사에 의해서 개선되지 않을 지라도, TFT가 형성될 수 있으므로, 레이저광의 조사는 이 실시예에 수행되지 않았다. 그러나, 레이저광 조사가 수행되면, 더 나은 특성을 가진 TFT를 얻을 수 있다.As in this embodiment, in the lateral crystallization, the crystallinity of the lateral growth region 409 is excellent. Therefore, even if the crystallinity is not improved by irradiation of laser light or the like as in Example 6, since a TFT can be formed, irradiation of laser light was not performed in this embodiment. However, when laser light irradiation is performed, a TFT with better characteristics can be obtained.

다음에, 결정화된 실리콘막이 패턴되어 돌기부 영역(411)을 형성하였다. 이 돌기부 영역(411)은 TFT의 활성층을 구성한다. 도면으로부터 알 수 있듯이, 이 돌기부 영역(411)은 수직 성장 영역(408), 횡방향 성장 영역(409), 및 비정질 영역(410)을 포함한다. 이 실시예에서, 횡방향 성장 영역(409)은 TFT의 채널 영역 내에 형성되었다. 이것은 왜냐하면 채널 영역이 TFT의 특성을 결정짓는 중요한 영역이기 때문이다.Next, the crystallized silicon film was patterned to form the projection region 411. This projection region 411 constitutes an active layer of the TFT. As can be seen from the figure, the protrusion region 411 includes a vertical growth region 408, a lateral growth region 409, and an amorphous region 410. In this embodiment, the lateral growth region 409 was formed in the channel region of the TFT. This is because the channel region is an important region that determines the characteristics of the TFT.

그후, 실리콘 산화막(412)이 증착되었다. 이 실리콘 산화막(412)은 또한, 게이트 절연막으로서 기능한다. 이어서, 2000Å 내지 1㎛의 두께를 갖는 알루미늄막이 스퍼터링 방법으로 형성되었다. 이 막은 패턴되어 게이트 전극(413)을 형성하였다. 알루미늄은 0.15 내지 0.2 중량%의 스칸듐(Sc)으로 도핑될 수도 있다. 이어서, 기판은 1 내지3% 및 ph=7의 주석산의 에칠렌 글리콜 용해제 내에 침전되었으며, 양극 산화가 백금의 음극과 이 알루미늄의 게이트 전극의 양극을 사용하여 수행되었다. 양극 산화는 전압이 먼저 일정 전류에서 220V로 상승되었으며, 이 상태에서 1시간 동안 유지되고 산화가 끝나도록 하는 방식으로 수행되었다. 이 실시예에서, 일정 전류 상태에서, 전압의 상승 속도는 2 내지 5 V/분이 적합하다. 따라서, 1500 내지 3500Å, 예를 들면 2000Å의 두께를 갖는 양극 산화물(414)이 게이트 전극(413)의 측면 및 상부면 상에 형성되었다(도 8d).Thereafter, a silicon oxide film 412 was deposited. This silicon oxide film 412 also functions as a gate insulating film. Subsequently, an aluminum film having a thickness of 2000 kPa to 1 µm was formed by the sputtering method. This film was patterned to form a gate electrode 413. Aluminum may be doped with 0.15 to 0.2 wt% scandium (Sc). Subsequently, the substrate was precipitated in an ethylene glycol solubilizer of tartaric acid of 1-3% and ph = 7, and anodization was performed using the anode of platinum and the anode of the gate electrode of this aluminum. Anodic oxidation was first carried out in such a way that the voltage was first raised to 220V at a constant current, in which state it was maintained for 1 hour and the oxidation was completed. In this embodiment, in the constant current state, the rate of rise of the voltage is suitably 2 to 5 V / min. Thus, anodized oxide 414 having a thickness of 1500 to 3500 mV, for example 2000 mV, was formed on the side and top surfaces of the gate electrode 413 (FIG. 8D).

그후, 이온 도핑 방법에 의해서(또한 플라즈마 도핑 방법으로 언급되기도 한다), 불순물(인)이 마스크로서 게이트 전극을 사용하는 자기 정합 방식으로 각각의 TFT들의 돌기부 실리콘막 내에 주입되었다. 포스핀(PH3)이 도핑 가스로서 사용되었다. 도우즈량은 1 × 1014내지 4 × 1015-2이었다. 이 도핑 단계에서 양극 산화물(414)이 존재하므로, 불순물 영역(415, 416) 및 게이트 전극은 서로 중첩하지는 않지만 분리되어 있다. 즉, 이들은 소위 오프 셋 상태에 있다.Then, by the ion doping method (also referred to as plasma doping method), impurities (phosphorus) were implanted into the projection silicon film of each TFTs in a self-matching manner using the gate electrode as a mask. Phosphine (PH3) was used as the doping gas. The dose was 1 * 10 <14> -4 * 10 <15> cm <-2> . Since the anodic oxide 414 is present in this doping step, the impurity regions 415 and 416 and the gate electrode do not overlap each other but are separated. That is, they are in the so-called offset state.

그후, KrF 엑시머 레이저(파장 248nm, 펄스폭 20nsec)의 조사가 수행되어 결정성이 불순물의 유입에 의해 저하되는 부분의 결정성을 개선하도록 수행되었다. 레이저의 에너지 밀도는 150 내지 400mJ/㎠, 바람직하게는 200 내지 250mJ/㎠이었다. 이러한 식으로, N형 불순물 영역(인)(414,416)이 형성되었다. 이들 영역의 시트 저항은 200 내지 800Ω/□이었다. 레이저 조사의 단계에 의해서, 돌기부 영역(411)내의 비정질 영역(410) 또한 결정화되었다(도 8e).Thereafter, irradiation with a KrF excimer laser (wavelength 248 nm, pulse width 20 nsec) was performed to improve the crystallinity of the portion where the crystallinity is reduced by the influx of impurities. The energy density of the laser was 150 to 400 mJ / cm 2, preferably 200 to 250 mJ / cm 2. In this way, N-type impurity regions (phosphorus) 414 and 416 were formed. The sheet resistance of these areas was 200-800 kPa / square. By the step of laser irradiation, the amorphous region 410 in the projection region 411 was also crystallized (FIG. 8E).

그후, 5000Å의 두께를 갖는 실리콘 산화막(417)이 전체 표면 상에 증착되었다. 이어서, 실리콘 산화막(417)은 버퍼 불화수소산 용해제에 의해서 에치되어, 질화 티탄 및 알루미늄의 폴리층막의 배선/전극(418, 419)을 형성하기 위해 TFT의 소스/드레인 내에 접촉홀을 형성한다. 접촉홀의 에칭 단계에서, 돌기부 영역 중에서, 수직 성장 영역(408)은 횡방향 성장 영역(409) 및 비정질 영역(410) 보다 높은 에칭비를 갖기 때문에, 도면에 도시된 바와 같은 깊게 에칭된 영역(420)이 형성되었다. 이로부터 명백한 바와 같이, 접촉홀 전체가 수직 성장 영역 내에 포함되면, 접촉 결함이 발생할 강한 우려가 있어, 접촉홀은 수직성장 영역 이외의 영역내로 확장하도록 설계하는 것이 바람직하다. 이렇게 하여, TFT가 완성되었다(도 8f).Thereafter, a silicon oxide film 417 having a thickness of 5000 kPa was deposited on the entire surface. Subsequently, the silicon oxide film 417 is etched by a buffered hydrofluoric acid solubilizer to form contact holes in the source / drain of the TFT to form the wiring / electrodes 418 and 419 of the polylayer film of titanium nitride and aluminum. In the etching step of the contact hole, among the protrusion regions, since the vertical growth region 408 has a higher etching ratio than the lateral growth region 409 and the amorphous region 410, the deeply etched region 420 as shown in the figure. ) Was formed. As is apparent from this, if the entire contact hole is included in the vertical growth region, there is a strong risk of contact defects, and it is preferable that the contact hole is designed to extend into an area other than the vertical growth region. In this way, TFT was completed (FIG. 8F).

상기 기술된 바와 같이, 비정질 실리콘막의 결정화를 가속화하기 위한 촉매 원소의 도입 방법으로서, 촉매 원소를 포함하는 증기 또는 가스가 사용되며, 이들은 매우 얇은 산화막을 통해 또는 직접적으로 비정질 실리콘막 상에 흡착된다. 따라서, 촉매 원소의 농도는 미세하게 제어되며, 이의 균일한 첨가가 행해질 수 있어서, 결정화의 균일성이 개선될 수 있다. 특히, 흡착 단계에서, 단분자층 흡착을 사용함으로써, 특히 균일성, 제어성, 및 재생 특성을 향상시킬 수 있다. 따라서, 결정질 실리콘막을 사용하며 높은 신뢰성을 갖는 전기 디바이스를 제공할 수 있다.As described above, as a method of introducing a catalytic element for accelerating the crystallization of an amorphous silicon film, vapor or gas containing the catalytic element is used, which are adsorbed on the amorphous silicon film directly or through a very thin oxide film. Therefore, the concentration of the catalytic element is finely controlled, and uniform addition thereof can be performed, so that the uniformity of crystallization can be improved. In particular, in the adsorption step, by using monomolecular layer adsorption, in particular, uniformity, controllability, and regeneration characteristics can be improved. Therefore, it is possible to provide an electric device using a crystalline silicon film and having high reliability.

Claims (32)

결정질 반도체 제조 방법에 있어서, 촉매 원소를 포함하는 유기 재료의 증기 또는 가스를 사용하여, 비정질 실리콘막의 표면상에, 피복율 1을 갖는 연속 단분자층에서의 실리콘막의 결정화를 가속화하는 촉매 원소를 포함하는 재료를 흡착하는 단계; 및 상기 촉매 원소를 이용하는 가열 처리에 의해서 상기 비정질 실리콘막을 결정화하는 단계를 포함하는 결정질 반도체 제조 방법.In the crystalline semiconductor manufacturing method, a material containing a catalytic element for accelerating crystallization of a silicon film in a continuous monolayer having a coverage of 1 on the surface of an amorphous silicon film by using vapor or gas of an organic material containing a catalyst element. Adsorbing; And crystallizing the amorphous silicon film by heat treatment using the catalytic element. 제1항에 있어서, 상기 피복율 1을 갖는 상기 단분자층에서, 상기 비정질 실리콘막의 표면이 하나의 단분자층으로 완전히 피복되는 결정질 반도체 제조 방법.The crystalline semiconductor manufacturing method according to claim 1, wherein the surface of the amorphous silicon film is completely covered with one monolayer in the monolayer having the coverage 1. 결정질 반도체 제조 방법에 있어서, 촉매 원소를 포함하는 유기 재료의 증기 또는 가스를 사용하여, 비정질 실리콘막의 표면상에, 연속 다분자층에서의 실리콘막의 결정화를 가속화하기 위해 촉매 원소를 포함하는 재료를 흡착하는 단계; 및 상기 촉매 원소를 이용하는 가열 처리에 의해서 상기 비정질 실리콘막을 결정화하는 단계를 포함하는 결정질 반도체 제조 방법.In the crystalline semiconductor manufacturing method, a material containing a catalytic element is adsorbed on the surface of an amorphous silicon film to accelerate the crystallization of the silicon film in a continuous multi-molecular layer by using a vapor or a gas of an organic material containing a catalytic element. Doing; And crystallizing the amorphous silicon film by heat treatment using the catalytic element. 제3항에 있어서, 피복율 1이상을 갖는 상기 다분자층에서, 상기 비정질 실리콘막의 표면은 적어도 하나의 단분자층으로 완전히 피복되며, 또한 흡착된 분자들이 상기 단분자층 상에 존재하는 결정질 반도체 제조 방법.4. The method of claim 3, wherein in the multi-molecular layer having a coverage of at least 1, the surface of the amorphous silicon film is completely covered with at least one monomolecular layer, and adsorbed molecules are present on the monomolecular layer. 결정질 반도체 제조 방법에 있어서, 비정질 실리콘막을 갖는 기판을 챔버 내에 배치하는 단계; 상기 비정질 실리콘막의 결정화를 가속화하기 위하여 적어도 하나의 촉매 원소를 포함하는 유기 재료의 증기 또는 가스를 상기 챔버 내에 도입하는 단계; 피복율 1을 갖는 연속 단분자층에서의 상기 유기 재료의 상기 도입된 증기 또는 가스를, 상기 비정질 실리콘막의 표면상에 흡착하는 단계; 및 상기 촉매 원소를 이용하는 가열 처리에 의해서 상기 비정질 실리콘막을 결정화하는 단계를 포함하는 결정질 반도체 제조 방법.12. A method of manufacturing a crystalline semiconductor, comprising: disposing a substrate having an amorphous silicon film in a chamber; Introducing a vapor or gas of an organic material comprising at least one catalytic element into the chamber to accelerate crystallization of the amorphous silicon film; Adsorbing said introduced vapor or gas of said organic material in a continuous monolayer having a coverage of 1 on the surface of said amorphous silicon film; And crystallizing the amorphous silicon film by heat treatment using the catalytic element. 결정질 반도체 제조 방법에 있어서, 비정질 실리콘막을 갖는 기판을 챔버내에 배치하는 단계; 상기 비정질 실리콘막의 결정화를 가속화하기 위하여 적어도 하나의 촉매 원소를 포함하는 유기 재료의 증기나 가스를 증발기내에서 발생하는 단계; 상기 유기 재료의 상기 발생된 증기나 가스를 상기 챔버내에 도입하는 단계; 피복율 1을 갖는 연속 단분자층에서의 상기 유기 재료의 상기 도입된 가스나 증기를 상기 비정질 실리콘막의 표면상에 흡착하는 단계; 및 상기 촉매 원소를 이용하는 가열 처리에 의해서 상기 비정질 실리콘막을 결정화하는 단계를 포함하는 결정질 반도체 제조 방법.10. A method of manufacturing a crystalline semiconductor, comprising: disposing a substrate having an amorphous silicon film in a chamber; Generating a vapor or gas of an organic material containing at least one catalytic element in an evaporator to accelerate crystallization of the amorphous silicon film; Introducing the generated vapor or gas of the organic material into the chamber; Adsorbing the introduced gas or vapor of the organic material in the continuous monolayer having a coverage of 1 on the surface of the amorphous silicon film; And crystallizing the amorphous silicon film by heat treatment using the catalytic element. 결정질 반도체 제조 방법에 있어서, 비정질 실리콘막을 갖는 기판을 챔버내에 배치하는 단계; 상기 비정질 실리콘막의 결정화를 가속화하기 위하여 촉매 원소를 포함하는 유기 재료의 증기나 가스를 챔버내에 도입하는 단계; 피복율 1을 갖는 연속 단분자층에서의 상기 유기 재료의 상기 도입된 가스나 증기를 상기 비정질 실리콘막의 표면상에 흡착하는 단계; 상기 흡착 단계와 동시에 광 조사를 행하여 상기 흡착된 증기나 가스의 분자들을 분해함으로써 상기 비정질 실리콘막의 표면 상에 상기 촉매 원소 또는 상기 촉매 원소의 화합물의 코팅막을 증착하는 단계; 및 상기 촉매 원소를 이용하는 가열 처리에 의해서 상기 비정질 실리콘막을 결정화하는 단계를 포함하는 결정질 반도체 제조 방법.10. A method of manufacturing a crystalline semiconductor, comprising: disposing a substrate having an amorphous silicon film in a chamber; Introducing a vapor or gas of an organic material containing a catalytic element into the chamber to accelerate the crystallization of the amorphous silicon film; Adsorbing the introduced gas or vapor of the organic material in the continuous monolayer having a coverage of 1 on the surface of the amorphous silicon film; Irradiating light simultaneously with the adsorption step to decompose molecules of the adsorbed vapor or gas to deposit a coating film of the catalyst element or the compound of the catalyst element on the surface of the amorphous silicon film; And crystallizing the amorphous silicon film by heat treatment using the catalytic element. 결정질 반도체 제조 방법에 있어서, 비정질 실리콘막을 갖는 기판을 챔버 내에 배치하는 단계; 상기 비정질 실리콘막의 결정화를 가속화하기 위하여 촉매 원소를 포함하는 유기 재료의 증기 또는 가스를 상기 챔버 내에 도입하는 단계; 피복율 1을 갖는 연속 단분자층에서의 상기 유기 재료의 상기 도입된 가스나 증기를 상기 비정질 실리콘막의 표면상에 흡착하는 단계; 상기 흡착 단계와 동시에 가열에 의해서 상기 흡착된 증기나 가스의 분자들을 분해함으로써 상기 비정질 실리콘막의 표면 상에 상기 촉매 원소 또는 상기 촉매 원소의 화합물의 코팅막을 증착하는 단계; 및 상기 촉매 원소를 이용하는 가열 처리에 의해서 상기 비정질 실리콘막을 결정화하는 단계를 포함하는 결정질 반도체 제조 방법.12. A method of manufacturing a crystalline semiconductor, comprising: disposing a substrate having an amorphous silicon film in a chamber; Introducing a vapor or gas of an organic material containing a catalytic element into the chamber to accelerate crystallization of the amorphous silicon film; Adsorbing the introduced gas or vapor of the organic material in the continuous monolayer having a coverage of 1 on the surface of the amorphous silicon film; Depositing a coating film of the catalyst element or the compound of the catalyst element on the surface of the amorphous silicon film by decomposing molecules of the adsorbed vapor or gas by heating simultaneously with the adsorption step; And crystallizing the amorphous silicon film by heat treatment using the catalytic element. 결정질 반도체 제조 방법에 있어서, 비정질 실리콘막을 갖는 기판을 챔버 내에 배치하는 단계; 상기 비정질 실리콘막의 결정화를 가속화하기 위하여 적어도 하나의 촉매 원소를 포함하는 유기 재료의 증기 또는 가스를 상기 챔버 내에 도입하는 단계; 연속 다분자층에서의 상기 유기 재료의 상기 도입된 증기 또는 가스를 상기 비정질 실리콘막의 표면상에 흡착하는 단계; 및 상기 촉매 원소를 이용하는 가열 처리에 의해서 상기 비정질 실리콘막을 결정화하는 단계를 포함하는 결정질 반도체 제조 방법.12. A method of manufacturing a crystalline semiconductor, comprising: disposing a substrate having an amorphous silicon film in a chamber; Introducing a vapor or gas of an organic material comprising at least one catalytic element into the chamber to accelerate crystallization of the amorphous silicon film; Adsorbing the introduced vapor or gas of the organic material in a continuous multi-molecular layer on the surface of the amorphous silicon film; And crystallizing the amorphous silicon film by heat treatment using the catalytic element. 결정질 반도체 제조 방법에 있어서, 비정질 실리콘막을 갖는 기판을 챔버내에 배치하는 단계; 상기 비정질 실리콘막의 결정화를 가속화하기 위하여 적어도 하나의 촉매 원소를 포함하는 유기 재료의 증기나 가스를 증발기내에서 발생하는 단계; 상기 유기 재료의 상기 발생된 증기나 가스를 상기 챔버내에 도입하는 단계; 연속 다분자층에서의 상기 유기 재료의 상기 도입된 가스나 증기를 상기 비정질 실리콘막의 표면상에 흡착하는 단계; 및 상기 촉매 원소를 이용하는 가열 처리에 의해서 상기 비정질 실리콘막을 결정화하는 단계를 포함하는 결정질 반도체 제조 방법.10. A method of manufacturing a crystalline semiconductor, comprising: disposing a substrate having an amorphous silicon film in a chamber; Generating a vapor or gas of an organic material containing at least one catalytic element in an evaporator to accelerate crystallization of the amorphous silicon film; Introducing the generated vapor or gas of the organic material into the chamber; Adsorbing the introduced gas or vapor of the organic material in a continuous multi-molecular layer on the surface of the amorphous silicon film; And crystallizing the amorphous silicon film by heat treatment using the catalytic element. 결정질 반도체 제조 방법에 있어서, 비정질 실리콘막을 갖는 기판을 챔버 내에 배치하는 단계; 상기 비정질 실리콘막의 결정화를 가속화하기 위하여 촉매 원소를 포함하는 유기 재료의 증기 또는 가스를 상기 챔버 내에 도입하는 단계; 연속 다분자층에서의 상기 유기 재료의 상기 도입된 가스나 증기를 상기 비정질 실리콘막의 표면상에 흡착하는 단계; 상기 흡착 단계와 동시에 광 조사에 의해서 상기 흡착된 증기나 가스의 분자들을 분해함으로써 상기 비정질 실리콘막의 표면 상에 상기 촉매 원소 또는 상기 촉매 원소의 화합물의 코팅막을 증착하는 단계; 및 상기 촉매 원소를 이용하는 가열 처리에 의해서 상기 비정질 실리콘막을 결정화하는 단계를 포함하는 결정질 반도체 제조 방법.12. A method of manufacturing a crystalline semiconductor, comprising: disposing a substrate having an amorphous silicon film in a chamber; Introducing a vapor or gas of an organic material containing a catalytic element into the chamber to accelerate crystallization of the amorphous silicon film; Adsorbing the introduced gas or vapor of the organic material in a continuous multi-molecular layer on the surface of the amorphous silicon film; Depositing a coating film of the catalyst element or the compound of the catalyst element on the surface of the amorphous silicon film by decomposing molecules of the adsorbed vapor or gas by light irradiation simultaneously with the adsorption step; And crystallizing the amorphous silicon film by heat treatment using the catalytic element. 결정질 반도체 제조 방법에 있어서, 비정질 실리콘막을 갖는 기판을 챔버 내에 배치하는 단계; 상기 비정질 실리콘막의 결정화를 가속화하기 위하여 촉매 원소를 포함하는 유기 재료의 증기 또는 가스를 상기 챔버 내에 도입하는 단계; 연속 다분자층에서의 상기 유기 재료의 상기 도입된 가스나 증기를 상기 비정질 실리콘막의 표면상에 흡착하는 단계; 상기 흡착 단계와 동시에 가열에 의해서 상기 흡착된 증기나 가스의 분자들을 분해함으로써 상기 비정질 실리콘막의 표면상에 상기 촉매 원소 또는 상기 촉매 원소의 화합물의 코팅막을 증착하는 단계; 및 상기 촉매 원소를 이용하는 가열 처리에 의해서 상기 비정질 실리콘막을 결정화하는 단계를 포함하는 결정질 반도체 제조 방법.12. A method of manufacturing a crystalline semiconductor, comprising: disposing a substrate having an amorphous silicon film in a chamber; Introducing a vapor or gas of an organic material containing a catalytic element into the chamber to accelerate crystallization of the amorphous silicon film; Adsorbing the introduced gas or vapor of the organic material in a continuous multi-molecular layer on the surface of the amorphous silicon film; Depositing a coating film of the catalytic element or a compound of the catalytic element on the surface of the amorphous silicon film by decomposing molecules of the adsorbed vapor or gas by heating simultaneously with the adsorption step; And crystallizing the amorphous silicon film by heat treatment using the catalytic element. 제5항에 있어서, 상기 촉매 원소는 Ni, Pd, Pt, Cu, Ag, Au, In, Sn, P, As, 또는 Sb인 결정질 반도체 제조 방법.The method of claim 5, wherein the catalytic element is Ni, Pd, Pt, Cu, Ag, Au, In, Sn, P, As, or Sb. 제5항에 있어서, 상기 촉매 원소는 VIII 그룹 원소들, IIIb, IVb, 및 Vb 원소들로부터 선택되는 결정질 반도체 제조 방법.The method of claim 5, wherein the catalytic element is selected from VIII group elements, IIIb, IVb, and Vb elements. 제6항에 있어서, 상기 촉매 원소는 Ni, Pd, Pt, Cu, Ag, Au, In, Sn, P, As, 또는 Sb인 결정질 반도체 제조 방법.The method of claim 6, wherein the catalytic element is Ni, Pd, Pt, Cu, Ag, Au, In, Sn, P, As, or Sb. 제6항에 있어서, 상기 촉매 원소는 VIII 그룹 원소들, IIIb, IVb, 및 Vb 원소들로부터 선택되는 결정질 반도체 제조 방법.The method of claim 6, wherein the catalytic element is selected from VIII group elements, IIIb, IVb, and Vb elements. 제7항에 있어서, 상기 촉매 원소는 Ni, Pd, Pt, Cu, Ag, Au, In, Sn, P, As, 또는 Sb인 결정질 반도체 제조 방법.The method of claim 7, wherein the catalytic element is Ni, Pd, Pt, Cu, Ag, Au, In, Sn, P, As, or Sb. 제7항에 있어서, 상기 촉매 원소는 VIII 그룹 원소들, IIIb, IVb, 및 Vb 원소들로부터 선택되는 결정질 반도체 제조 방법.8. The method of claim 7, wherein the catalytic element is selected from VIII group elements, IIIb, IVb, and Vb elements. 제8항에 있어서, 상기 촉매 원소는 Ni, Pd, Pt, Cu, Ag, Au, In, Sn, P, As, 또는 Sb인 결정질 반도체 제조 방법.The method of claim 8, wherein the catalytic element is Ni, Pd, Pt, Cu, Ag, Au, In, Sn, P, As, or Sb. 제8항에 있어서, 상기 촉매 원소는 VIII 그룹 원소들, IIIb, IVb, 및 Vb 원소들로부터 선택되는 결정질 반도체 제조 방법.The method of claim 8, wherein the catalytic element is selected from VIII group elements, IIIb, IVb, and Vb elements. 제9항에 있어서, 상기 촉매 원소는 Ni, Pd, Pt, Cu, Ag, Au, In, Sn, P, As, 또는 Sb인 결정질 반도체 제조 방법.The method of claim 9, wherein the catalytic element is Ni, Pd, Pt, Cu, Ag, Au, In, Sn, P, As, or Sb. 제9항에 있어서, 상기 촉매 원소는 VIII 그룹 원소들, IIIb, IVb, 및 Vb 원소들로부터 선택되는 결정질 반도체 제조 방법.10. The method of claim 9, wherein the catalytic element is selected from VIII group elements, IIIb, IVb, and Vb elements. 제10항에 있어서, 상기 촉매 원소는 Ni, Pd, Pt, Cu, Ag, Au, In, Sn, P, As, 또는 Sb인 결정질 반도체 제조 방법.The method of claim 10, wherein the catalytic element is Ni, Pd, Pt, Cu, Ag, Au, In, Sn, P, As, or Sb. 제10항에 있어서, 상기 촉매 원소는 VIII 그룹 원소들, IIIb, IVb, 및 Vb 원소들로부터 선택되는 결정질 반도체 제조 방법.The method of claim 10, wherein the catalytic element is selected from VIII group elements, IIIb, IVb, and Vb elements. 제11항에 있어서, 상기 촉매 원소는 Ni, Pd, Pt, Cu, Ag, Au, In, Sn, P, As, 또는 Sb인 결정질 반도체 제조 방법.The method of claim 11, wherein the catalytic element is Ni, Pd, Pt, Cu, Ag, Au, In, Sn, P, As, or Sb. 제11항에 있어서, 상기 촉매 원소는 VIII 그룹 원소들, IIIb, IVb, 및 Vb 원소들로부터 선택되는 결정질 반도체 제조 방법.12. The method of claim 11 wherein the catalytic element is selected from VIII group elements, IIIb, IVb, and Vb elements. 제12항에 있어서, 상기 촉매 원소는 Ni, Pd, Pt, Cu, Ag, Au, In, Sn, P, As, 또는 Sb인 결정질 반도체 제조 방법.The method of claim 12, wherein the catalytic element is Ni, Pd, Pt, Cu, Ag, Au, In, Sn, P, As, or Sb. 제12항에 있어서, 상기 촉매 원소는 VIII 그룹 원소들, IIIb, IVb, 및 Vb 원소들로부터 선택되는 결정질 반도체 제조 방법.The method of claim 12, wherein the catalytic element is selected from VIII group elements, IIIb, IVb, and Vb elements. 제1항에 있어서, 상기 촉매 원소는 Ni, Pd, Pt, Cu, Ag, Au, In, Sn, P, As, 또는 Sb인 결정질 반도체 제조 방법.The method of claim 1, wherein the catalytic element is Ni, Pd, Pt, Cu, Ag, Au, In, Sn, P, As, or Sb. 제1항에 있어서, 상기 촉매 원소는 VIII 그룹 원소들, IIIb, IVb, 및 Vb 원소들로부터 선택되는 결정질 반도체 제조 방법.The method of claim 1, wherein the catalytic element is selected from VIII group elements, IIIb, IVb, and Vb elements. 제3항에 있어서, 상기 촉매 원소는 Ni, Pd, Pt, Cu, Ag, Au, In, Sn, P, As, 또는 Sb인 결정질 반도체 제조 방법.The method of claim 3, wherein the catalytic element is Ni, Pd, Pt, Cu, Ag, Au, In, Sn, P, As, or Sb. 제3항에 있어서, 상기 촉매 원소는 VIII 그룹 원소들, IIIb, IVb, 및 Vb 원소들로부터 선택되는 결정질 반도체 제조 방법.The method of claim 3, wherein the catalytic element is selected from VIII group elements, IIIb, IVb, and Vb elements.
KR1019960032547A 1995-08-04 1996-08-05 Crystalline Semiconductor Manufacturing Method Expired - Fee Related KR100300808B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP95-219531 1995-08-04
JP21953195A JP3889071B2 (en) 1995-08-04 1995-08-04 Crystalline semiconductor manufacturing method
JP26259295A JP3889073B2 (en) 1995-09-13 1995-09-13 Crystalline semiconductor manufacturing method
JP95-262592 1995-09-13

Publications (2)

Publication Number Publication Date
KR970013401A KR970013401A (en) 1997-03-29
KR100300808B1 true KR100300808B1 (en) 2001-11-22

Family

ID=66250252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960032547A Expired - Fee Related KR100300808B1 (en) 1995-08-04 1996-08-05 Crystalline Semiconductor Manufacturing Method

Country Status (1)

Country Link
KR (1) KR100300808B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101169058B1 (en) 2006-03-10 2012-07-26 엘지디스플레이 주식회사 Thin film transistor and fabrication method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101169058B1 (en) 2006-03-10 2012-07-26 엘지디스플레이 주식회사 Thin film transistor and fabrication method of the same

Also Published As

Publication number Publication date
KR970013401A (en) 1997-03-29

Similar Documents

Publication Publication Date Title
KR100287486B1 (en) A method of fabricating a semiconductor device and an apparatus for fabricating a semiconductor device
KR0171923B1 (en) Semiconductor device and method for fabricating the same
US5843225A (en) Process for fabricating semiconductor and process for fabricating semiconductor device
KR0169508B1 (en) Semiconductor manufacturing process
KR100273831B1 (en) Manufacturing Method of Semiconductor Device
KR100297318B1 (en) Method of manufacturing a semiconductor device
KR100559060B1 (en) Crystalline Semiconductor Manufacturing Method
JP3464287B2 (en) Method for manufacturing semiconductor device
KR100376372B1 (en) A semiconductor device and method of manufacturing the same
KR100513143B1 (en) A method of manufacturing a transistor
KR100322655B1 (en) Manufacturing method of semiconductor device and crystalline silicon semiconductor
US6348367B1 (en) Method for manufacturing a semiconductor device
KR100279217B1 (en) Semiconductor device formation method, crystalline semiconductor film formation method, thin film transistor formation method and semiconductor device manufacturing method
JPH06296020A (en) Semiconductor device and manufacture thereof
US6337109B1 (en) Method of producing crystalline semiconductor
KR0180573B1 (en) Semiconductor device and manufacturing method
KR100300808B1 (en) Crystalline Semiconductor Manufacturing Method
JP3889071B2 (en) Crystalline semiconductor manufacturing method
JP3889073B2 (en) Crystalline semiconductor manufacturing method
JP3844526B2 (en) Crystalline silicon film manufacturing method
KR100326529B1 (en) a method of manufacturing a semiconductor device
US6974763B1 (en) Method of forming semiconductor device by crystallizing amorphous silicon and forming crystallization promoting material in the same chamber
US7141461B2 (en) Method for manufacturing a semiconductor device
KR100315756B1 (en) Semiconductor device manufacturing method and apparatus therefor
JPH09148251A (en) Semiconductor and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960805

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19990609

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19960805

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20010326

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20010620

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20010621

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20040609

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20050531

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20060522

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20070607

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20080603

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20090609

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20100610

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20110607

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20120517

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20120517

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20140509