[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100308788B1 - 표면탄성파 듀플렉서 및 그의 제조방법 - Google Patents

표면탄성파 듀플렉서 및 그의 제조방법 Download PDF

Info

Publication number
KR100308788B1
KR100308788B1 KR1019990045731A KR19990045731A KR100308788B1 KR 100308788 B1 KR100308788 B1 KR 100308788B1 KR 1019990045731 A KR1019990045731 A KR 1019990045731A KR 19990045731 A KR19990045731 A KR 19990045731A KR 100308788 B1 KR100308788 B1 KR 100308788B1
Authority
KR
South Korea
Prior art keywords
pattern
signal pattern
substrate
acoustic wave
filter
Prior art date
Application number
KR1019990045731A
Other languages
English (en)
Other versions
KR20010037951A (ko
Inventor
이만형
Original Assignee
곽정소
주식회사 케이이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 곽정소, 주식회사 케이이씨 filed Critical 곽정소
Priority to KR1019990045731A priority Critical patent/KR100308788B1/ko
Publication of KR20010037951A publication Critical patent/KR20010037951A/ko
Application granted granted Critical
Publication of KR100308788B1 publication Critical patent/KR100308788B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/30Time-delay networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/46Filters
    • H03H9/64Filters using surface acoustic waves
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02992Details of bus bars, contact pads or other electrical connections for finger electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

표면탄성파 여파기를 내장할 패키지 내에 마이크로스트립 선로 형태를 설계, 제조 및 내장하여 경박 및 단소화하고, 패키지의 바닥면에 마이크로 스트립 선로를 형성하며, 소정 형태로 제조된 리드 프레임을 부착하여 전기적인 단자 역할은 물론 공기층의 형성으로 마이크로스트립 선로의 특성 임피던스를 균일하게 유지시킨다.
기판의 저면 및 표면에 송신 여파기 신호 패턴, 수신 여파기 신호 패턴, 안테나 신호 패턴 및 접지 패턴을 형성하여 전기적으로 연결함과 아울러 기판의 저면에 위상 정합용 마이크로스트립 선로 패턴을 형성하여 양 단부의 위치에 관통 홀을 형성하고, 기판의 표면에 후막을 형성한 후 소성하고 송신 여파기 신호 패턴, 수신 여파기 신호 패턴, 안테나 신호 패턴 및 접지 패턴을 형성한 후 기판 표면의 송신 여파기 신호 패턴, 수신 여파기 신호 패턴, 안테나 신호 패턴 및 접지 패턴과 관통 홀을 통해 전기적으로 연결하며, 기판의 하부에는 리드 프레임을 고정하여 리드 프레임의 내측에 형성되는 공기층 내에 마이크로스트립 선로 패턴이 위치되게 하고 상면에 시일 링을 배치하며, 기판에 송신용 여파기 및 수신용 여파기를 고정시키고 와이어 본딩하며, 후막에 시일 링 및 실링 캡을 정렬하고 기밀 봉지한다.

Description

표면탄성파 듀플렉서 및 그의 제조방법{Surface acoustic wave duplexer and manufacturing method thereof}
본 발명은 표면탄성파 듀플렉서 및 그의 제조방법에 관한 것이다.
일반적으로 듀플렉서는 저주파 대역에 존재하는 송신용 여파기 및 고주파 대역에 존재하는 수신용 여파기를 구비하고, 이들 송신용 여파기 및 수신용 여파기의 단자를 결합하여 3단자망으로 구성한 통신용 분파기이다.
이러한 듀플렉서로서는 유전체 공진기 형태 및 다층 세라믹 기판을 사용하는 표면탄성파 여파기 형태가 있다.
여기서, 상기 유전체 공진기 형태의 듀플렉서는 복수의 유전체 공진기로 이루어지는 것으로서 사용 주파수의 범위가 낮을 경우에 파장이 길어지게 되므로 중심 주파수를 맞추기 위해서는 크기 및 중량이 커지게 된다.
그리고 상기 다층 세라믹 기판을 사용하는 표면탄성파 여파기 형태의 듀플렉서는 도 1에 도시된 바와 같이 두 개의 표면탄성파 여파기 즉, 중심 주파수가 서로 상이한 송신용 표면탄성파 여파기(10) 및 수신용 표면탄성파 여파기(11)를 구비하고, 이들 송신용 표면탄성파 여파기(10)의 출력단자 및 수신용 표면탄성파 여파기(11)의 입력단자를 하나의 단자를 병렬로 결합하여 3단자 회로망으로 구성하며, 그 병렬 결합한 송신용 표면탄성파 여파기(10)의 출력단자 및 수신용 표면탄성파 여파기(11)의 입력단자를 안테나 단자로 사용하고 있다.
이러한 표면탄성파 듀플렉서를 설계함에 있어서는 송신용 표면탄성파 여파기(10) 및 수신용 표면탄성파 여파기(11)의 각각의 중심 주파수에 대한 상호간의 간섭을 최소화할 수 있도록 위상 매칭소자(12)를 배치하여 임피던스 특성 및 감쇠 특성을 개선하는 것이 필수적이다.
즉, 상기 송신용 표면탄성파 여파기(10) 및 수신용 표면탄성파 여파기(11)는 고유 특성상 단일 소자의 설계 형태로서 통과대역이 저주파 측에 존재하는 송신용 표면탄성파 여파기(10)의 임피던스 특성은 수신용 표면탄성파 여파기(11)의 수신대역의 주파수에 대하여 매우 높은 임피던스를 가지므로 별도의 위상 정합회로(12)가 불필요하다.
그러나 통과대역이 고주파 측에 존재하는 수신용 표면탄성파 여파기(11)는 송신용 표면탄성파 여파기(10)의 송신대역의 주파수에 대하여 매우 낮은 임피던스를 가지게 되고, 이로 인하여 상기 송신용 표면탄성파 여파기(10)가 송신하는 소정의 신호가 수신용 표면탄성파 여파기(11)를 통과하는 역류가 발생하게 되므로 상기한 위상 매칭소자(12)를 구비하여 임피던스 특성 및 감쇠 특성을 개선하는 것이 반드시 요구된다.
상기한 종래의 표면탄성파 듀플렉서는 적층 세라믹 공정에 의한 고도의 정밀 기술이 요구된다.
그러므로 공정 장비가 구비되어 있지 않을 경우에 제조가 곤란하고, 패키지의 내부에 위상 정합회로의 패턴과 각종 회로의 패턴을 구현할 경우에 설계 값과 실제 값 사이의 오차 범위가 커질 우려가 있어 정확한 듀플렉서의 성능 구현이 곤란하며, 또한 패키지의 제작에 소요되는 경비가 고가이므로 양산에 적용하기가 더욱 어려운 문제점이 있었다.
따라서 본 발명의 목적은 소정의 이론적인 접근에 의해 위상 매칭소자의 형태 및 규격을 유도하고, 표면탄성파 여파기를 내장할 패키지 내에 분포소자인 마이크로스트립 선로 형태로 설계 및 제조하여 내장함으로써 경박 및 단소화(短小化)할 수 있는 표면탄성파 듀플렉서 및 그의 제조방법을 제공하는데 있다.
본 발명의 다른 목적은 패키지의 바닥면에 마이크로 스트립 선로를 형성함과 아울러 소정 형태로 제조된 리드 프레임을 용접이나 브레이징 방법으로 부착하여 전기적인 단자 역할은 물론 공기층의 형성에 의해 상기 마이크로스트립 선로의 특성 임피던스를 균일하게 유지시킬 수 있도록 하는 표면탄성파 듀플렉서 및 그의 제조방법을 제공하는데 있다.
이러한 목적을 달성하기 위한 본 발명의 표면탄성파 듀플렉서 및 그의 제조방법에 따르면, 기판의 저면 및 표면에 송신 여파기 신호 패턴, 수신 여파기 신호 패턴, 안테나 신호 패턴 및 접지 패턴을 형성하여 전기적으로 연결함과 아울러 기판의 저면에 위상 정합용 마이크로스트립 선로 패턴을 형성하여 양 단부의 위치에 관통 홀을 형성하는 제 1 과정; 기판의 표면에 제 2 층인 후막을 형성한 후 소성하고 송신 여파기 신호 패턴, 수신 여파기 신호 패턴, 안테나 신호 패턴 및 접지 패턴을 형성한 후 상기 제 1 과정에서 형성한 기판 표면의 송신 여파기 신호 패턴, 수신 여파기 신호 패턴, 안테나 신호 패턴 및 접지 패턴과 관통 홀을 통해 전기적으로 연결하는 제 2 과정; 상기 기판의 하부에 리드 프레임을 고정하여 리드 프레임의 내측에 형성되는 공기층 내에 상기 마이크로스트립 선로 패턴이 위치되게 하고 상면에 시일 링을 배치하는 제 3 과정; 상기 기판에 송신용 여파기 및 수신용 여파기를 고정시키고 와이어 본딩하는 제 4 과정; 및 상기 제 2 층에 시일 링 및 실링 캡을 정렬하고 기밀 봉지하는 제 5 과정으로 이루어짐을 특징으로 한다.
본 발명의 표면탄성파 듀플렉서에 따르면, 저면 및 표면에 송신 여파기 신호 패턴, 수신 여파기 신호 패턴, 안테나 신호 패턴 및 접지 패턴을 형성하여 전기적으로 연결됨과 아울러 기판의 저면에 위상 정합용 마이크로스트립 선로 패턴이 형성되어 양 단부의 위치에 관통 홀을 형성되는 기판; 상기 기판의 표면에 형성되고 송신 여파기 신호 패턴, 수신 여파기 신호 패턴, 안테나 신호 패턴 및 접지 패턴이 형성되어 상기 기판 표면의 송신 여파기 신호 패턴, 수신 여파기 신호 패턴, 안테나 신호 패턴 및 접지 패턴과 복수의 관통 홀을 통해 전기적으로 연결하는 후막; 상기 기판의 하부에 고정되어 상기 마이크로스트립 선로 패턴이 내측의 공기층 내에 위치되게 하는 리드 프레임; 상기 후막에 고정되고 와이어 본딩되는 송신용 여파기 및 수신용 여파기; 및 상기 후막의 상부에 고정되어 기밀 봉지하는 시일 링 및 실링 캡으로 구성됨을 특징으로 한다.
그리고 상기 기판은, 알루미나 세라믹 기판이고, 상기 후막은 유전체 세라믹 페이스트를 도포하여 소성하고, 기판은 0.25∼0.45㎜의 두께로 형성되며, 상기 후막은; 50㎛ 이상의 두께를 가지며, 상기 리드 프레임은; 0.6㎜ 이상의 두께를 가지는 것을 특징으로 한다.
도 1은 일반적인 표면탄성파 듀플렉서의 3단자 회로망을 보인 블록도이고,
도 2는 본 발명의 표면탄성파 듀플렉서에서 세라믹 패키지를 보인 도면으로
도 2a는 세라믹 패키지의 제 1 층 기판의 배면을 보인 도면이고,
도 2b는 세라믹 패키지의 제 1 층 기판의 표면을 보인 도면이며,
도 2c는 세라믹 패키지의 제 2 층 후막의 표면을 보인 도면이며,
도 3은 본 발명의 표면탄성파 듀플렉서에 사용되는 시일 링을 보인 도면이며,
도 4는 본 발명의 표면탄성파 듀플렉서에 사용되는 실링 캡을 보인 도면이며,
도 5는 본 발명의 표면탄성파 듀플렉서에 사용되는 리드 프레임을 보인 도면이며,
도 6은 본 발명을 설명하기 위한 마이크로스트립 선로의 모식도이며,
도 7a 내지 도 7d는 본 발명의 표면탄성파 듀플렉서의 조립 공정을 보인 도면이다.
*도면의 주요 부분에 대한 부호의 설명*
20 : 기판 21, 21a, 21b : 송신 여파기 신호 패턴
22, 22a, 22b : 수신 여파기 신호 패턴
23, 23a, 23b, 24, 24a, 30 : 안테나 신호 패턴
25, 25a, 25b : 접지 패턴 26 : 위상 정합용 마이크로스트립 선로 패턴
27 : 관통 홀 28 : 전극 패턴
35 : 시일 링 40 : 실링 캡
50 : 리드 프레임
이하 첨부된 도 2 내지 도 7의 도면을 참조하여 본 발명의 표면탄성파 듀플렉서 및 그의 제조방법을 상세히 설명한다.
도 2는 본 발명의 표면탄성파 듀플렉서에서 세라믹 패키지를 보인 도면으로 도 2a는 제 1 층 기판의 배면을 보인 도면이다.
여기서, 부호 20은 기판이다. 상기 기판(20)은 알루미나 세라믹, 글라스 세라믹 또는 글라스 에폭시 계통을 사용할 수 있고, 열적, 기계적 및 전기적 안정성을 고려할 경우에 알루미나 세라믹 기판을 사용하는 것이 바람직하다.
그리고 상기 기판(20)의 두께는 약 0.25∼0.45㎜로 설정하고, 경박 단소화의 설계를 위하여 바람직하기로는 약 0.35㎜로 설정한다.
이러한 기판(20)에, 기판(20)의 길이 방향으로 좌우 양측의 중간부에는 송신 여파기 신호 패턴(21) 및 수신 여파기 신호 패턴(22)이 각기 형성되고, 폭 방향으로 좌우 양측의 중간부에는 안테나 신호 패턴(23, 24)이 각기 형성됨과 아울러 송신 여파기 신호 패턴(21), 수신 여파기 신호 패턴(22) 및 안테나 신호 패턴(23, 24)의 좌우 양측으로 각기 접지 패턴(25)이 형성되며, 기판(20)의 내면에는 소정 형상의 위상 정합용 마이크로스트립 선로 패턴(26)이 형성되어 위상 정합용 마이크로스트립 선로 패턴(26)의 양 단부에 관통 홀(27)이 형성된다.
상기 마이크로스트립 선로 패턴(26)은, 외부회로와 연결될 단자부 즉, 송신 여파기 신호 패턴(21), 수신 여파기 신호 패턴(22), 안테나 신호 패턴(23, 24) 및 접지 패턴(25)들 이외에 표면탄성파 여파기의 위상 조정을 통해 듀플렉서의 안테나 단자의 수신 필터 측의 임피던스 특성을 개선할 수 있도록 소정의 특성 임피던스 및 길이로 최적화되어 배치된다.
도 2b는 제 1 층 기판의 표면을 보인 도면이다.
이에 도시된 바와 같이 기판(20)의 표면에는, 상기 기판(20)의 배면에 형성된 송신 여파기 신호 패턴(21), 수신 여파기 신호 패턴(22) 및 안테나 신호 패턴(23, 24)의 대향 위치에 각기 송신 여파기 신호 패턴(21a), 수신 여파기 신호 패턴(22a) 및 안테나 신호 패턴(23a, 24a)이 형성되고, 이들 송신 여파기 신호 패턴(21, 21a), 수신 여파기 신호 패턴(22, 22a) 및 안테나 신호 패턴(23, 23a)(24, 24a)은 각기 기판(20)의 측면에 홈을 형성하여 도금한 전극 패턴(28)을 통해 상호간에 연결된다.
그리고 상기 기판(20) 표면의, 상기 송신 여파기 신호 패턴(21a), 수신 여파기 신호 패턴(22a) 및 안테나 신호 패턴(23a, 24a)과 상기 관통 홀(27)을 제외한 나머지 전체 내면에는 상기 송신 여파기 신호 패턴(21a), 수신 여파기 신호 패턴(22a) 및 안테나 신호 패턴(23a, 24a)과 상기 위상 정합용 마이크로스트립 선로 패턴(26)의 특성 임피던스를 유지하기 위한 접지 패턴(25a)이 형성되며, 이 접지 패턴(25a)은 공통접지에 해당된다.
여기서, 공통접지인 상기 접지 패턴(25a)의 영역은, 기판(20)의 배면에 형성된 상기 위상 정합용 마이크로스트립 선로 패턴(26)이 차지하는 면적보다 충분히 크게 형성하여 상기 접지 패턴(25a)의 영역 내에 위상 정합용 마이크로스트립 선로 패턴(26)이 충분히 포함되도록 한다.
도 2c는 제 2 층의 표면을 보인 도면이다.
이에 도시된 바와 같이 제 2 층은 상기한 마이크로스트립 선로 패턴(26)의 설계를 용이하게 하기 위하여 제 1 층의 알루미나 세라믹 기판(20)과 거의 동일한 유전율을 갖는 유전체 세라믹 페이스트를 사용하여, 상기 송신 여파기 신호 패턴(21a), 수신 여파기 신호 패턴(22a) 및 안테나 신호 패턴(23a, 24a)을 전기적으로 연결시키기 위한 복수의 관통 홀(via hole)(29)을 남겨 두고, 스크린 프린팅이나 닥터 브레이드법 등에 의해 제 1 층의 표면에 약 50㎛ 이상 두께의 후막을 형성한 후 소성(sintering)한다.
그리고 두 개의 표면탄성파 필터와 와이어 본딩을 하기 위한 패드 패턴과, 그 외의 소정의 패턴을 구현하기 위하여 전도성, 와이어 본딩성 및 땜납과의 접합성 등이 우수한 물질로 전극을 형성 즉, 송신 여파기 신호 패턴(21b), 수신 여파기 신호 패턴(22b), 안테나 신호 패턴(23b, 30) 및 접지 패턴(25b)을 형성하고, 이들 제 2 층의 패턴과 제 1 층의 패턴을 상호간에 전기적으로 연결 즉, 제 2 층의 송신 여파기 신호 패턴(21b), 수신 여파기 신호 패턴(22b), 안테나 신호 패턴(23b, 30) 및 접지 패턴(25b)과 제 1 층의 송신 여파기 신호 패턴(21a), 수신 여파기 신호 패턴(22a), 안테나 신호 패턴(23a, 24a) 및 접지 패턴(25a)을 상기 관통 홀(30)을 통해 연결한다.
도 3은 본 발명의 표면탄성파 듀플렉서에 사용되는 시일 링(seal ring)을 보인 도면이고, 도 4는 실링 캡(sealing cap)을 보인 도면이다.
이에 도시된 바와 같이 본 발명의 시일 링(35) 및 실링 캡(40)은 상기 제 2 층의 외곽에 형성된 접지 패턴(25b)내에 순차적으로 위치하여 납땜 등으로 봉지(sealing)하는 것으로서 시일 링(35) 및 실링 캡(40)을 제 2 층의 접지 패턴(25b)의 폭보다 약간 작게 설계하여 봉지할 경우에 접합 표면적을 크게 하고, 봉지에 의한 기밀성을 증진시킬 수 있도록 한다.
도 5는 본 발명의 표면탄성파 듀플렉서에 사용되는 리드 프레임을 보인 도면이다.
이에 도시된 바와 같이 리드 프레임(50)은 마이크로스트립 선로 패턴(26)의 특성을 안정화시키기 위하여 마이크로스트립 선로 패턴(26)의 위치에 공기층(air gap)을 형성할 수 있도록 약 0.6㎜ 이상의 두께로 리드 프레임(26)의 패턴을 형성한다.
이러한 리드 프레임(50)은 세라믹 패키지의 제 1 층 바닥면에 고정 즉, 도 2a에 도시된 송신 여파기 신호 패턴(21), 수신 여파기 신호 패턴(22), 안테나 신호 패턴(23, 24) 및 접지 패턴(25)과 고온용 금속성 페이스트를 사용하여 브레이징으로 접속 및 고정되고, 리드 프레임(50)이 부착되면 일련의 공정을 진행한 후 필요 없는 부분은 절단 성형한다.
참고적으로 도 6은 마이크로스트립 선로의 모식도이다.
여기서, 부호 60은 접지 플레인이고, 부호 61은 유전기판이며, 부호 62는 마이크로스트립 선로 패턴이다.
상기 유전기판(61)의 두께가 h이고, 마이크로스트립 선로 패턴(62)의 두께가 t이며, 마이크로스트립 선로 패턴(62)의 두께 t가 고려되지 않을 경우의 선폭이 W이며, 마이크로스트립 선로 패턴(62)의 두께 t가 고려될 경우의 선폭이 Weff이며, 유전기판(61)은 유전율 εr을 가지고 있으며, 마이크로스트립 선로 패턴(62)은 공기와 접해 있는 경계조건을 가지고 있다.
그러면, 두께가 고려된 마이크로스트립 선로 패턴(62)의 경계조건()에서 유전기판(61)의 실효 유전율 εreff와 특성 임피던스 Z0은 다음의 수학식 1 내지 수학식 3에 의하여 구해진다.
,
상기한 도 2a의 마이크로스트립 선로 패턴(26)의 선폭은 상기의 수학식 1 내지 수학식 3에 의하여 주어진다.
일반적으로 듀플렉서에서는 송신 표면탄성파 여파기 및 수신 표면탄성파 여파기 사이의 간섭은 낮은 주파수 대역에서 발생하는데, 높은 주파수 대역에서는 충분히 상호 간섭을 피할 수 있을 정도로 임피던스가 크기 때문에 낮은 중심 주파수를 갖는 송신용 표면탄성파 여파기에서는 별도의 위상 정합회로가 필요 없지만 송신용 표면탄성파 여파기의 낮은 주파수 대역에서 상호 간섭을 일으키는 수신용 표면탄성파 여파기의 임피던스 Zin(x)은 다음의 수학식 4와 같이 상당히 크게 조정하는 위상 정합회로의 설계가 수반되어야 한다.
여기서, Z0은 상기 수학식 2에서 구한 마이크로스트립 선로 패턴(61)의 임피던스이고, ZL은 수신용 표면탄성파 여파기의 간섭 대역 즉, 송신 주파수 대역에서 여파기의 부하 임피던스이며, Z는 마이크로스트립 전송선로의 길이이며, β는 위상상수이다. 부하의 임피던스가 양의 허수 값을 가질 경우에는 마이크로스트립 선로의 길이는 λ/4보다 약간 작고, 음의 허수 값을 가질 경우에는 λ/4보다 약간 큰 값을 가진다.
도 7a 내지 도 7d는 본 발명의 표면탄성파 듀플렉서의 조립 공정을 보인 도면이다.
도 7a에 도시된 바와 같이 기판(20)의 하부에 리드 프레임(50)을 고정하여 리드 프레임(50)으로 이루어지는 공기층 내에 위상 정합용 마이크로스트립 선로 패턴(26)이 위치하게 하고, 상면 제 2 층에 시일 링(35)을 위치시킨 패키지를 패키지 지지용 캐리어 위에 정렬하고, 도 7b와 같이 송신용 여파기(71) 및 수신용 여파기(72)를 도전성 에폭시 또는 비전도성 에폭시를 사용하여 다이본딩한다.
이후 도 7c에 도시된 바와 같이 외부 단자와 전기적인 연결을 위하여 안테나 단자는 안테나 신호 패턴(23b, 30)에 연결되도록 와이어 본딩하고, 송신용 여파기의 신호단자 및 수신용 여파기의 신호단자는 송신 여파기 신호 패턴(21b) 및 수신 여파기 신호 패턴(22b)에 각기 와이어 본딩한다.
그리고 송신단자는 안테나 단자에 직접 연결되는 반면에 수신단자는 위상조정용 마이크로스트립 선로 패턴(26)을 지나 안테나 단자에 접속되게 하고, 칩 내의 접지단자는 접지 패드(25b)에 와이어 본딩한다.
여기서, 안테나 단자를 2개로 분기한 이유는 채용할 시스템의 송신 및 수신 전력을 분산시켜 내전력성을 보강하기 위함이다.
마지막으로 도 7d에 도시된 바와 같이 칩을 보호하고 외부 환경의 영향을 차폐하기 위하여 시일 링(35)에 실링 캡(40)을 정렬한 후 용접이나 용융 접합에 의하여 기밀 봉지한다.
이상에서와 같이 본 발명에 따르면, 표면탄성파 듀플렉서가 내부적으로 임피던스와 정합이 이루어져 있으므로 별도의 조정이 필요 없고, 종래의 듀플렉서용 다층 적층 세라믹 패키지에 비하여 소형화, 경량화 및 저가격화 등이 가능하다.

Claims (6)

  1. 기판의 저면 및 표면에 송신 여파기 신호 패턴, 수신 여파기 신호 패턴, 안테나 신호 패턴 및 접지 패턴을 형성하여 전기적으로 연결함과 아울러 기판의 저면에 위상 정합용 마이크로스트립 선로 패턴을 형성하여 양 단부의 위치에 관통 홀을 형성하는 제 1 과정;
    기판의 표면에 제 2 층인 후막을 형성한 후 소성하고 송신 여파기 신호 패턴, 수신 여파기 신호 패턴, 안테나 신호 패턴 및 접지 패턴을 형성한 후 상기 제 1 과정에서 형성한 기판 표면의 송신 여파기 신호 패턴, 수신 여파기 신호 패턴, 안테나 신호 패턴 및 접지 패턴과 관통 홀을 통해 전기적으로 연결하는 제 2 과정;
    상기 기판의 하부에 리드 프레임을 고정하여 리드 프레임의 내측에 형성되는 공기층 내에 상기 마이크로스트립 선로 패턴이 위치되게 하고 상면에 시일 링을 배치하는 제 3 과정;
    상기 기판에 송신용 여파기 및 수신용 여파기를 고정시키고 와이어 본딩하는 제 4 과정; 및
    상기 제 2 층에 시일 링 및 실링 캡을 정렬하고 기밀 봉지하는 제 5 과정으로 이루어짐을 특징으로 하는 표면탄성파 듀플렉서의 제조방법.
  2. 저면 및 표면에 송신 여파기 신호 패턴, 수신 여파기 신호 패턴, 안테나 신호 패턴 및 접지 패턴을 형성하여 전기적으로 연결됨과 아울러 기판의 저면에 위상 정합용 마이크로스트립 선로 패턴이 형성되어 양 단부의 위치에 관통 홀을 형성되는 기판;
    상기 기판의 표면에 형성되고 송신 여파기 신호 패턴, 수신 여파기 신호 패턴, 안테나 신호 패턴 및 접지 패턴이 형성되어 상기 기판 표면의 송신 여파기 신호 패턴, 수신 여파기 신호 패턴, 안테나 신호 패턴 및 접지 패턴과 복수의 관통 홀을 통해 전기적으로 연결하는 후막;
    상기 기판의 하부에 고정되어 상기 마이크로스트립 선로 패턴이 내측의 공기층 내에 위치되게 하는 리드 프레임;
    상기 후막에 고정되고 와이어 본딩되는 송신용 여파기 및 수신용 여파기; 및
    상기 후막의 상부에 고정되어 기밀 봉지하는 시일 링 및 실링 캡으로 구성됨을 특징으로 하는 특징으로 하는 표면탄성파 듀플렉서.
  3. 제 2 항에 있어서,
    상기 기판은 알루미나 세라믹 기판이고, 상기 후막은 유전체 세라믹 페이스트를 도포하여 소성한 것임을 특징으로 하는 표면탄성파 듀플렉서.
  4. 제 2 항 또는 제 3 항에 있어서, 상기 기판은;
    0.25∼0.45㎜의 두께로 형성되는 것을 특징으로 하는 표면탄성파 듀플렉서.
  5. 제 2 항 또는 제 3 항에 있어서, 상기 후막은;
    50㎛ 이상의 두께를 가지는 것을 특징으로 하는 표면탄성파 듀플렉서.
  6. 제 2 항에 있어서, 상기 리드 프레임은;
    0.6㎜ 이상의 두께를 가지는 것을 특징으로 하는 표면탄성파 듀플렉서.
KR1019990045731A 1999-10-21 1999-10-21 표면탄성파 듀플렉서 및 그의 제조방법 KR100308788B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990045731A KR100308788B1 (ko) 1999-10-21 1999-10-21 표면탄성파 듀플렉서 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990045731A KR100308788B1 (ko) 1999-10-21 1999-10-21 표면탄성파 듀플렉서 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20010037951A KR20010037951A (ko) 2001-05-15
KR100308788B1 true KR100308788B1 (ko) 2001-11-02

Family

ID=19616256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990045731A KR100308788B1 (ko) 1999-10-21 1999-10-21 표면탄성파 듀플렉서 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100308788B1 (ko)

Also Published As

Publication number Publication date
KR20010037951A (ko) 2001-05-15

Similar Documents

Publication Publication Date Title
US4881116A (en) Package for integrated circuit
US4925024A (en) Hermetic high frequency surface mount microelectronic package
US6252778B1 (en) Complex electronic component
US20030151471A1 (en) Multilayer ceramic device
US5451818A (en) Millimeter wave ceramic package
EP1195839B1 (en) Waveguide coupler
JPH10242716A (ja) 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
US8682403B2 (en) Filter having impedance matching circuits
CN104051352A (zh) 基于高温共烧陶瓷的毫米波芯片外壳及其制造方法
JP2020005018A (ja) 差動伝送線路、配線基板および半導体用パッケージ
KR20050122242A (ko) 저 프로파일 세라믹 rf 필터
EP0235503B1 (en) Hermetic high frequency surface mount microelectronic package
JP3580680B2 (ja) 高周波用パッケージおよびその接続構造
KR100308788B1 (ko) 표면탄성파 듀플렉서 및 그의 제조방법
KR100541079B1 (ko) 세라믹 패키지 및 그 제조방법
KR100336520B1 (ko) 표면탄성파 듀플렉서 및 그의 제조방법
JP3398315B2 (ja) 高周波素子収納用パッケージ
US6188299B1 (en) Dielectric filter and method of manufacturing the same
JP2001230342A (ja) 高周波回路部品搭載用基板の実装構造
KR100550917B1 (ko) Pcb 기판을 이용한 saw 듀플렉서
CN115343812B (zh) 输入输出构件和制备方法及封装基座和光器件
JP2001189405A (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
WO2021149491A1 (ja) 配線基体および電子装置
JP3840160B2 (ja) 高周波素子収納用パッケージ
JP2002198712A (ja) 導波管変換基板及び高周波モジュール

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19991021

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20010830

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20010901

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20010903

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20040901

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20040901

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee