KR100292088B1 - Method of fabricating semiconductor device - Google Patents
Method of fabricating semiconductor device Download PDFInfo
- Publication number
- KR100292088B1 KR100292088B1 KR1019980032106A KR19980032106A KR100292088B1 KR 100292088 B1 KR100292088 B1 KR 100292088B1 KR 1019980032106 A KR1019980032106 A KR 1019980032106A KR 19980032106 A KR19980032106 A KR 19980032106A KR 100292088 B1 KR100292088 B1 KR 100292088B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- film
- gas
- plasma
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 캐퍼시터 형성공정에 있어서 고유전박막으로 탄탈륨질화산화막을 이용하는 동시에 캐퍼시터 형성시 발생하는 오염을 효과적으로 방지하여 캐퍼시터의 성능을 크게 향상시킬 수 있는 방법에 관한 것이다. 본 발명에 의하면, 사전 세정공정, 하부전극 형성공정, 도핑공정, 탄탈륨질화산화막 형성공정 및 상부전극 형성공정의 일부 또는 전부를 일관적으로 진행할 수 있으므로 자연산화막의 성장 및 오염입자의 발생을 방지할 수 있다.The present invention relates to a method in which a tantalum nitride oxide film is used as a high dielectric film in a capacitor forming process of a semiconductor device, and at the same time, it is possible to effectively prevent contamination caused when forming a capacitor, thereby greatly improving the performance of the capacitor. According to the present invention, part or all of the pre-cleaning step, the lower electrode forming step, the doping step, the tantalum nitride oxide film forming step and the upper electrode forming step can be performed consistently, thereby preventing the growth of the natural oxide film and the generation of contaminating particles. Can be.
Description
본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 반도체 소자의 캐퍼시터 형성공정에 있어서 고유전박막으로 탄탈륨질화산화막을 이용하는 동시에 캐퍼시터 형성시 발생하는 오염을 효과적으로 방지하여 캐퍼시터의 성능을 크게 향상시킬 수 있는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and in particular, a method of using a tantalum nitride oxide film as a high dielectric film in the process of forming a capacitor of a semiconductor device, and at the same time, effectively preventing contamination caused when forming a capacitor, thereby greatly improving the performance of the capacitor. It is about.
반도체 소자의 집적도가 높아짐에 따라 셀의 면적은 급격하게 축소되는 추세에 있으나, 셀 면적의 감소에도 불구하고 반도체 소자가 우수한 특성을 가지기 위해서는 셀 정전용량이 일정량 이상으로 유지되어야 한다. 따라서, 셀 동작에 필요한 정전용량은 그대로 유지하면서 반도체소자의 신뢰성도 확보할 수 있는 공정개발이 현재 여러 가지 반도체장치에서 해결되어야 할 가장 큰 과제로 대두되고 있다.As the integration of semiconductor devices increases, the area of a cell decreases rapidly. However, despite the reduction in cell area, the cell capacitance must be maintained above a certain amount in order to have excellent characteristics. Therefore, the development of a process capable of securing the reliability of semiconductor devices while maintaining the capacitance required for cell operation has been the biggest problem to be solved in various semiconductor devices.
반도체 소자의 캐퍼시터에 있어서 실리콘질화막 및 실리콘산화막의 복합층을 유전막으로 이용하는 NO(Nitride-Oxide) 캐퍼시터가 종래에 많이 사용되었었다. 그런데, 이러한 NO 캐퍼시터는, 캐퍼시터용 전극의 표면적을 증가시키기 위해 반구형실리콘을 이용해도, 현재 반도체 소자에서 요구되는 고유전률을 충족시키지 못하는실정이다. 그 이유는 실리콘질화막과 실리콘산화막의 유전률이 각각 7과 3.5로서 낮은 값을 갖기 때문이다.In the capacitor of the semiconductor device, a NO (Nitride-Oxide) capacitor using a composite layer of a silicon nitride film and a silicon oxide film as a dielectric film has been widely used in the past. By the way, even if hemispherical silicon is used to increase the surface area of a capacitor electrode, such a NO capacitor does not satisfy the high dielectric constant currently required for semiconductor devices. The reason is that the dielectric constant of the silicon nitride film and the silicon oxide film is 7 and 3.5, respectively, and has a low value.
한편, 실리콘질화막 및 실리콘산화막의 복합층이 가지는 저유전률의 단점을 보완하기 위해, 최근에 고유전막 재료로 채택되어 사용되는 탄탈륨산화막(Ta2O5)은 유전률이 25 정도로서 비교적 높은 값을 갖는다. 그러나, 탄탈륨산화막 내의 산소가 결핍되는 현상이 자주 발생하기 때문에 이로 인해 유전률이 떨어지고 누설전류가 크게 증가하여 원하는 전기적 특성을 만족하지 못하는 실정이다. 또한, 상부전극으로 보통 이용되는 다결정실리콘이나 금속질화막 등과 계면특성이 나쁠 뿐 아니라 높은 고유 응력(intrinsic stress) 스트레스 상태에 있기 때문에 전기적인 특성도 열악하여 개선점이 많이 남아 있는 상태이다.On the other hand, in order to make up for the shortcomings of the low dielectric constant of the composite layer of the silicon nitride film and the silicon oxide film, a tantalum oxide film (Ta 2 O 5 ) recently adopted and used as a high dielectric film material has a relatively high value of 25. However, since oxygen deficiency occurs frequently in the tantalum oxide film, the dielectric constant decreases and the leakage current increases greatly, thereby failing to satisfy desired electrical characteristics. In addition, since the interfacial characteristics such as polysilicon or metal nitride film, which are commonly used as the upper electrode, are poor, electrical properties are also poor due to high intrinsic stress, and many improvement points remain.
한편, 종래의 캐퍼시터 형성에 공정에 따르면, 하부전극 형성 전 표면 세정, 하부전극 형성, 유전막형성, 상부전극 형성 등의 공정이 여러 공정장비를 이동하면서 진행되기 때문에 반도체 기판이 대기에 노출되어 자연산화막이 형성되거나 오염이 되는 문제가 있었다. 이러한 자연산화막과 불순물의 오염은 캐퍼시터의 정전용량을 감소시키고 누설전류를 증가시키는 등 반도체 소자의 전기적 특성을 악화시키는 요인이 되었다. 또한 이러한 단계들이 각각 다른 장비에서 진행하므로 공정이 복잡하여 공정진행이 지연될 뿐 아니라 수율이 낮아지는 문제가 있었다.On the other hand, according to the conventional capacitor forming process, since the process such as surface cleaning, lower electrode formation, dielectric film formation, upper electrode formation, etc. before the lower electrode formation is carried out by moving the various process equipment, the semiconductor substrate is exposed to the atmosphere and the natural oxide film There was a problem of this being formed or polluted. The contamination of the natural oxide film and impurities has caused deterioration of the electrical characteristics of the semiconductor device, such as reducing the capacitance of the capacitor and increasing the leakage current. In addition, since these steps are performed in different equipment, the process is complicated, and the process progress is not only delayed, but also the yield is lowered.
종래기술을 이용한 반도체 소자의 캐퍼시터 형성방법을 간략히 설명하면 다음과 같다. 먼저, 반도체 기판에 캐퍼시터 형성 전 공정, 예컨대 콘택구조를 형성한 후, 그 콘택에 하부전극 구조를 형성한다. 이어서, 하부전극이 형성된 웨이퍼를 희석된 HF 수용액에 담가(wet HF dip), 하부전극 상에 존재하는 자연산화막을 제거한다. 이와 같은 습식세정(wet cleaning)을 실시한 반도체 기판에 자연산화막이 재형성되는 것을 방지하기 위해 적어도 2시간 이내에 유전막을 형성한다. 이 유전막이 산화막 계열일 경우는 상기 반도체 기판을 산소분위기에서 열처리하여 유전막의 막질을 개선한다. 이 때, 산소분위기를 형성하기 위해 O2나 N2O 혹은 O3가스를 이용한다. 열처리는 보통 가열로(furnace)나 급속열처리(Rapid Thermal Process; RTP)장비를 사용하여 행한다. 다음 단계로 유전막에 상부전극을 화학기상 증착법 혹은 스퍼터링법으로 증착한다. 상부전극으로는 보통 금속질화막이나 다결정 실리콘이 사용된다. 상부전극의 형성 후에는 사진공정 및 식각공정을 적용하여 반도체 소자의 캐퍼시터 제조를 완료한다.A method of forming a capacitor of a semiconductor device using the prior art will be briefly described as follows. First, a process before forming a capacitor, for example, a contact structure is formed on a semiconductor substrate, and then a lower electrode structure is formed on the contact. Subsequently, the wafer on which the lower electrode is formed is immersed in a diluted HF aqueous solution (wet HF dip) to remove the native oxide film on the lower electrode. A dielectric film is formed within at least 2 hours in order to prevent the natural oxide film from being re-formed on the semiconductor substrate subjected to such wet cleaning. When the dielectric film is an oxide film series, the semiconductor substrate is heat-treated in an oxygen atmosphere to improve the film quality of the dielectric film. At this time, O 2 or N 2 O or O 3 gas is used to form an oxygen atmosphere. Heat treatment is usually carried out using furnaces or Rapid Thermal Process (RTP) equipment. Next, the upper electrode is deposited on the dielectric layer by chemical vapor deposition or sputtering. As the upper electrode, a metal nitride film or polycrystalline silicon is usually used. After the formation of the upper electrode, a photolithography process and an etching process are applied to complete the manufacture of the capacitor of the semiconductor device.
이와 같은 종래의 캐퍼시터 형성방법은 다음과 같은 문제를 갖고 있다.This conventional capacitor formation method has the following problems.
첫째, 자연산화막을 습식세정하기 때문에, 산화막이 완전히 제거되지 않거나, 반도체 기판이 불순물에 다시 오염된다. 일반적으로, 자연산화막 등의 계면물질과 불순물, 오염입자(particle) 등은 반도체 소자의 캐퍼시터의 성능에 큰 영향을 끼친다. 종래기술에 의하면, 반도체 소자의 캐퍼시터를 형성하는 단계를 수행하기 위해 반도체 기판이 여러 장비를 이동한다. 이 때, 반도체 기판이 대기 중에 노출됨으로써 그 표면에 수십 Å의 자연산화막이 형성된다. 이러한 자연산화막은 반도체 소자의 전기적·물리적 특성을 저하시킨다. 그런데, 자연산화막의 제거에 있어서, 종래와 같이 HF 담금(dip) 등의 습식 화학세정(wet chemical cleaning)공정을 사용할 경우 자연산화막이 완전히 제거되지 않는 경우가 많다. 그리고, 습식세정시 습식조(wet bath)로부터의 불순물과 오염입자에 반도체 기판이 오염되기 쉽다. 둘째, 종래기술에 따르면, 캐퍼시터용 유전막으로써 탄탈륨산화막을 이용할 때, 잔류가스나 부산물 그리고 대기에 노출될 때 흡착된 수분에 의해서 탄탈륨산화막 내에서 산소 결핍이 심화되어 누설 전류가 증가되는 문제가 있다. 셋째, 탄탈륨산화막의 형성 후, 산소분위기에서 웨이퍼를 열처리할 때 800℃ 이상의 고온에서 가스가 오버 플로우(over-flow)되어, 비정질인 탄탈륨산화막이 원주(columnar) 구조로 결정화된다. 이 때, 결정립계를 따라서 산소가 빠르게 확산하여, 하부전극으로 다결정실리콘을 이용할 경우에, 다결정실리콘층과 탄탈륨산화막의 사이에 실리콘질화산화막(SiON)이 두껍게 형성되어 전체 캐퍼시터의 정전용량을 감소시키는 원인이 된다. 넷째, 종래의 제조 방법은 공정 단계가 복잡하여 수율이 낮기 때문에 가열로를 사용할 경우는 대구경 기판의 처리에 부적합한 문제가 있다. 다섯째, 캐퍼시터의 상부전극으로 금속질화물이 주로 사용되는데, 이 금속질화물이 탄탈륨산화막과 반응을 일으켜 유전특성을 열화시킬 뿐 아니라 탄탈륨산화막과 금속질화물 간의 접착성(adhesion)이 나빠서 캐퍼시터의 전기적특성이 열화된다.First, since the natural oxide film is wet-washed, the oxide film is not completely removed or the semiconductor substrate is contaminated with impurities again. In general, interfacial materials such as natural oxide films, impurities, contaminated particles, and the like have a great influence on the performance of a capacitor of a semiconductor device. According to the prior art, a semiconductor substrate moves several pieces of equipment to perform the step of forming a capacitor of the semiconductor element. At this time, the semiconductor substrate is exposed to the air, and thus, several tens of kPa of natural oxide film is formed on the surface thereof. This natural oxide film lowers the electrical and physical properties of the semiconductor device. By the way, in the removal of the natural oxide film, when the wet chemical cleaning process such as HF dipping is conventionally used, the natural oxide film is often not completely removed. In addition, the semiconductor substrate is easily contaminated by impurities and contaminant particles from the wet bath during wet cleaning. Second, according to the prior art, when the tantalum oxide film is used as the dielectric film for the capacitor, oxygen deficiency in the tantalum oxide film is intensified by residual gas or by-products and moisture adsorbed when exposed to the air, thereby increasing leakage current. Third, after the formation of the tantalum oxide film, when the wafer is heat treated in an oxygen atmosphere, the gas overflows at a high temperature of 800 ° C. or higher, and the amorphous tantalum oxide film is crystallized in a columnar structure. At this time, when oxygen diffuses rapidly along the grain boundary and polycrystalline silicon is used as the lower electrode, a thick silicon nitride oxide film (SiON) is formed between the polycrystalline silicon layer and the tantalum oxide film to reduce the capacitance of the entire capacitor. Becomes Fourth, the conventional manufacturing method has a problem that it is unsuitable for the treatment of large diameter substrates when using a heating furnace because the process steps are complicated and the yield is low. Fifth, metal nitride is mainly used as the upper electrode of the capacitor, and the metal nitride reacts with the tantalum oxide film to degrade the dielectric properties, and the adhesion between the tantalum oxide film and the metal nitride is poor, thereby deteriorating the electrical characteristics of the capacitor. do.
그 외에, 반도체 장비 운용 상의 문제가 있다. 캐퍼시터 형성의 단위공정인 표면 전처리, 하부전극형성, 유전막형성 및 처리, 상부전극형성 등의 공정이 순차적으로 서로 다른 장비에서 이루어지므로 처리소요시간(turn around time)이 길고, 시간지연 없이(no-time delay) 공정을 진행하기 위해서는 다음 공정 장비할당(allocation)을 위해 장비를 대기시켜야 하므로 장비의 유휴시간(idle time)이 길다는 문제점이 있다.In addition, there are problems in operating semiconductor equipment. Processes such as surface pretreatment, lower electrode formation, dielectric film formation and treatment, and upper electrode formation, which are the unit processes of capacitor formation, are sequentially performed in different equipment, resulting in a long turn around time and no time delay (no- In order to proceed with the time delay process, the equipment has to wait for the next process equipment allocation, so the idle time of the equipment is long.
따라서, 본 발명의 기술적 과제는 다수의 단위공정을 차례로 진행할 경우라도 자연산화막의 성장 및 오염입자의 발생을 방지할 수 있는 반도체 소자의 제조방법을 제공하는 데 있다.Accordingly, the technical problem of the present invention is to provide a method of manufacturing a semiconductor device capable of preventing growth of natural oxide film and generation of contaminant particles even when a plurality of unit processes are sequentially performed.
본 발명의 다른 기술적 과제는 공정을 단순화하여 수율을 증대시킬 수 있을 뿐 아니라 처리기판 간의 공정 균일도(wafer to wafer uniformity)를 높일 수 있는 반도체 소자의 제조방법을 제공하는 데 있다.Another technical problem of the present invention is to provide a method of manufacturing a semiconductor device that can simplify the process and increase the yield, as well as increase the wafer uniformity between wafers.
본 발명의 또 다른 기술적 과제는 종래기술에서 채용했던 유전막을 대신에 우수한 고유전막특성과 안정성을 갖는 새로운 유전막인 탄탈륨질화산화막을 이용한 반도체 소자의 제조방법을 제공하는 데 있다.Another technical problem of the present invention is to provide a method of manufacturing a semiconductor device using a tantalum nitride oxide film, which is a new dielectric film having excellent high-k dielectric properties and stability instead of the dielectric film employed in the prior art.
본 발명의 또 다른 기술적 과제는 상·하부전극과의 계면 이질감이 적고, 산소공극에 의한 누설전류의 문제가 없는 유전막을 이용한 반도체 소자의 제조방법을 제공하는 데 있다.It is still another object of the present invention to provide a method for manufacturing a semiconductor device using a dielectric film having less interface heterogeneity with upper and lower electrodes, and having no problem of leakage current due to oxygen voids.
상기한 기술적 과제들을 해결하기 위한 본 발명의 반도체 소자 제조방법은, 적어도 하나 이상의 반응기 모듈을 가지는 반도체 공정처리장치에서 반도체 소자를제조하되; 상기 공정처리장치의 반응기 내에 소정 공정을 거친 반도체 기판을 위치시키는 단계와; TaCl5, Ta[N(CH3)2]5, Ta(OC2H5)5-n(OCH2CH2OCH3)n, Ta[N(C2H5)2]5및 Ta(OC2H5)5로 구성된 화합물군으로부터 선택된 어느 하나를 탄탈륨 원료로 사용하여 1 mTorr∼100 Torr 범위의 증착압력과 300∼700℃ 범위의 증착온도에서 화학기상증착공정으로 상기 반도체 기판 상에 탄탈륨질화산화막을 형성하는 단계를 포함하는 것을 특징으로 한다, 단, n은 1≤n≤4 인 정수.The semiconductor device manufacturing method of the present invention for solving the above technical problem, to manufacture a semiconductor device in a semiconductor processing apparatus having at least one reactor module; Placing a semiconductor substrate through a predetermined process in a reactor of the processing apparatus; TaCl 5 , Ta [N (CH 3 ) 2 ] 5 , Ta (OC 2 H 5 ) 5-n (OCH 2 CH 2 OCH 3 ) n , Ta [N (C 2 H 5 ) 2 ] 5 and Ta (OC Tantalum nitride on the semiconductor substrate by chemical vapor deposition at a deposition pressure in the range of 1 mTorr to 100 Torr and a deposition temperature in the range of 300 to 700 ° C using any one selected from the group consisting of 2 H 5 ) 5 as a tantalum raw material. And forming an oxide film, wherein n is an integer of 1 ≦ n ≦ 4.
이 경우, 상기 탄탈륨질화산화막을 형성한 반응기와 동일한 반응기에서 상기 반도체 기판을 인-시튜 플라즈마 세정하는 단계를 상기 탄탈륨질화산화막의 형성단계 전에 먼저 거치는 것이 바람직하다.In this case, it is preferable to first pass the in-situ plasma cleaning of the semiconductor substrate in the same reactor as the reactor in which the tantalum nitride oxide film is formed before the formation of the tantalum nitride oxide film.
상기 플라즈마 세정단계에서는, 할로겐원소 함유기체의 플라즈마를 이용하거나, 할로겐원소 함유기체에 비활성 기체를 혼합하여 사용하거나, 할로겐원소 함유기체의 플라즈마와 수소성분을 함유한 기체의 플라즈마를 함께 사용할 수도 있다.In the plasma cleaning step, a plasma of a halogen element-containing gas may be used, or an inert gas may be mixed with a halogen element-containing gas, or a plasma of a halogen element-containing gas and a gas containing a hydrogen component may be used together.
한편, 상기 탄탈륨질화산화막의 형성단계 직전에 캐퍼시터용 하부전극을 형성하는 단계를 더 포함할 수도 있다. 즉, 플라즈마 세정이 행해졌다면 그 이후에, 플라즈마 세정이 행해지지 않았다면 그대로, 탄탈륨질화산화막의 형성 직전에 하부전극을 형성할 수도 있다. 이 때, 상기 하부전극으로서 도전성 불순물이 도핑된 실리콘막, 질화 금속막, 노블 금속막, 내화물 금속막, 니어-노블 금속막 및 전도성 산화막으로 구성된 도전성 박막군으로부터 선택된 어느 하나를 이용할 수 있다. 그 외에도, 상기 하부전극으로서 플라즈마 도핑이 실시된, 버섯돌기를 갖는 다결정 실리콘막을 이용할 수도 있다.Meanwhile, the method may further include forming a lower electrode for a capacitor immediately before forming the tantalum nitride oxide film. In other words, if plasma cleaning has been performed, and if plasma cleaning has not been performed thereafter, the lower electrode may be formed just before formation of the tantalum nitride oxide film. In this case, any one selected from the group of conductive thin films composed of a silicon film, a metal nitride film, a noble metal film, a refractory metal film, a near-noble metal film, and a conductive oxide film doped with conductive impurities may be used as the lower electrode. In addition, a polycrystalline silicon film having a mushroom protrusion may be used as the lower electrode, which has been plasma-doped.
상기 탄탈륨질화산화막을 형성한 후에는 그 계면특성 및 막질을 개선하기 위해, 이를 플라즈마 처리하는 단계를 더 거치되, 상기 탄탈륨질화산화막의 형성공정이 진행된 반응기와 동일한 반응기 또는 저산소 분위기를 통해 이동한 다른 반응기에서 상기 플라즈마 처리단계를 진행하는 것이 바람직하다. 이 때, 탄탈륨질화산화막의 플라즈마 처리단계에서는 산소성분함유 화합물 기체, 질소성분함유 화합물 기체 및 수소성분함유 화합물 기체로 구성된 기체군으로부터 선택된 어느 하나의 플라즈마를 이용하는 것이 더 바람직하다.After the tantalum nitride oxide film is formed, in order to improve its interfacial properties and film quality, the plasma treatment is further performed, and the tantalum nitride oxide film is moved through the same reactor or a low oxygen atmosphere as the reactor in which the formation process of the tantalum nitride oxide film is performed. It is preferable to proceed with the plasma treatment step in the reactor. At this time, in the plasma treatment step of the tantalum nitride oxide film, it is more preferable to use any one plasma selected from the group consisting of an oxygen-containing compound gas, a nitrogen-containing compound gas and a hydrogen-containing compound gas.
상기 탄탈륨 원료가 TaCl5인 경우에는 상기 TaCl5와 함께 산소함유기체와 질소함유기체를 상기 반응기에 공급하여 상기 화학기상증착공정을 행하는 것이 바람직하고, 상기 탄탈륨 원료가 Ta[N(CH3)2]5혹은 Ta[N(C2H5)2]5인 경우에는 상기 Ta[N(CH3)2]5혹은 Ta[N(C2H5)2]5와 함께 산소함유기체를 상기 반응기에 공급하여 상기 화학기상증착공정을 행하는 것이 바람직하다.When the tantalum raw material is TaCl 5 , the chemical vapor deposition process is preferably performed by supplying an oxygen-containing gas and a nitrogen-containing gas together with the TaCl 5 to the reactor, and the tantalum raw material is Ta [N (CH 3 ) 2. ] 5 or Ta [N (C 2 H 5 ) 2 ] 5 , the oxygen-containing gas together with Ta [N (CH 3 ) 2 ] 5 or Ta [N (C 2 H 5 ) 2 ] 5 The chemical vapor deposition step is preferably performed by supplying the
탄탈륨질화산화막의 형성을 위한 반응가스에, 수소성분함유기체, 비활성기체 및 비활성원소함유기체로 구성된 기체군으로부터 선택된 적어도 어느 하나의 기체를 더 첨가할 수 있다.At least one gas selected from the group consisting of a hydrogen-containing gas, an inert gas and an inert element-containing gas may be further added to the reaction gas for forming the tantalum nitride oxide film.
또한, 상기 탄탈륨질화산화막의 형성단계에서 사용되는 기체를 플라즈마에 의해 이온화하여 사용할 수도 있다.In addition, the gas used in the formation of the tantalum nitride oxide film may be ionized by a plasma.
이러한 방법으로 탄탈륨질화산화막을 형성한 다음에는 상부전극을 형성하는단계를 더 진행하되, 상기 상부전극으로서 도전성 불순물이 도핑된 실리콘막, 질화 금속막, 노블 금속막, 내화물 금속막, 니어-노블 금속막 및 전도성 산화막으로 구성된 도전성 박막군으로부터 선택된 어느 하나를 사용하는 것이 바람직하다.After the tantalum nitride oxide film is formed in this manner, a step of forming an upper electrode is further performed, wherein the upper electrode is a silicon film, a metal nitride film, a noble metal film, a refractory metal film, or a near-noble metal doped with conductive impurities. It is preferable to use any one selected from the group of conductive thin films composed of a film and a conductive oxide film.
이하, 반도체 소자의 캐퍼시터 형성공정을 본 발명의 바람직한 실시예로 설명하기로 한다.Hereinafter, a capacitor forming process of a semiconductor device will be described as a preferred embodiment of the present invention.
실시예에 따르면, 복수의 반응기 모듈을 가지는 반도체 공정처리장치에서 캐퍼시터 형성공정이 진행된다. 처리장치의 반응기 내에는, 캐퍼시터 형성 전 공정이 완료된 반도체 기판을 장착되며, 하부전극을 형성하기에 앞서 반도체 기판을 인-시튜(in-situ) 플라즈마 세정한다.According to an embodiment, a capacitor forming process is performed in a semiconductor processing apparatus having a plurality of reactor modules. In the reactor of the processing apparatus, a semiconductor substrate on which a process before capacitor formation is completed is mounted, and the semiconductor substrate is cleaned in-situ prior to forming the lower electrode.
이러한 사전 세정공정에 불화규소(SF6)와 아르곤(Ar)의 혼합기체의 플라즈마가 사용되었다. 물론 이 공정에서, 플라즈마 세정을 위해 사용되는 기체는 일반적인 불화물 기체를 단독으로 사용해도 무방하며, 여기에 비활성 기체나 수소성분을 함유한 기체를 혼합하여 사용할 수도 있다. 불화물 기체로서, 불화탄소, 불화질소, 불화염소, 불화규소, 불화브롬, 불화인, 불화황, 불화염소 및 불화아세닉 중의 어느 하나를 사용할 수 있다. 또한, 혼합하여 사용되는 비활성 기체로서, 아르곤, 네온, 크립톤과 같은 기체가 선택될 수 있으며, 수소성분을 함유한 기체로서는 H2, SiH4, Si2H6, BH3, AsH3, PH3, GeH4, SiH2Cl2및 NH3중의 어느 하나가 선택될 수 있다.In this pre-cleaning process, plasma of a mixed gas of silicon fluoride (SF 6 ) and argon (Ar) was used. Of course, in this process, the gas used for the plasma cleaning may be used alone as a general fluoride gas, it may be used by mixing an inert gas or a gas containing a hydrogen component. As the fluoride gas, any one of carbon fluoride, nitrogen fluoride, chlorine fluoride, silicon fluoride, bromine fluoride, phosphorus fluoride, sulfur fluoride, chlorine fluoride, and an arsenic fluoride can be used. In addition, as an inert gas used by mixing, a gas such as argon, neon, krypton may be selected, and as a gas containing hydrogen, H 2 , SiH 4 , Si 2 H 6 , BH 3 , AsH 3 , PH 3 , GeH 4 , SiH 2 Cl 2 and NH 3 can be selected.
이와 같이 인-시튜 사전 세정공정을 행한 후에, 캐퍼시터용 하부전극을 형성한다. 상기한 각 공정 단계를 하나의 반응기에서 진행하거나, 다른 반응기에서 진행하더라도 반응기간 이동시 진공이나 산소가 적은 분위기를 통하여 반도체 기판을 이동하게 함으로써 기판의 표면이 재오염되지 않도록 한다. 하부전극으로서, 도핑된 실리콘막, 버섯돌기를 갖는 도핑된 다결정 실리콘막, 질화 금속막, 노블(noble) 금속막, 내화물 금속막 및 니어-노블(near-noble) 금속막 및 전도성 산화막 중의 어느 하나를 사용하여도 무방하다. 상기 전도성 산화막에는 RuO2또는 IrO2가 포함된다. 본 실시예에서는, 하부전극으로서 버섯돌기를 갖는 다결정 실리콘막을 먼저 형성하고 이를 포스핀(PH3) 기체의 플라즈마에 의해 처리함으로써 도전성 불순물 도핑 및 표면세정을 행하는 동시에 그 표면의 버섯 돌기를 강화하였다. 물론, 도핑되는 불순물의 종류에 따라 플라즈마 처리에 사용되는 기체가 달라지는데, 일반적으로는 도핑하고자 하는 성분과 수소의 화합물 기체의 플라즈마를 사용하면 된다. 이 때, 발생하는 수소 플라즈마가 표면세정을 행하는 동시에 그 표면의 버섯 돌기를 강화하는 역할을 하게 된다. 따라서, 보론(Boron)이나 아세닉(Arsenic)을 도핑하고자 할 때에는, BH3나 AsH3가 각각 사용된다.After performing the in-situ pre-cleaning process as described above, the lower electrode for the capacitor is formed. Even if the above process steps are carried out in one reactor or in another reactor, the surface of the substrate is not recontaminated by moving the semiconductor substrate through a vacuum or oxygen-free atmosphere when the reaction period is shifted. As the lower electrode, any one of a doped silicon film, a doped polycrystalline silicon film having mushroom protrusions, a metal nitride film, a noble metal film, a refractory metal film, a near-noble metal film, and a conductive oxide film May be used. The conductive oxide film includes RuO 2 or IrO 2 . In this embodiment, a polycrystalline silicon film having a mushroom protrusion as a lower electrode is first formed and treated by plasma of phosphine (PH 3 ) gas to conduct conductive impurity doping and surface cleaning, and at the same time, to strengthen the mushroom protrusion on the surface thereof. Of course, the gas used in the plasma treatment varies depending on the type of the impurity to be doped. Generally, plasma of the compound gas of the component and hydrogen to be doped may be used. At this time, the generated hydrogen plasma performs surface cleaning and strengthens the mushroom protrusions on the surface. Therefore, when doping with Boron or Arsenic, BH 3 or AsH 3 are used, respectively.
그 다음, 탄탈륨질화산화막을 화학기상 증착공정에 의해 증착하여 캐퍼시터용 유전막을 형성하게 되는데, 이 때 사용되는 탄탈륨의 원료 기체로는 TPE(Ta(OC2H5)5), PDMAT(Ta[N(CH3)2]5), PDEAT(Ta[N(C2H5)2]5), 탄탈륨-2-메톡시-에톡사이드(Ta(OC2H5)5-n(OCH2CH2OCH3)n), TaCl5등 탄탈륨을 함유한 유기 또는 무기 화합물 중의 어느 하나가 사용될 수 있다.Next, a tantalum nitride oxide film is deposited by a chemical vapor deposition process to form a dielectric film for a capacitor. The raw material gas of tantalum used at this time is TPE (Ta (OC 2 H 5 ) 5 ), PDMAT (Ta [N (CH 3 ) 2 ] 5 ), PDEAT (Ta [N (C 2 H 5 ) 2 ] 5 ), tantalum-2-methoxy-ethoxide (Ta (OC 2 H 5 ) 5-n (OCH 2 CH 2 Either organic or inorganic compounds containing tantalum, such as OCH 3 ) n ), TaCl 5 , can be used.
이 중에서, 탄탈륨-2-메톡시-에톡사이드(이하, Ta(OEt)5-n(OR)n이라고 함, 여기서 OEt:OC2H5, OR:OCH2CH2OCH3)는 Ta(OEt)5를 (HOCH2CH2OCH3)을 n의 정량으로 첨가하여 새로이 합성한 전구체로써, n의 수에 따라서 화학적 성질이 변화하게 된다. 바람직한 실시예로서는 n=1,2인 Ta(OEt)4(OR) 혹은 Ta(OEt)3(OR)2가 사용될 수 있는데, 증기압은 상용되고 있는 Ta(OEt)5보다 같거나 높아서 현재까지 Ta(OEt)5용으로 개발된 대부분의 화학증착장치에 모두 이용될 수 있을 뿐 아니라, Ta(OEt)5-n(OR)n의 녹는점이 -20℃ 이하로 상온(21℃)근처에서 녹는점을 갖는 Ta(OEt)5보다 훨씬 낮아서 화학적 안정이 높으며 응축 등으로 인한 문제가 거의 없다.Among these, tantalum-2-methoxy-ethoxide (hereinafter referred to as Ta (OEt) 5-n (OR) n , wherein OEt: OC 2 H 5 , OR: OCH 2 CH 2 OCH 3 ) is Ta (OEt). ) of the (HOCH2CH2OCH3) 5 by the addition to the amount by newly synthesized precursors of n, is the chemical properties change according to the number of n. As a preferred embodiment, Ta (OEt) 4 (OR) or Ta (OEt) 3 (OR) 2 with n = 1,2 can be used, and the vapor pressure is equal to or higher than the commercially available Ta (OEt) 5 , so that Ta ( Not only can it be used in most chemical vapor deposition apparatus developed for OEt) 5 , but also the melting point of Ta (OEt) 5-n (OR) n below -20 ℃ and near room temperature (21 ℃) It has much lower chemical stability than Ta (OEt) 5 and has almost no problems due to condensation.
본 실시예에서는 TPE를 사용하였다. 탄탈륨 소스가스로서 TPE를 사용하여 탄탈륨질화산화막을 형성할 경우, 반응가스로 TPE와 질소성분함유기체를 사용하였으며, TPE 기체는 0.01sccm∼1slm 범위 내에서의 유동속도로, 질소함유기체는 1sccm∼10slm 범위 내의 유동속도로 각각 반응기 내에 공급하고, 증착압력을 1 mTorr∼100 Torr 범위 내에서, 증착온도를 300∼700℃ 범위 내에서 각각 설정하여 증착공정을 진행하였다.In this example, TPE was used. In the case of forming a tantalum nitride oxide film using TPE as the tantalum source gas, TPE and nitrogen-containing gas were used as the reaction gas, and the TPE gas was flow rate within the range of 0.01 sccm to 1 slm, and the nitrogen-containing gas was 1 sccm to The deposition process was performed by supplying the reactor to each reactor at a flow rate within the range of 10 slm, and setting the deposition pressure within the range of 1 mTorr to 100 Torr and setting the deposition temperature within the range of 300 to 700 ° C.
이 때, 수소성분을 함유한 기체를 0.01sccm∼1slm의 유동속도로 공급하여 함께 사용할 수 있으며, 수소성분을 함유한 기체로서는 H2, SiH4, Si2H6, BH3, AsH3,PH3, GeH4, SiH2Cl2및 NH3중의 어느 하나가 선택될 수 있다.At this time, the hydrogen-containing gas may be supplied at a flow rate of 0.01 sccm to 1 slm and used together. As the gas containing hydrogen, H 2 , SiH 4 , Si 2 H 6 , BH 3 , AsH 3 , PH Any one of 3 , GeH 4 , SiH 2 Cl 2 and NH 3 can be selected.
또한 탄탈륨질화산화막을 형성할 때, 플라즈마를 발생시켜서 사용하는 원료를 이온화하여 사용하였다. 이러한 플라즈마를 사용하는 경우, 플라즈마 파워(plasma power)는 10W∼3kW, 질소성분함유기체나 수소성분함유기체의 유동속도는 10sccm∼10slm, 증착온도는 300∼700℃, 그리고 반응기내 압력은 1mTorr∼100Torr인 조건에서 증착공정을 진행하였다.When the tantalum nitride oxide film was formed, a raw material used by generating a plasma was ionized and used. In the case of using such a plasma, the plasma power is 10 W to 3 kW, the flow rate of nitrogen-containing gas or hydrogen-containing gas is 10 sccm to 10 slm, the deposition temperature is 300 to 700 ° C., and the pressure in the reactor is 1 mTorr to The deposition process was performed under the condition of 100 Torr.
한편, 탄탈륨 소스가스로서 PDMAT나 PDEAT를 사용하여 탄탈륨질화산화막을 형성할 경우, 반응 가스로 PDMAT혹은 PDEAT 외에 산소성분함유기체를 더 사용하였으며, 이때 PDMAT나 PDEAT 기체의 유동속도는 0.01sccm∼1slm, 산소함유기체의 유동속도는 1sccm∼10slm, 증착압력은 1mTorr∼100Torr, 증착온도는 300∼700℃의 범위 내에서 조절하여 공정을 진행하였다. 이 때, 수소성분을 함유한 기체를 0.01sccm∼1slm의 유동속도로 공급하여 함께 사용할 수 있으며, 수소성분을 함유한 기체로서는 H2, SiH4, Si2H6, BH3, AsH3, PH3, GeH4, SiH2Cl2및 NH3중의 어느 하나가 선택될 수 있다. 또한 탄탈륨질화산화막을 형성할 때, 플라즈마를 발생시켜서 사용하는 원료를 이온화하여 사용하였다. 이러한 플라즈마를 사용하는 경우, 플라즈마 파워는 10W∼3kW, 질소성분함유기체나 수소성분함유기체의 유동속도는 10sccm∼10slm, 온도는 300∼700℃, 그리고 반응기내 압력은 1mTorr∼100Torr의 범위 내에서 조절하여 공정을 진행하였다.On the other hand, in the case of forming a tantalum nitride oxide film using PDMAT or PDEAT as a tantalum source gas, an oxygen-containing gas other than PDMAT or PDEAT was used as a reaction gas, and the flow rate of PDMAT or PDEAT gas was 0.01sccm ~ 1slm, The flow rate of the oxygen-containing gas was controlled in a range of 1 sccm to 10 slm, deposition pressure of 1 mTorr to 100 Torr, and deposition temperature of 300 to 700 ° C. At this time, a gas containing a hydrogen component may be supplied at a flow rate of 0.01 sccm to 1 slm and used together. As a gas containing a hydrogen component, H 2 , SiH 4 , Si 2 H 6 , BH 3 , AsH 3 , PH Any one of 3 , GeH 4 , SiH 2 Cl 2 and NH 3 can be selected. When the tantalum nitride oxide film was formed, a raw material used by generating a plasma was ionized and used. In the case of using such a plasma, the plasma power ranges from 10 W to 3 kW, the flow rate of nitrogen-containing gas or hydrogen-containing gas is 10 sccm to 10 slm, the temperature is 300 to 700 ° C., and the pressure in the reactor is 1 mTorr to 100 Torr. The process was carried out by adjusting.
한편, 탄탈륨 소스가스로서 TaCl5를 사용하여 탄탈륨질화산화막을 형성할 경우, 반응 가스로 TaCl4와 산소성분함유기체와 질소성분함유기체를 사용하였으며 TaCl5기체의 유동속도는 0.01sccm∼1slm, 질소성분함유기체와 산소성분함유기체의 유동속도는 1sccm∼10slm, 증착압력은 1mTorr∼100Torr, 증착온도는 300∼700℃의 범위 내에서 조절하여 공정을 진행하였다. 이 때, 수소성분을 함유한 기체를 0.01sccm∼1slm의 유동속도로 함께 공급하여 사용할 수 있으며, 수소성분을 함유한 기체로서는 H2, SiH4, Si2H6, BH3, AsH3, PH3, GeH4, SiH2Cl2및 NH3중의 어느 하나가 선택될 수 있다. 이 경우에도, 탄탈륨질화산화막을 형성할 때, 플라즈마를 발생시켜서 사용하는 원료를 이온화하여 사용하였다. 이러한 플라즈마를 사용하는 경우, 플라즈마 파워는 10W∼3kW, 질소성분함유기체나 수소성분함유기체의 유동속도는 10sccm∼10slm, 온도는 300∼700℃, 그리고 반응기내 압력은 1mTorr∼100Torr의 범위 내에서 조절하여 공정을 진행하였다.On the other hand, in the case of forming a tantalum nitride oxide film using TaCl 5 as the tantalum source gas, TaCl 4 , an oxygen-containing gas and a nitrogen-containing gas were used as the reaction gas, and the flow rate of the TaCl 5 gas was 0.01 sccm to 1slm, nitrogen. The flow rate of the component-containing gas and the oxygen-containing gas was controlled in a range of 1 sccm to 10 slm, deposition pressure of 1 mTorr to 100 Torr, and deposition temperature of 300 to 700 ° C. At this time, the hydrogen-containing gas may be supplied and used together at a flow rate of 0.01 sccm to 1 slm. As the gas containing hydrogen, H 2 , SiH 4 , Si 2 H 6 , BH 3 , AsH 3 , PH Any one of 3 , GeH 4 , SiH 2 Cl 2 and NH 3 can be selected. Also in this case, when the tantalum nitride oxide film was formed, a raw material used by generating a plasma was ionized and used. In the case of using such a plasma, the plasma power ranges from 10 W to 3 kW, the flow rate of nitrogen-containing gas or hydrogen-containing gas is 10 sccm to 10 slm, the temperature is 300 to 700 ° C., and the pressure in the reactor is 1 mTorr to 100 Torr. The process was carried out by adjusting.
이와 같이 탄탈륨질화산화막을 형성한 다음, 동일 반응기에서 상부전극을 형성하여 캐퍼시터의 기본구조를 완성하였다. 물론, 진공이나 저산소 분위기에서 반도체 기판을 다른 반응기로 이동시킨 후에 상부전극의 형성공정을 진행하여도 좋다. 이 때, 상부전극으로는, 도핑된 실리콘막, 질화 금속막, 노블 금속막, 내화물 금속막 및 니어-노블 금속막 및 전도성 산화막 중의 어느 하나를 사용할 수 있으며, 하부전극과 마찬가지로 전도성 산화막에는 RuO2또는 IrO2가 포함된다.After forming the tantalum nitride oxide film as described above, the upper electrode was formed in the same reactor to complete the basic structure of the capacitor. Of course, the step of forming the upper electrode may be performed after the semiconductor substrate is moved to another reactor in a vacuum or low oxygen atmosphere. At this time, the upper electrode, the doped silicon film, a metal nitride film, a noble metal film, a refractory metal film and the near-noble metal film and the conductivity can be used any one of an oxide film, as in the lower electrode, the conductive oxide RuO 2 Or IrO 2 .
이와 같은 일련의 단위공정이 하나 이상의 반응기를 가진 반도체 제조장비에서 진행될 때, 사전 세정단계, 하부전극 형성단계, 도핑 및 플라즈마 처리단계, 유전막 형성단계 및 상부전극 형성단계를 차례로 동일 반응기에서 진행하거나, 진공이나 저산소 분위기를 통해 반도체 기판을 이동시킨 후 다른 반응기에서 진행하면, 자연산화막의 성장 및 오염입자의 발생을 방지할 수 있다.When such a series of unit processes are performed in semiconductor manufacturing equipment having one or more reactors, the pre-cleaning step, the lower electrode forming step, the doping and plasma processing step, the dielectric film forming step and the upper electrode forming step are sequentially performed in the same reactor, By moving the semiconductor substrate through a vacuum or low oxygen atmosphere and then proceeding in another reactor, it is possible to prevent growth of the native oxide film and generation of contaminant particles.
본 발명에 의한 효과는 다음과 같다.The effect by the present invention is as follows.
첫째, 기존의 실리콘질화막 및 실리콘산화막의 복합층이나 탄탈륨산화막을 대체할 수 있는, 높은 유전률과 열 안정성을 갖는 탄탈륨질화산화막 형성함으로써, 상·하부 전극과의 계면 이질감이 작고, 산소 공극에 의한 누설전류의 문제가 없으며 정전용량이 우수한 캐퍼시터를 형성할 수 있다.First, by forming a tantalum nitride oxide film having a high dielectric constant and thermal stability that can replace a conventional composite layer of silicon nitride film and silicon oxide film or tantalum oxide film, the interface heterogeneity with the upper and lower electrodes is small and leakage due to oxygen voids There is no problem of current, and a capacitor having excellent capacitance can be formed.
둘째, 사전 세정공정, 하부전극 형성공정, 도핑공정, 탄탈륨질화산화막 형성공정 및 상부전극 형성공정의 일부 또는 전부를 일관적으로 진행할 수 있으므로 자연산화막의 성장 및 오염입자의 발생을 방지할 수 있다.Second, since some or all of the pre-cleaning process, the lower electrode forming process, the doping process, the tantalum nitride oxide film forming process and the upper electrode forming process can be performed consistently, it is possible to prevent the growth of the natural oxide film and the generation of contaminant particles.
Claims (14)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980032106A KR100292088B1 (en) | 1998-08-07 | 1998-08-07 | Method of fabricating semiconductor device |
| JP11224828A JP2000100806A (en) | 1998-08-07 | 1999-08-09 | Manufacture of semiconductor element |
| TW088113790A TW425657B (en) | 1998-08-07 | 1999-08-12 | Method for fabricating a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980032106A KR100292088B1 (en) | 1998-08-07 | 1998-08-07 | Method of fabricating semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000013319A KR20000013319A (en) | 2000-03-06 |
| KR100292088B1 true KR100292088B1 (en) | 2001-07-12 |
Family
ID=19546649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980032106A KR100292088B1 (en) | 1998-08-07 | 1998-08-07 | Method of fabricating semiconductor device |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2000100806A (en) |
| KR (1) | KR100292088B1 (en) |
| TW (1) | TW425657B (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020051062A (en) * | 2000-12-22 | 2002-06-28 | 박종섭 | Method for manufacturing Tantalium Oxy Nitride capacitor |
| KR100428655B1 (en) * | 2002-07-19 | 2004-04-28 | 주식회사 하이닉스반도체 | Method for fabricating capacitor |
-
1998
- 1998-08-07 KR KR1019980032106A patent/KR100292088B1/en not_active IP Right Cessation
-
1999
- 1999-08-09 JP JP11224828A patent/JP2000100806A/en active Pending
- 1999-08-12 TW TW088113790A patent/TW425657B/en active
Also Published As
| Publication number | Publication date |
|---|---|
| TW425657B (en) | 2001-03-11 |
| KR20000013319A (en) | 2000-03-06 |
| JP2000100806A (en) | 2000-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100297628B1 (en) | Method for manufacturing semiconductor devices | |
| US5963833A (en) | Method for cleaning semiconductor wafers and | |
| KR970009867B1 (en) | Forming method of tungsten silicide in the semiconductor device | |
| US6592771B1 (en) | Vapor-phase processing method and apparatus therefor | |
| US7288284B2 (en) | Post-cleaning chamber seasoning method | |
| KR100313091B1 (en) | Method of forming gate dielectric layer with TaON | |
| CN105679665B (en) | Non-crystalline silicon A-si seasoning effect for improving sin run-to-run uniformity | |
| CN1825543A (en) | Methods for in-situ cleaning of semiconductor substrates and methods of semiconductor device fabrication employing the same | |
| JPH0834190B2 (en) | Low-temperature silicon epitaxial growth method | |
| JPH07230957A (en) | Forming method of boron-containing polysilicon film | |
| US6376340B1 (en) | Methods for forming polycrystalline silicon film | |
| WO2006019603A2 (en) | Thin tungsten silicide layer deposition and gate metal integration | |
| KR20000013090A (en) | Capacitor of semiconductor device and fabricating method of the same | |
| US7384486B2 (en) | Chamber cleaning method | |
| US6911233B2 (en) | Method for depositing thin film using plasma chemical vapor deposition | |
| KR100328454B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100292088B1 (en) | Method of fabricating semiconductor device | |
| KR100292218B1 (en) | Method of fabricating semiconductor device | |
| US6124218A (en) | Method for cleaning wafer surface and a method for forming thin oxide layers | |
| US20080132042A1 (en) | Process For Cleaning Chamber In Chemical Vapor Deposition Apparatus | |
| KR100250519B1 (en) | Method for manufacturing semiconductor device | |
| JPH07130668A (en) | Method of forming semiconductor film and method of fabricating thin film semiconductor device, and method of heat-treating substrate and method of chemical vapor deposition | |
| KR100291439B1 (en) | Method for Making Semiconductor Element | |
| KR100273716B1 (en) | Method for fabricating semiconductor device | |
| KR101239108B1 (en) | Method for manufacturing polysilicon and method for manufactruing thin film transistor having the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101217 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |