KR100290026B1 - Method for manufacturing a semiconductor device and analysis apparatus for parallel analysis using F-Ivy - Google Patents
Method for manufacturing a semiconductor device and analysis apparatus for parallel analysis using F-Ivy Download PDFInfo
- Publication number
- KR100290026B1 KR100290026B1 KR1019980035282A KR19980035282A KR100290026B1 KR 100290026 B1 KR100290026 B1 KR 100290026B1 KR 1019980035282 A KR1019980035282 A KR 1019980035282A KR 19980035282 A KR19980035282 A KR 19980035282A KR 100290026 B1 KR100290026 B1 KR 100290026B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- wafer
- analysis
- semiconductor device
- ivy
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Sampling And Sample Adjustment (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 에프아이비를 이용한 분석을 병행하는 반도체소자의 제조방법 및 그 제조장치에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device and an apparatus for manufacturing the same, which perform analysis using Fivy.
본 발명의 제조방법은, 에프아이비를 이용하여 상기 소정의 막을 밀링시킨 후, 상기 밀링으로 노출되는 영역의 단면의 이미지를 파악하는 단계; 및 상기 밀링이 이루어진 영역에 상기 소정의 막에 따라 선택할 수 있는 물질을 채워넣는 단계를 구비하여 이루어짐을 특징으로 한다.The manufacturing method of the present invention comprises the steps of: after milling the predetermined film using F-Ivy, grasping the image of the cross section of the area exposed by the milling; And filling the selectable material according to the predetermined film in the region where the milling is made.
본 발명의 제조장치는, 소정의 막을 밀링시켜, 상기 밀링으로 노출되는 영역의 단면의 이미지를 파악할 수 있는 분석수단; 및 상기 밀링이 이루어진 영역에 상기 소정의 막에 따라 선택할 수 있는 물질을 채워넣을 수 있는 노즐을 구비하여 이루어짐을 특징으로 한다.The manufacturing apparatus of the present invention comprises: an analysis means capable of grasping an image of a cross section of a region exposed by the milling by milling a predetermined film; And a nozzle for filling a material selectable according to the predetermined film in the region where the milling is made.
따라서, 분석에 이용된 웨이퍼를 후속공정에 계속적으로 이용하여 이에 따른 웨이퍼의 손실을 최소화시킴으로써 반도체소자의 제조에 따른 생산성이 향상되는 효과가 있고, 또한 이상의 유무에 대한 조치를 신속하여 취함으로써 반도체소자의 제조에 따른 신뢰도가 향상되는 효과가 있다.Therefore, the wafer used in the analysis is continuously used in a subsequent process, thereby minimizing the loss of the wafer, thereby improving productivity due to the manufacture of the semiconductor device, and also promptly taking measures for the presence or absence of the semiconductor device. There is an effect of improving the reliability of the manufacture of.
Description
본 발명은 에프아이비를 이용한 분석을 병행하는 반도체소자의 제조방법 및 그 제조장치에 관한 것으로서, 보다 상세하게는 반도체소자 제조공정의 수행 중 소정의 막에 대한 분석이 이루어진 웨이퍼(Wafer)를 후속공정에 계속적으로 이용할 수 있는 에프아이비를 이용한 분석을 병행하는 반도체소자의 제조방법 및 그 제조장치에 관한 것이다.The present invention relates to a method for fabricating a semiconductor device and an apparatus for manufacturing the same in parallel with analysis using F-Ivy, and more particularly, to a wafer (Wafer) in which a predetermined film is analyzed during a semiconductor device manufacturing process. The present invention relates to a method for manufacturing a semiconductor device and an apparatus for manufacturing the same, which perform analysis using F-Ivy which can be used continuously.
일반적으로 반도체소자는 상기 반도체소자로 제조할 수 있는 웨이퍼 상에 소정의 막을 형성시킨 후, 상기 소정의 막을 상기 반도체소자의 특성 등에 따른 설정된 패턴(Pattern)으로 형성시킴으로써 제조된다.In general, a semiconductor device is manufactured by forming a predetermined film on a wafer that can be manufactured with the semiconductor device, and then forming the predetermined film in a predetermined pattern according to the characteristics of the semiconductor device.
그리고 최근의 반도체소자는 고집적화에 따른 그 디자인룰(Design Rule)이 미세화되어감에 따라 상기 반도체소자의 제조공정 또한 철저하게 관리하고 있다.In recent years, as the design rules of the semiconductor devices have become more sophisticated, the manufacturing process of the semiconductor devices has been thoroughly managed.
이러한 반도체소자 제조공정의 관리는 주로 상기 반도체소자 제조공정의 수행으로 인한 결과, 즉 웨이퍼 상에 형성시키는 패턴의 외형, 막의 두께, 막의 프로파일(Profile), 이온주입의 정도 또는 콘택홀(Contact Hole)의 선폭 등을 분석하여 그에 따른 이상의 유무에 대한 조치를 취하는 것이다.The management of the semiconductor device manufacturing process is mainly a result of performing the semiconductor device manufacturing process, that is, the shape of the pattern formed on the wafer, the thickness of the film, the profile of the film, the degree of ion implantation, or the contact hole. The line width is analyzed and the corrective action is taken.
다시말해 상기 반도체소자 제조공정의 관리는 상기 반도체소자 제조공정이 수행 중인 웨이퍼를 대상으로 상기와 같은 항목들에 대하여 그 분석을 수행한 후, 그에 따른 조치를 취하는 것이다.In other words, the management of the semiconductor device manufacturing process is to perform the analysis of the above items on the wafer in which the semiconductor device manufacturing process is being performed, and then take action accordingly.
여기서 상기 웨이퍼 즉, 반도체소자 제조공정의 수행 중인 웨이퍼를 대상으로 하는 분석은 주로 그 단면의 이지미(Image)를 파악함으로써 이루어지는 것으로써, 이러한 웨이퍼의 단면의 분석은 주로 상기 웨이퍼를 수직으로 절단시켜 이용하였다.In this case, the analysis of the wafer, that is, the wafer being performed in the semiconductor device manufacturing process is mainly performed by grasping the image of the cross section, and the analysis of the cross section of the wafer is mainly performed by vertically cutting the wafer. It was.
즉, 상기 반도체소자 제조공정의 수행 직후에 샘플링(Sampling)한 웨이퍼를 수직으로 절단시켜 그 절단면에 대하여 상기와 같은 분석을 수행하는 것이었다.In other words, immediately after the semiconductor device fabrication process, the sampled wafer was vertically cut and the above analysis was performed on the cut surface.
이에 따라 상기와 같이 웨이퍼를 수직으로 절단시켜 이용하였기 때문에 상기 반도체소자 제조공정의 수행 중 소정의 막에 대한 분석이 이루어진 웨이퍼를 후속공정에 계속적으로 이용할 수 없었다.As a result, since the wafer was vertically cut as described above, the wafer on which the predetermined film was analyzed during the semiconductor device manufacturing process could not be continuously used in the subsequent process.
예를 들어 도1에 도시된 바와 같이 웨이퍼(10) 상에 형성되는 막(12)의 프로파일의 분석으로 이루어질 수 있는 상기 막(12)의 단차진 정도인 단차각도(θ) 등의 분석에서는 상기 막이 형성된 웨이퍼(10)를 샘플링하여 상기와 같이 절단시킨 후, 상기 반도체소자 제조공정이 이루어지는 제조라인의 외부에 구비되는 분석장치 등을 이용하여 상기 분석을 수행하였다.For example, as shown in FIG. 1, in the analysis of the step angle θ, which is the degree of step difference of the film 12, which may be obtained by analyzing the profile of the film 12 formed on the wafer 10, After the wafer 10 on which the film was formed was sampled and cut as described above, the analysis was performed by using an analyzer or the like provided outside the manufacturing line in which the semiconductor device manufacturing process is performed.
여기서 상기와 같이 웨이퍼 상에 형성시킨 막에 대한 프로파일 등에 대한 분석은 상기 막의 이미지를 파악하여 이루어지는 것으로써, 그 이미지의 파악은 주로 단면에 대한 분석이었기 때문에 상기 웨이퍼를 수직으로 절단시켜 그 절단면의 이미지를 파악하는 것이었다.Here, the analysis on the profile of the film formed on the wafer as described above is performed by grasping the image of the film. Since the grasp of the image is mainly the analysis on the cross-section, the wafer is vertically cut and the image of the cut surface. Was to grasp.
즉, 상기와 같은 분석인 단면의 이미지의 파악은 주로 수직주사전자현미경(V-SEM) 또는 투과전자현미경(TEM)을 이용하였기 때문에 상기 웨이퍼를 수직으로 절단시킨 시료를 이용하는 것이었다.In other words, the image of the cross section, which is the above analysis, was mainly used by using a vertical scanning electron microscope (V-SEM) or transmission electron microscope (TEM), so that the sample was cut vertically.
이에 따라 상기와 같은 분석 즉, 그 단면의 이미지를 파악함으로써 이루어지는 분석에서는 상기와 같이 반도체소자 제조공정이 수행 중인 웨이퍼를 수직으로 절단시켜 이용하였기 때문에 상기 웨이퍼의 손실을 가중시켰다.Accordingly, in the above analysis, that is, the analysis by grasping the image of the cross section, the wafer is being vertically cut and used, thus increasing the loss of the wafer.
이러한 분석은 상기 반도체소자 제조공정의 전반에 걸쳐 정기적 또는 비정기적으로 수행됨으로써 상기 분석을 위한 웨이퍼가 다수매로 손실되었기 때문에 상기 반도체소자의 제조에 따른 생산성에 영향을 끼쳤다.This analysis has been performed regularly or irregularly throughout the semiconductor device manufacturing process, thereby affecting the productivity of the semiconductor device because a large number of wafers for the analysis are lost.
또한 반도체소자 제조공정이 수행 중인 제조라인의 외부에 구비되는 수직주사전자현미경 또는 투과전자현미경 등을 이용하였기 때문에 상기 분석으로 이루어지는 반도체소자 제조공정에 대한 이상의 유무에 따른 조치가 신속하게 이루어지지 않았다.In addition, since a vertical scanning electron microscope or a transmission electron microscope provided on the outside of the manufacturing line in which the semiconductor device manufacturing process is being performed was used, no action was taken due to the abnormality of the semiconductor device manufacturing process.
따라서 종래에는 웨이퍼를 수직으로 절단시킨 시료를 이용하여 분석을 수행함으로써 이에 따른 웨이퍼의 손실을 가중시켰기 때문에 반도체소자의 생산성을 저하시켰고, 또한 반도체소자 제조공정이 수행되는 외부에서 그 분석이 이루어졌기 때문에 분석의 결과에 따른 이상의 유무에 대한 조치가 신속하게 이루어지지 않는 등으로 인하여 반도체소자의 신뢰도를 저하시키는 문제점들이 있었다.Therefore, in the related art, the analysis is performed using a sample cut vertically to increase the loss of the wafer, thereby lowering the productivity of the semiconductor device, and the analysis is performed outside of the semiconductor device manufacturing process. There is a problem in that the reliability of the semiconductor device is lowered due to the inability to take action for abnormality according to the analysis result.
본 발명의 목적은, 막의 단면의 이지미를 파악하여 이루어지는 분석의 수행에 이용되는 웨이퍼를 후속공정에 계속적으로 이용하여 이에 따른 웨이퍼의 손실을 최소화시킴으로써 반도체소자의 제조에 따른 생산성을 향상시키기 위한 에프아이비를 이용한 분석을 병행하는 반도체소자의 제조방법 및 그 제조장치를 제공하는 데 있다.It is an object of the present invention to continuously improve the productivity of a semiconductor device by minimizing the loss of the wafer by continuously using the wafer used in the subsequent process for analyzing the image obtained by grasping the image of the cross section of the film. The present invention provides a method for manufacturing a semiconductor device and an apparatus for manufacturing the same.
본 발명의 다른 목적은, 반도체소자 제조공정이 수행되는 제조라인 내에서 분석을 수행하여 이에 따른 이상의 유무에 대한 조치를 신속하여 취함으로써 반도체소자의 제조에 따른 신뢰도를 향상시키기 위한 에프아이비를 이용한 분석을 병행하는 반도체소자의 제조방법 및 그 제조장치를 제공하는 데 있다.Another object of the present invention, the analysis using the F-Ivy to improve the reliability of the semiconductor device by performing the analysis in the manufacturing line in which the semiconductor device manufacturing process is performed to take action for the abnormality accordingly The present invention provides a method for manufacturing a semiconductor device and a device for manufacturing the same.
도1은 일반적인 반도체소자 제조공정의 수행 중 웨이퍼 상에 형성시킨 막에 대한 분석을 설명하기 위한 단면도이다.1 is a cross-sectional view for explaining an analysis of a film formed on a wafer during a general semiconductor device manufacturing process.
도2는 본 발명에 따른 에프아이비를 이용한 분석을 병행하는 반도체소자의 제조방법의 일 실시예를 설명하기 위한 공정도이다.2 is a process diagram for explaining an embodiment of a method of manufacturing a semiconductor device in parallel with analysis using Fivy according to the present invention.
도3은 본 발명에 따른 에프아이비를 이용한 분석을 설명하기 위한 모식도이다.Figure 3 is a schematic diagram for explaining the analysis using Fivy according to the present invention.
도4는 본 발명에 따른 에프아이비를 이용한 분석을 병행하는 반도체소자의 제조장치 중에서 분석수단의 일 실시예를 나타내는 구성도이다.Figure 4 is a block diagram showing an embodiment of the analysis means in the apparatus for manufacturing a semiconductor device in parallel with the analysis using the F ivy according to the present invention.
도5는 본 발명에 따른 에프아이비를 이용한 분석을 병행하는 반도체소자의 제조장치 중에서 노즐의 일 실시예를 나타내는 구성도이다.Figure 5 is a block diagram showing an embodiment of a nozzle in the apparatus for manufacturing a semiconductor device in parallel with the analysis using the F ivy according to the present invention.
도6은 본 발명에서 이용되는 갈륨이온의 확산계수를 설명하기 위한 그래프이다.6 is a graph for explaining the diffusion coefficient of gallium ions used in the present invention.
※도면의 주요부분에 대한 부호의 설명※ Explanation of symbols for main parts of drawing
10, 30, 42, 60 : 웨이퍼 12 : 막10, 30, 42, 60: wafer 12: film
32, 40 : 에프아이비 44 : 디텍터부32, 40: fivy 44: detector unit
46 : 증폭부 48 : 변환부46: amplifier 48: converter
50 : 연산처리부 52 : 디스플레이부50: arithmetic processing unit 52: display unit
62 : 노즐62: nozzle
상기 목적을 달성하기 위한 본 발명에 따른 에프이이비를 이용한 분석을 병행하는 반도체소자의 제조방법은, 반도체소자 제조공정의 수행 중 웨이퍼 상에 형성시킨 소정의 막의 단면에 대한 분석이 이루어지도록 에프아이비를 이용하여 상기 소정의 막을 밀링시킨 후, 상기 밀링으로 노출되는 영역의 단면의 이미지를 파악하는 단계; 및 상기 분석이 이루어진 웨이퍼를 후속공정에 계속적으로 이용할 수 있도록 상기 밀링이 이루어진 영역에 상기 소정의 막에 따라 선택할 수 있는 물질을 채워넣는 단계를 구비하여 이루어짐을 특징으로 한다.In order to achieve the above object, a method of fabricating a semiconductor device in which the analysis using the FB according to the present invention is performed in parallel is carried out such that the analysis of the cross section of a predetermined film formed on the wafer during the semiconductor device manufacturing process is performed. Milling the predetermined film by using and obtaining an image of a cross section of the area exposed by the milling; And filling a selectable material according to the predetermined film in the milled region so that the wafer subjected to the analysis can be continuously used in a subsequent process.
여기서 상기 에프아이비는 상기 웨이퍼 내에서의 확산도가 알루미늄이온과 비슷한 갈륨(Ga)이온을 이용하는 것이 바람직한 것으로써, 이는 상기 웨이퍼 내로 용이하게 확산되지 않고, 또한 세정공정 등의 수행으로 용이하게 제거할 수 있기 때문이다.The F ivy is preferably made of gallium (Ga) ions having a diffusion degree similar to that of aluminum ions in the wafer, which is not easily diffused into the wafer and can be easily removed by performing a cleaning process or the like. Because there is.
그리고 상기 웨이퍼 상에 형성시키는 막이 산화막, 질화막 또는 비피에스지막(BPSG Film) 및 이들의 2이상을 순차적으로 형성시킬 수 있는 다층막 등과 같은 절연막인 웨이퍼는 상기 밀링이 이루어진 영역에 산화물(SiO2)로 이루어지는 물질을 채워넣을 수 있고, 상기 웨이퍼 상에 형성시키는 막이 폴리실리콘막인 웨이퍼는 상기 밀링이 이루어진 영역에 폴리실리콘으로 이루어지는 물질을 채워넣는 것이 바람직하다.The wafer formed on the wafer is an insulating film such as an oxide film, a nitride film or a BPSG film, and a multilayer film that can form two or more of them in sequence. The wafer is formed of oxide (SiO 2 ) in the milling region. It is preferable that the wafer made of a polysilicon film can be filled with a material formed on the wafer, and the material made of polysilicon is filled in the region where the milling is performed.
또한 상기 웨이퍼 상에 형성시키는 막이 알루미늄막, 텅스텐막, 티타늄막 또는 질화티타늄막 및 이들의 2이상을 순차적으로 형성시킬 수 있는 다층막 등과 같은 금속막인 웨이퍼는 상기 밀링이 이루어진 영역에 텅스텐카보닐(W(CO)6)로 이루어지는 물질을 채워넣는 것이 바람직하다.In addition, a wafer formed on the wafer is a metal film such as an aluminum film, a tungsten film, a titanium film or a titanium nitride film, and a multilayer film capable of sequentially forming two or more thereof. It is preferable to fill the substance consisting of W (CO) 6 ).
따라서 상기와 같이 웨이퍼 상에 형성시킨 소정의 막에 따라 선택할 수 있는 물질을 상기 밀링이 이루어진 영역에 채워넣음으로써, 상기와 같은 단면의 분석이 이루어진 웨이퍼를 후속공정에 계속적으로 이용할 수 있는 것이다.Accordingly, by filling a region in which the milling is performed with a material selectable according to a predetermined film formed on the wafer as described above, the wafer having the above-described cross-sectional analysis can be continuously used in a subsequent process.
본 발명에 따른 에프아이브를 이용한 분석을 병행하는 반도체소자의 제조장치는, 반도체소자 제조공정의 수행 중 웨이퍼 상에 형성시킨 소정의 막의 단면에 대한 분석이 이루어지도록 상기 소정의 막을 밀링시켜, 상기 밀링으로 노출되는 영역의 단면의 이미지를 파악할 수 있는 분석수단; 및 상기 분석이 이루어진 웨이퍼를 후속공정에 계속적으로 이용할 수 있도록 상기 밀링이 이루어진 영역에 상기 소정의 막에 따라 선택할 수 있는 물질을 채워넣을 수 있는 노즐을 구비하여 이루어짐을 특징으로 한다.In the semiconductor device manufacturing apparatus which performs the analysis using five according to the present invention, the predetermined film is milled so that the analysis of the cross section of the predetermined film formed on the wafer is performed during the performance of the semiconductor device manufacturing process. Analysis means for grasping an image of a cross section of an area exposed to the surface; And a nozzle capable of filling the selectable material according to the predetermined film in the milled region so that the wafer subjected to the analysis can be continuously used in a subsequent process.
여기서 상기 분석수단은, 갈륨이온을 이용하는 통상의 에프아이비; 상기 에프아이비에서 주사시키는 일차전자에 의해 방출되는 이차전자를 디텍팅할 수 있는 디텍터부; 상기 디텍팅된 이차전자를 증폭시킬 수 있는 증폭부; 상기 증폭부에 입력된 아날로그신호를 디지털신호로 변환시킬 수 있는 변환부; 상기 디지털신호의 입력으로 상기 밀링이 이루어진 영역의 이미지를 연산처리할 수 있는 연산처리부; 및 상기 연산처리의 신호를 디스플레이할 수 있는 디스플레이부를 구비하여 이루어지는 것이 바람직하다.Here, the analysis means, a conventional F ivy using gallium ions; A detector unit capable of detecting secondary electrons emitted by primary electrons scanned by the F-ivy; An amplifier capable of amplifying the detected secondary electrons; A converting unit capable of converting an analog signal input to the amplifying unit into a digital signal; An arithmetic processing unit capable of arithmetic processing an image of the milled area by inputting the digital signal; And a display unit capable of displaying the signal of the arithmetic processing.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도1은 일반적인 반도체소자 제조공정의 수행 중 웨이퍼 상에 형성시킨 막에 대한 분석을 설명하기 위한 단면도이고, 도2는 본 발명에 따른 에프아이비를 이용한 분석을 병행하는 반도체소자의 제조방법의 일 실시예를 설명하기 위한 공정도이며, 도3은 본 발명에 따른 에프아이비를 이용한 분석을 설명하기 위한 모식도이고, 도4는 본 발명에 따른 에프아이비를 이용한 분석을 병행하는 반도체소자의 제조장치 중에서 분석수단의 일 실시예를 나타내는 구성도이며, 도5는 본 발명에 따른 에프아이비를 이용한 분석을 병행하는 반도체소자의 제조장치 중에서 노즐의 일 실시예를 나타내는 구성도이고, 도6은 본 발명에서 이용되는 갈륨이온의 확산계수를 설명하기 위한 그래프이다.FIG. 1 is a cross-sectional view illustrating an analysis of a film formed on a wafer while a general semiconductor device manufacturing process is performed. FIG. 2 is a view illustrating a method of manufacturing a semiconductor device in which the analysis using the F-Ivy according to the present invention is performed in parallel. 3 is a schematic diagram for explaining an analysis using Fivy according to the present invention, and FIG. 4 is an analysis means in a device for manufacturing a semiconductor device which performs analysis using Fivy according to the present invention. 5 is a block diagram showing an embodiment of a nozzle in the apparatus for manufacturing a semiconductor device in parallel with the analysis using the F Ivy according to the present invention, Figure 6 is used in the present invention It is a graph for explaining the diffusion coefficient of gallium ion.
여기서 본 발명은 반도체소자 제조공정의 수행 중 웨이퍼 상에 형성시킨 소정의 막의 단면에 대한 분석을 나타내는 것으로써, 도2를 참조하여 설명하면 먼저, 웨이퍼 상에 형성시킨 소정의 막의 단면에 대한 분석이 이루어지도록 에프아이비(FIB : Focused Ion Beam)를 이용하여 소정의 막을 밀링(Milling)시키는 S2단계 및 상기 밀링으로 노출되는 영역의 단면의 이미지를 파악하는 S4단계가 구비되어 있다.Herein, the present invention shows an analysis of a cross section of a predetermined film formed on a wafer during a semiconductor device manufacturing process. Referring to FIG. 2, first, an analysis of a cross section of a predetermined film formed on a wafer is performed. S2 step of milling a predetermined film using a Focused Ion Beam (FIB) and S4 step of grasping the image of the cross section of the area exposed by the milling are provided.
그리고 상기 분석이 이루어진 웨이퍼를 후속공정에 계속적으로 이용할 수 있도록 상기 밀링이 이루어진 영역에 상기 소정의 막에 따라 선택할 수 있는 물질을 필링(Filling) 즉, 채워넣는 S6단계가 구비되어 있다.In addition, a step S6 of filling, ie, filling a material selectable according to the predetermined film is provided in the region where the milling is performed in order to continuously use the analyzed wafer in a subsequent process.
여기서 본 발명의 상기 S2단계 및 S4단계에서 이루어지는 소정의 막의 밀링 및 그 이미지의 파악은 에프아이비를 계속적으로 이용하는 것으로써, 상기 에프아이브를 이용한 S2단계의 밀링 및 S4단계의 이미지의 파악은 시간적인 제어로써 가능한다.Here, the milling of the predetermined film formed in the steps S2 and S4 of the present invention and the grasp of the image thereof are continuously using F-Ivy. Possible as a control.
즉, 상기 에프아이비를 이용한 S2단계의 밀링은 분단위로 그 제어가 이루어지고, S4단계의 이미지의 파악은 초단위로 이루어지는 것으로써, 이는 본 발명에 종사하는 자라면 누구나 용이하게 이해하고, 또한 수행할 수 있을 것이다.That is, the milling of the step S2 using the F Ivy is controlled by the minute unit, the grasp of the image of the step S4 is made by the second unit, which is easily understood and performed by anyone who is engaged in the present invention. You can do it.
여기서 상기 에프아이비를 이용한 막의 단면에 대한 분석인 S4단계의 이미지의 파악은 도3에 도시된 바와 같이 S2단계의 수행으로 소정의 영역이 밀링이 이루어진 웨이퍼(30)를 수평면을 기준으로 소정의 각(θ')으로 틸팅(Tilting)시키고, 에프아이비(32)를 이용하여 상기 수평면에 대하여 수직으로 이온을 주사시킴으로써 그 이미지를 파악할 수 있다.Here, the image of step S4, which is an analysis of the cross section of the film using the F-Ivy, is shown in FIG. 3 by performing the step S2, as shown in FIG. The image can be grasped by tilting at (θ ') and scanning ions perpendicularly to the horizontal plane using the F-ivy 32.
또한 본 발명에서는 갈륨(Ga)이온을 이용하는 에프아이비를 구비시킬 수 있는데, 이는 상기 S2단게의 밀링 및 S4단계의 이미지의 파악시 상기 웨이퍼에 흡착되는 갈륨이온이 상기 웨이퍼 내로 용이하게 확산되지 않고, 또한 세정공정 등의 수행으로 용이하게 제거시킬 수 있기 때문이다.In addition, the present invention may be provided with a f ivy using gallium (Ga) ions, which is not easily diffused into the wafer gallium ions adsorbed on the wafer when the milling of the S2 step and the grasp of the S4 step image, This is because it can be easily removed by performing a washing step or the like.
즉, 상기와 같은 갈륨이온은 후속되는 공정의 수행시 웨이퍼에 끼치는 영향이 극히 미미하기 때문이다.In other words, the gallium ions as described above have a minimal effect on the wafer during the subsequent process.
또한 본 발명의 S6단계에서는 상기 밀링이 이루어진 영역에 채울 수 있는 물질은 상기 웨이퍼 상에 형성되는 소정의 막에 따라 선택할 수 있는 것으로써, 상기 소정의 막이 절연막인 경우에는 산화물(SiO2)로 이루어지는 물질을 선택하고, 폴리실리콘막(Polysilicon Film)인 경우에는 폴리실리콘으로 이루어지는 물질을 선택하며, 금속막인 경우에는 텅스텐카보닐(W(CO)6)을 선택할 수 있다.In addition, in step S6 of the present invention, a material that can be filled in the milling region can be selected according to a predetermined film formed on the wafer. When the predetermined film is an insulating film, oxide (SiO 2 ) is formed. In the case of a polysilicon film, a material made of polysilicon may be selected, and in the case of a metal film, tungsten carbonyl (W (CO) 6 ) may be selected.
그리고 상기 단면의 이미지의 파악을 통하여 분석하고자 하는 소정의 막은 절연막, 폴리실리콘막 및 절연막으로 대별할 수 있다.The predetermined film to be analyzed by grasping the cross-sectional image may be roughly classified into an insulating film, a polysilicon film, and an insulating film.
여기서 상기 절연막은 산화막, 질화막 또는 비피에스지막(BPSG Film) 및 이들의 2이상을 순차적으로 형성시킬 수 있는 다층막 등으로 이루어질 수 있고, 상기 금속막은 알루미늄막(Al Film), 텅스텐막(W Film), 티타늄막(Ti Film) 또는 질화티타늄막(TiN Film) 및 이들의 2이상을 순차적으로 형성시킬 수 있는 다층막으로 이루어질 수 있다.The insulating film may be formed of an oxide film, a nitride film or a BPS film, and a multilayer film in which two or more thereof may be sequentially formed. The metal film may be an aluminum film or a tungsten film. , A titanium film (Ti film) or a titanium nitride film (TiN film) and two or more thereof may be formed as a multilayer film that can be formed sequentially.
이러한 구성으로 이루어지는 본 발명은 웨이퍼 상에 형성시킨 소정의 막의 단면에 대한 이미지의 파악을 통한 분석을 수행한 후, 상기 밀링이 이루어진 영역에 상기와 같이 선택할 수 있는 물질을 채워넣음으로써 상기 분석이 이루어진 웨이퍼를 후속공정에 계속적으로 이용할 수 있는 것이다.According to the present invention having such a configuration, the analysis is performed by grasping an image of a cross section of a predetermined film formed on a wafer, and then filling the selectable material into the milling region as described above. The wafer can be used continuously in subsequent processes.
그리고 본 발명은 반도체소자 제조공정의 수행 중 웨이퍼 상에 형성시킨 소정의 막의 단면에 대한 분석이 이루어지도록 상기 웨이퍼 상에 소정의 막을 밀링시켜, 상기 밀링으로 노출되는 영역의 단면의 이미지를 파악할 수 있는 분석수단 및 상기 분석이 이루어진 웨이퍼를 후속공정에 계속적으로 이용할 수 있도록 상기 밀링이 이루어진 영역에 상기 소정의 막에 따라 선택할 수 있는 물질을 채워넣을 수 있는 노즐(Nozzle)로 이루어지는 제조장치 즉, 에프아이비를 이용한 분석을 병행하는 반도체소자의 제조장치를 구비시킬 수 있다.In addition, the present invention may be obtained by milling a predetermined film on the wafer to analyze the cross-section of the predetermined film formed on the wafer during the semiconductor device manufacturing process, it is possible to grasp the image of the cross-section of the area exposed by the milling A manufacturing apparatus comprising a nozzle capable of filling a material selectable according to the predetermined film into the milled region so as to continuously use the analysis means and the wafer subjected to the analysis in a subsequent process, that is, F-Ivy An apparatus for manufacturing a semiconductor device in parallel with the analysis can be provided.
여기서 상기 분석수단은 도4에 도시된 바와 같이 갈륨이온을 이용하는 통상의 에프아이비(40)가 구비된다.Wherein the analysis means is provided with a conventional F ivy 40 using gallium ions as shown in FIG.
그리고 상기 에프아이비(40)에서 웨이퍼(42)로 주사시키는 일차전자 즉, 갈륨이온의 주사로 인하여 방출되는 이차전자를 디텍팅(Detecting)할 수 있는 디텍터부(44) 및 상기 디텍팅된 이차전자를 증폭시킬 수 있는 증폭부(46)가 구비된다.In addition, a detector 44 capable of detecting the primary electrons scanned from the F-I 40 to the wafer 42, that is, secondary electrons emitted by the scanning of gallium ions, and the detected secondary electrons. An amplification unit 46 capable of amplifying is provided.
여기서 상기 디텍팅부(44)는 바이어스(Bias)를 가변시킴으로써 원하는 이차전자를 디텍팅할 수 있는 것이다.In this case, the detecting unit 44 can detect desired secondary electrons by varying a bias.
또한 상기 증폭부(46)에 의하여 증폭된 신호, 즉 상기 증폭부에 입력된 아날로그(Anolog)신호를 디지털(Digital)신호를 변환시킬 수 있는 변환부(48) 및 상기 디지털신호의 입력으로 상기 밀링이 이루어진 영역의 이미지를 연산처리할 수 있는 연산처리부(50)가 구비된다.In addition, the mill amplified by the amplification unit 46, that is, the analog unit (Anolog) input to the amplification unit (Anolog) to convert the digital signal (Digital) 48 and the input of the digital signal to the milling An arithmetic processing unit 50 capable of arithmetic processing the image of the region is provided.
그리고 상기 연산처리의 신호를 디스플레이(Display)할 수 있는 디스플레이부(52)가 구비된다.A display unit 52 capable of displaying a signal of the arithmetic processing is provided.
이에 따라 본 발명은 웨이퍼 상에 형성시킨 소정의 막의 단면에 대한 이미지를 상기와 같은 분석수단을 이용하여 파악할 수 있다.Accordingly, the present invention can grasp the image of the cross section of the predetermined film formed on the wafer by using the above analysis means.
그리고 본 발명은 도5에 도시된 바와 같이 상기 밀링이 이루어진 영역(Ⅴ)에 웨이퍼(60) 상에 형성시킨 소정의 막에 따라 선택할 수 있는 물질을 채워넣을 수 있는 노즐(62)을 구비시켜 상기 밀링이 이루어진 영역(Ⅴ)에 물질을 채워넣음으로써 상기 웨이퍼(60)를 후속공정에 계속적으로 이용할 수 있는 것이다.In addition, as shown in FIG. 5, the present invention includes a nozzle 62 capable of filling a material selectable according to a predetermined film formed on the wafer 60 in the region V where the milling is performed. The wafer 60 can be continuously used in a subsequent process by filling a material in the milled region V. FIG.
여기서 상기 노즐(62)은 상기와 같은 구성으로 이루어지는 분석수단과 일체로 구비시킬 수 있는 것으로써, 상기 분석수단을 이용한 분석을 수행한 후, 상기 노즐(62)을 각각의 위치 즉, 밀링이 이루어진 영역에 정렬시킨 후, 상기와 같이 이루어지는 물질을 채워넣는 것이다.Here, the nozzle 62 may be provided integrally with the analysis means having the above configuration, and after performing the analysis using the analysis means, the nozzle 62 is formed at each position, that is, milling is performed. After aligning to the area, the material made as above is filled.
그리고 상기 물질을 상기 밀링이 이루어진 영역에 채운 후, 그 평탄정도가 불균일 할 경우에는 평탄화공정 등을 더 수행함으로써 후속공정에서 상기 웨이퍼를 안정적으로 이용할 수 있다.After the material is filled in the milling region, when the degree of flatness is uneven, the wafer may be stably used in a subsequent process by further performing a planarization process.
이에 따라 본 발명은 반도체소자 제조공정의 수행 중 웨이퍼 상에 형성시킨 소정의 막의 단면에 대한 이미지의 파악을 통하여 분석을 수행한 후, 상기 분석이 이루어진 웨이퍼를 후속공정에 계속적으로 이용할 수 있는 것이다.Accordingly, in the present invention, the analysis is performed by grasping an image of a cross section of a predetermined film formed on a wafer during the semiconductor device manufacturing process, and the wafer on which the analysis is performed can be continuously used in a subsequent process.
여기서 본 발명은 갈륨이온을 이용하여 S2단계의 밀링 및 S4단계의 이미지의 파악을 수행하기 때문에 상기 갈륨이온이 웨이퍼에 끼치는 영향을 살펴볼 필요가 있다.Here, the present invention needs to look at the effect of the gallium ions on the wafer because the gallium ions to perform the milling of the step S2 and grasp the image of the step S4.
즉, 본 발명은 상기 분석이 이루어지는 웨이퍼를 계속적으로 후속공정에 이용하기 때문에 상기 갈륨이온이 웨이퍼에 끼치면 상기 웨이퍼를 후속공정에 용이하게 이용하지 못하기 때문이다.In other words, since the present invention uses the wafer to be analyzed continuously in a subsequent process, when the gallium ions are trapped in the wafer, the wafer cannot be easily used in a subsequent process.
이에 따라 본 발명에서는 심스(SIMS : Secondary Ion Mass Spectrometry)를 이용하여 패턴이 형성되지 않은 베어웨이퍼(Bare Wafer)에 본 발명과 같이 갈륨이온을 이용한 에프아이비로 분석을 수행한 결과, 상기 에프아이비로 주사시킨 영역을 기준으로 반경 300μm 이내에만 상기 갈륨이온이 분포하는 것을 확인할 수 있었다.Accordingly, in the present invention, as a result of performing analysis on FB using a gallium ion as in the present invention, a bare wafer using a SIMS (Secondary Ion Mass Spectrometry) was used. It was confirmed that the gallium ions are distributed only within a radius of 300 μm based on the region.
여기서 상기 반경이 300μm 이내는 일반적으로 상기 웨이퍼를 구성하는 칩(Chip)단위로 살펴볼때 하나의 칩에만 분포하는 범위이다.Here, the radius is less than 300μm is a range generally distributed to only one chip when looking at the chip unit constituting the wafer.
또한 10μm × 6μm(가로 × 세로)의 크기로 형성시킨 5군데의 영역에 대한 갈륨이온의 정량분석을 확인한 결과(HR-ICP를 이용하였다.), 3.5 × 1010atoms/cm2개 정도가 검출되었는데, 이는 반도체소자 제조공정의 일반적인 중금속 관리수준인 1011atoms/cm2개와 비교하여 극미량인 것으로 확인되었다.In addition, as a result of confirming quantitative analysis of gallium ions in five regions formed with a size of 10 μm × 6 μm (width × length) (HR-ICP was used), about 3.5 × 10 10 atoms / cm 2 were detected. This was found to be extremely small compared to 10 11 atoms / cm 2 , which is a general level of heavy metal management in semiconductor device manufacturing processes.
그리고 상기와 같이 극미량일지라도 반도체소자의 기능 등에 영향을 고려한 분석으로써 상기 갈륨이온의 확산도 즉, 상기 웨이퍼에 흡착되어 있는 갈륨이온의 확산계수를 살펴본 결과 도6에 도시된 바와 같은 결과를 얻었을 수 있었다.As a result of analyzing the diffusion of gallium ions, that is, the diffusion coefficient of gallium ions adsorbed on the wafer, the results as shown in FIG. there was.
여기서 상기 도6에서와 같이 구리(Cu), 니켈(Ni) 또는 철(Fe) 등은 그 확산도 즉, 확산계수가 높기 때문에 상기 웨이퍼에 흡착된 후, 열처리를 거치면 상기 웨이퍼 내로 확산되어 피팅(Pitting)현상 등을 유발시키는 원인으로 작용한다.As shown in FIG. 6, copper (Cu), nickel (Ni), iron (Fe), and the like have a high diffusion coefficient, that is, a diffusion coefficient. Pitting) acts as a cause of phenomena.
이에 반하여 상기 갈륨이온은 알루미늄 등과 그 확산계수가 유사하기 때문에 상기 웨이퍼 내로 확산되지 않고, 또한 세정공정 등을 수행함으로써 용이하게 제거시킬 수 있다.On the other hand, the gallium ions are not diffused into the wafer since aluminum and the like have a similar diffusion coefficient, and can be easily removed by performing a cleaning process or the like.
이에 따라 본 발명에서는 S2단계의 밀링 및 S4단계의 이미지의 파악 등의 수행시 이용되는 갈륨이온이 후속공정에 영향을 거의 끼치지 않는 것을 확인할 수 있었다.Accordingly, in the present invention, it was confirmed that the gallium ions used during the milling of the S2 step and the grasp of the image of the S4 step have little influence on the subsequent process.
따라서 본 발명은 상기 갈륨이온을 이용한 에프아이비로 S2단게의 밀링 및 S4단계의 이미지의 파악을 용이하게 수행할 수 있다.Accordingly, the present invention can easily perform the milling of the step S2 and grasp the image of the step S4 with the F ivy using the gallium ion.
이러한 구성으로 이루어지는 본 발명의 에프아이비를 이용한 분석을 병행하는 반도체소자의 제조방법은 먼저, 반도체소자 제조공정의 수행 중인 웨이퍼를 샘플링하여 분석하고자 하는 영역에 에프아이비를 이용하여 밀링시킨다.In the method of manufacturing a semiconductor device in parallel with the analysis using the F-ivy of the present invention having such a configuration, first, the wafer being subjected to the semiconductor device manufacturing process is sampled and milled using the F-ivy in the region to be analyzed.
여기서 상기 에프아이비는 갈륨이온을 이용하고, 또한 상기 밀링은 분단위로 수행한다.Here, the F ivy uses gallium ions, and the milling is performed in minutes.
그리고 상기 밀링으로 노출되는 영역의 단면에 대한 이미지를 에프아이비를 이용하여 파악한다.And the image of the cross section of the area exposed by the milling to grasp using the F ivy.
예를 들어 도1에 도시된 바와 같이 웨이퍼(10) 상에 형성되는 막(12)의 프로파일의 분석으로 이루어질 수 있는 상기 막(12)의 단차진 정도인 단차각도(θ) 등의 분석을 상기 에프아이비를 이용한 단면의 이미지의 파악으로써 수행한다.For example, as shown in FIG. 1, the analysis of the stepped angle θ, which is a degree of step difference of the film 12, which may be performed by analysis of the profile of the film 12 formed on the wafer 10. This is performed by grasping the image of the cross section using Fivy.
여기서 상기 에프아이비를 이용한 막에 대한 단면의 이미지의 파악에서는 도3에 도시된 바와 같이 상기 웨이퍼(30)를 소정의 각(θ')으로 틸팅시켜 수행하는 것으로써, 상기 막에 대한 이미지의 파악은 상기 밀링과는 달리 초단위로 수행한다.Here, in the grasp of the cross-sectional image of the film using the F-ivy, the wafer 30 is tilted at a predetermined angle θ 'as shown in FIG. 3 to grasp the image of the film. Unlike milling is performed in seconds.
이에 따라 본 발명은 상기 막에 대한 이미지의 파악하여 그 프로파일 등을 분석한 후, 도5에 도시된 바와 같은 노즐(62)을 상기 웨이퍼(60)의 밀링이 이루어진 영역(Ⅴ)으로 정렬시켜 상기 밀링이 이루어진 영역(Ⅴ)에 전술한 구성과 같이 소정의 막에 따라 선택할 수 있는 물질을 채워넣는다.Accordingly, according to the present invention, after grasping the image of the film and analyzing the profile thereof, the nozzle 62 as shown in FIG. 5 is aligned with the region V in which the wafer 60 is milled. The region V in which the milling has been made is filled with a substance selectable according to a predetermined film as described above.
따라서 본 발명은 상기 분석을 위하여 밀링이 이루어진 영역에 상기와 같은 물질을 채워넣음으로써 상기 분석이 이루어진 웨이퍼를 후속공정에 게속적으로 이용할 수 있다.Therefore, in the present invention, by filling the above-described material in the milling region for the analysis, the wafer on which the analysis is performed can be continuously used in a subsequent process.
즉, 상기와 같은 구성으로 이루어지는 본 발명은 그 단면에 대한 이미지의 파악을 통한 분석을 에프아이비를 이용하고, 또한 상기 막에 따라 선택할 수 있는 물질을 채워넣어 후속공정에 계속적으로 이용함으로써, 상기 분석을 위한 웨이퍼의 소모를 최소화시킬 수 있는 것이다.That is, according to the present invention having the above-described configuration, the analysis by grasping the image of the cross section is carried out by using F-Ivy, and also by using a material that can be selected according to the film, and continuously using the analysis in the subsequent process. It is possible to minimize the consumption of the wafer for.
다시말해 본 발명은 상기 분석을 위한 웨이퍼를 상기 분석을 수행한 후, 다시 후속공정에 이용할 수 있도록 함으로써 상기 웨이퍼의 손실을 최소화시킬 수 있는 것이다.In other words, the present invention can minimize the loss of the wafer by allowing the wafer for analysis to be used in a subsequent process after performing the analysis.
또한 본 발명은 상기 반도체소자 제조공정이 수행 중인 제조라인에서 상기와 같은 분석을 수행함으로써, 상기 분석의 결과에 따른 이상의 유무에 대한 조치를 신속하게 취할 수 있다.In addition, according to the present invention, by performing the above analysis in the manufacturing line in which the semiconductor device manufacturing process is being performed, it is possible to quickly take action on the presence or absence of abnormality according to the result of the analysis.
따라서, 본 발명에 의하면 막의 단면의 이지미를 파악하여 이루어지는 분석의 수행에 이용되는 웨이퍼를 후속공정에 계속적으로 이용하여 이에 따른 웨이퍼의 손실을 최소화시킴으로써 반도체소자의 제조에 따른 생산성이 향상되는 효과가 있고, 또한 반도체소자 제조공정이 수행되는 제조라인 내에서 분석을 수행하여 이에 따른 이상의 유무에 대한 조치를 신속하여 취함으로써 반도체소자의 제조에 따른 신뢰도가 향상되는 효과가 있다.Therefore, according to the present invention, the wafer used for performing the analysis by grasping the image of the cross section of the film is continuously used in a subsequent process, thereby minimizing the loss of the wafer, thereby improving the productivity of the semiconductor device. In addition, by performing the analysis in the manufacturing line in which the semiconductor device manufacturing process is performed by taking action on the presence or absence of the abnormality there is an effect that the reliability of the semiconductor device manufacturing is improved.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the present invention has been described in detail only with respect to the described embodiments, it will be apparent to those skilled in the art that various modifications and variations are possible within the technical scope of the present invention, and such modifications and modifications are within the scope of the appended claims.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980035282A KR100290026B1 (en) | 1998-08-28 | 1998-08-28 | Method for manufacturing a semiconductor device and analysis apparatus for parallel analysis using F-Ivy |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980035282A KR100290026B1 (en) | 1998-08-28 | 1998-08-28 | Method for manufacturing a semiconductor device and analysis apparatus for parallel analysis using F-Ivy |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000015404A KR20000015404A (en) | 2000-03-15 |
| KR100290026B1 true KR100290026B1 (en) | 2001-07-12 |
Family
ID=19548779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980035282A KR100290026B1 (en) | 1998-08-28 | 1998-08-28 | Method for manufacturing a semiconductor device and analysis apparatus for parallel analysis using F-Ivy |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100290026B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101066538B1 (en) * | 2010-12-20 | 2011-09-21 | (주) 큐알티반도체 | Method for treating device having copper layer |
| US9659743B2 (en) | 2014-12-18 | 2017-05-23 | Samsung Electronics Co., Ltd | Image creating method and imaging system for performing the same |
-
1998
- 1998-08-28 KR KR1019980035282A patent/KR100290026B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101066538B1 (en) * | 2010-12-20 | 2011-09-21 | (주) 큐알티반도체 | Method for treating device having copper layer |
| US9659743B2 (en) | 2014-12-18 | 2017-05-23 | Samsung Electronics Co., Ltd | Image creating method and imaging system for performing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000015404A (en) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100298566B1 (en) | Semiconductor device and its test method | |
| US5980720A (en) | Methods of treating crystal-grown wafers for surface defect analysis | |
| JP4601295B2 (en) | How to monitor and inspect the manufacture of contact openings | |
| US7709062B2 (en) | Refilling method by ion beam, instrument for fabrication and observation by ion beam, and manufacturing method of electronic device | |
| US6786978B2 (en) | Mass production of cross-section TEM samples by focused ion beam deposition and anisotropic etching | |
| US5940678A (en) | Method of forming precisely cross-sectioned electron-transparent samples | |
| KR100290026B1 (en) | Method for manufacturing a semiconductor device and analysis apparatus for parallel analysis using F-Ivy | |
| JP3260663B2 (en) | Method of detecting composition distribution on inner surface of hole | |
| Gruber et al. | Impact of the NO Anneal on the Microscopic Structure and Chemical Composition of the Si‐Face 4H‐SiC/SiO2 Interface | |
| US6646259B2 (en) | Method of sample preparation for transmission electron microscope analysis | |
| US6420703B1 (en) | Method for forming a critical dimension SEM calibration standard of improved definition and standard formed | |
| JPH10116872A (en) | Production of semiconductor and inspection method therefor, and device therefor | |
| US6519542B1 (en) | Method of testing an unknown sample with an analytical tool | |
| US6388265B1 (en) | Method for distinguishing a specific region in a sample to be observed by a microscope | |
| Hellin et al. | Total reflection X-ray fluorescence spectrometry for the introduction of novel materials in clean-room production environments | |
| KR100458590B1 (en) | Method for monitoring particle in semiconductor manufacturing apparatus | |
| JPH11126810A (en) | Measurement method of crystal defect | |
| US20040046131A1 (en) | System and method for reducing charged particle contamination | |
| Tanaka et al. | In-situ observation of focused ion beam micropatterns on semiconductors and insulators | |
| JP3326170B2 (en) | Method for manufacturing semiconductor device | |
| KR100901925B1 (en) | Evaluation method for gettering ability of wafer | |
| Stegmann et al. | Compositional analysis of ultrathin silicon oxynitride gate dielectrics by quantitative electron energy loss spectroscopy | |
| Stegmann et al. | Advanced EELS Applications in Process Development | |
| JP3319744B2 (en) | How to measure the inner surface of the hall | |
| KR19990085151A (en) | Focused ion beam device and structural analysis method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20130131 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |