[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100299560B1 - 리드프레임리드와도전성트레이스를조합한고밀도집적회로어셈블리 - Google Patents

리드프레임리드와도전성트레이스를조합한고밀도집적회로어셈블리 Download PDF

Info

Publication number
KR100299560B1
KR100299560B1 KR1019960706590A KR19960706590A KR100299560B1 KR 100299560 B1 KR100299560 B1 KR 100299560B1 KR 1019960706590 A KR1019960706590 A KR 1019960706590A KR 19960706590 A KR19960706590 A KR 19960706590A KR 100299560 B1 KR100299560 B1 KR 100299560B1
Authority
KR
South Korea
Prior art keywords
chip
substrate
conductive
electrically
conductive traces
Prior art date
Application number
KR1019960706590A
Other languages
English (en)
Other versions
KR970703617A (ko
Inventor
사트야 칠랄라
샤흐람 모스타파자데흐
Original Assignee
클라크 3세 존 엠.
내셔널 세미콘덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라크 3세 존 엠., 내셔널 세미콘덕터 코포레이션 filed Critical 클라크 3세 존 엠.
Publication of KR970703617A publication Critical patent/KR970703617A/ko
Application granted granted Critical
Publication of KR100299560B1 publication Critical patent/KR100299560B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10659—Different types of terminals for the same component, e.g. solder balls combined with leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

집적회로 조립체 (30)가 여기에 개시된다. 조립체는 전기 전도선 (40)의 소정 어레이와 전도선 (40)에 전기적으로 접속된 땜납볼 (42)의 어레이가 형성된 절연기판 (32)을 구비한다. 일련의 입력/출력 패드를 가진 집적회로 칩 (44)이 기판 (36) 위에서 지지된다. 일 실시예에서, 다수의 리드프레임 리드는 전도선 (40)과 전기적으로 절연되어 기판에 의해 지지된다. 일련의 제 1 결합선 및 일련의 제 2 결합선은 IC 칩 (44) 위의 입력/출력 패드의 임의의 하나를 리드프레임 리드 (48) 및 전도선 (40)에 전기접속시킨다. 다른 실시예에서, 하나이상의 전기절연된 전도층 (142, 144)은 선 (128) 및 리드프레임 리드 (130) 상부의 절연기판 (122)에 의해 지지된다. 이 실시예들에 따라서, 집적회로 조립체 (120)는 IC 칩 (132)을 위한 매우 고밀도의 전기 상호접속 배치와 작은 패키지 영역을 제공한다.

Description

리드프레임 리드와 도전성 트레이스를 조합한 고밀도 집적회로 어셈블리
집적회로 분야에서는, 집적회로 어셈블리의 물리적인 크기가 주요 관심사이다. 기술이 향상되고 집적회로 칩의 기능성이 증가함에 따라, 집적회로 어셈블리내의 통상적인 개별 IC 칩에 요구되는 전기적인 배선의 수가 꾸준히 증가하고 있다. 집적회로 칩을 외부세계와 접속하기 위해 필요한 전기적인 배선을 제공하기 위해, 집적회로 패키지 내에 초고밀도 전기 배선 배치가 요구되고 있다. 동시에, 전체적인 집적회로 어셈블리를 가능한 한 작게 유지하는 것이 주요 관심사이다. 종래 기술에서는, IC 칩에 전기적인 배선을 제공하기 위해 리드프레임이 보통 사용되었다. 요구되는 배선의 수가 커짐에 따라, 개별 리드프레임 리드의 폭을 단순히 줄이고 또한 리드프레임 리드 사이의 간격도 줄임으로써, 인치 당 리드의 개수를 증가시켰다. 이것이 현재까지 가능한 해결책이었다. 리드의 폭 및 리드 사이의 간격이 감소됨에 따라, IC 어셈블리의 제조는 더욱 어려워지고, 어셈블리의 신뢰성이 감소된다. 그러므로, 이하에서 설명되는 다른 해결책이 제안되었다.
도 1과 도 1a는 참조번호 10으로 표시되는 종래기술의 집적회로 어셈블리를 도시하고 있다. 상기 어셈블리는 리드프레임을 포함하지 않는 배치를 사용하지만, 그럼에도 불구하고 고밀도 전기 배선을 달성하고 있다. 상기 어셈블리는 상부면 (14), 측면 (15) 및 저면 (16)을 가진 절연기판 (12)을 구비한다. 복수의 솔더볼(solder ball; 18)이 그리드 어레이 형태로 저면 (16)에 부착되어 있다. 기판 (12)에는, 참조번호 20으로 표시되는 복수의 도전성 트레이스가 형성되어 있다. 도전성 트레이스 (20)는, 기판의 상부면과 일체인 제 1 부분 (20A), 기판을 관통하는 제 2 부분 (20B) 및 기판의 저면 (16)과 일체인 제 3 부분 (20C)으로 이루어진다. 도면에 도시한 바와 같이, 도전성 트레이스 (20)는 기판의 상면으로부터 20B를 경유하여 기판의 저면까지 이어져 있다.
복수의 입/출력 패드 (24)를 갖는 IC 칩 (22)이 기판의 상면 (14)에 지지되어 있다. 복수의 본딩 와이어 (bonding wire; 26)가 IC 칩상의 입/출력 패드를 도전성 트레이스에 전기적으로 접속시킨다. 예를 들어, 본딩 와이어 (26A)의 일단은 IC (22)상의 입/출력 패드 (24A)에 전기적으로 접속되어 있고, 타단은 도전성 트레이스 (20A)에 전기적으로 접속되어 있다. 솔더볼 (18A)이 기판의 저면상의 도전성 트레이스 (20A)의 제 3 부분에 전기적으로 접속되어 있으며, 따라서, 입/출력 패드 (24A)는 본딩 와이어 (26A) 및 도전성 트레이스 (20)에 의해 솔더볼 (18A)에 전기적으로 접속된다. 그리드 어레이 내의 각각의 솔더볼이 이런 방식으로 IC 칩상의 각각의 입/출력 패드에 전기적으로 접속되어 있다.
도 1 및 도 1A에 도시된 이러한 종래기술의 어셈블리는, 솔더볼 (18)이 저면 (18) 전체에 분포될 수 있기 때문에, 상당히 많은 전기적인 배선을 허용하며, 상술된 바와 같은 매우 미세한 리드프레임 리드에 대해 배선이 갖는 문제점을 회피할 수 있다. IC 칩 기술의 진보에도 불구하고, 이러한 접근법을 사용하여 가능한 배선의 수는 여전히 제한되어 있다. 이하 기재되는 바와 같이, 본 발명은 IC 어셈블리의 면적을 확장하지 않고 가능한 신뢰할 수 있는 전기적인 배선의 수를 거의 2배로 할 수 있는 배치를 제공한다.
본 발명은 집적회로 (IC) 어셈블리에 관한 것으로, 특히 복수의 리드프레임 리드 (leadframe leads)가 절연기판 상에 지지되어 있는 어셈블리에 관한 것이며, 상기 절연기판은 그 자체로 복수의 전기적인 도전성 트레이스 (conductive trace)를 정의하고 있다. 이 어셈블리는 또한 기판에 의해 지지되고 추가적인 전기적인 배선용으로 사용되는 하나 이상의 전기적인 도전층을 포함한다.
제1도는 종래 기술에 따른 집적회로 어셈블리의 개략적 정면도.
제1a도는 제1도의 어셈블리의 개략적 평면 정면도.
제2도는 본 발명의 제 1 실시예에 따라 설계된 집적회로 어셈블리의 개략적 정면도.
제2a도는 제2도의 어셈블리의 개략적 평면 단면도.
제3도는 본 발명의 제 2 실시예에 따라 설계된 집적회로 어셈블리의 개략적 정면도.
제3a도는 제3도의 어셈블리의 개략적 평면 단면도.
제4도는 본 발명의 제 3 실시예에 따라 설계된 집적회로 어셈블리의 개략적 정면도.
제4a도는 제4도의 어셈블리의 개략적 평면 단면도.
제5도는 본 발명의 추가적인 실시예에 따라 설계된 집적회로 어셈블리의 개략적 정면도.
이하, 집적회로 어셈블리를 보다 상세히 설명한다. 도 1 및 도 1A에 도시된 바와 같이, 상기 어셈블리는, 소정 어레이의 전기적인 도전성 트레이스를 갖는 절연기판을 구비하며, 상기 절연기판은 일련의 입/출력 패드를 갖는 집적회로 칩을 지지하고 있다. 그러나, 본 발명의 제 1 특징에 따르면, 복수의 리드프레임 리드가 기판에 지지되며, 도전성 트레이스로부터 전기적으로 절연되어 있다. 일련의 제 1 본딩 와이어가 IC 칩상의 입/출력 패드 중 소정 패드를 리드프레임 리드에 전기적으로 접속시키고, 일련의 제 2 본딩 와이어가 IC 칩상의 입/출력 패드 중 소정의 다른 패드를 도전성 트레이스에 전기적으로 접속시킨다.
본 발명의 제 2 특징에 따르면, 전기 도전층이 리드프레임 상에 지지되며, 리드로부터 전기적으로 절연되어 있다. 본딩 와이어가 도전층을 리드프레임 리드 또는 도전성 트레이스 중 소정의 것에 전기적으로 접속시키고, 하나 이상의 본딩 와이어가 도전층을 IC 칩상의 하나 이상의 소정의 단자 패드에 접속시키며, 여기서 상기 도전층은, 예를 들어, 전력면 또는 접지면으로 기능할 수 있다.
본 발명의 제 3 실시예에 따르면, 제 1 및 제 2 도전층은 스택 형태로 위치하고, 리드프레임 상에 도전성 트레이스 및 리드프레임 리드의 일부에 걸쳐 지지된다. 개별적인 도전층 각각은 본딩 와이어에 의해 IC 칩에 전기적으로 상호접속되고, 각각의 도전층은 소정의 회로설계에 따라 임의의 소정의 개별적인 리드프레임 리드 또는 개별적인 도전성 트레이스에 전기적으로 접속되며, 여기에서 상기 도전층은 각각 전력면 및 접지면으로 기능할 수 있다.
여기에 개시된 본 발명의 모든 실시예는 IC 칩에 대해 고밀도의 전기적인 배선을 달성하며, 동시에 패키지 면적은 동일한 핀갯수를 가진 패키지를 기준으로 할 때 종래 기술의 리드프레임의 패키지 면적보다 작다. 하나 이상의 전기 도전층이 전력면 또는 접지면으로 사용되는 본 발명의 실시예에서는, 전력 및 접지 배선의 인덕턴스의 감소로 인하여, 집적회로 어셈블리의 전기적인 성능을 개선할 수 있다. 이러한 이점은, 도전면은 IC 칩과 전원단자에 상호접속시키는 본딩 와이어를 가능한 짧게 유지함으로써, 달성되며 최대화된다.
본 발명은 도면을 참조한 이하의 상세한 설명에 의해 명확해 질 것이다.
앞에서 도 1 및 도 1a에 대하여는 기재하였으므로, 이하에서는 참조 번호 30으로 표시되고 본 발명에 따라 설계된 집적회로 어셈블리를 도시한 도 2 및 도 2a에 대해 설명한다. 이 어셈블리는 상면 (34), 측면 (36) 및 지면 (38)을 가진 절연기판 (32)을 구비한다. 이 기판 (32)은 복수의 도전성 트레이스를 구비하며, 도전성 트레이스 중 하나가 참조 번호 40으로 표시되어 있다. 도 2 및 도 2a에 도시된 바와 같이, 도전성 트레이스 (40)는 기판 (32)의 상면 (34)과 일체화된 제 1 부분 (40A), 기판 (32) 의 상면으로부터 비어(41)를 관통하여 저면에 이르는 제 2 부분 (40B) 및 기판 (32)의 저면 (38)과 일체화된 제 3 부분 (40C)을 구비한다. 복수의 솔더볼 (42)이 기판 (32)의 저면 (38)에 부착되어 있다. 각각의 솔더볼 (42A)은 기판의 저면 (38)상의 도전성 트레이스 (40)의 제 3 부분 (40C)에 전기적으로 접속되어 있다. 여기에 도시된 특정한 도전성 트레이스는 상면 (34)으로부터 비어 (41)를 통해 저면 (38)까지 이어진다. 도전성 트레이스는 기판의 상면으로부터 기판의 측면을 둘러 저면까지 이어질 수도 있다. 이러한 수단은, 본 발명과 양립하며, 도전성 트레이스를 기판의 상면으로부터 저면까지 전기적으로 이어주는 본 발명의 임의의 실시예에서 사용될 수 있다.
본 어셈블리는 기판의 상면 (34)상에 지지되는 IC 칩 (44)을 구비하며, 상기 IC 칩은 일련의 입/출력 패드 (46A, 46B, 46C, 46D, 46E, 및 46F)를 포함한다. 본 발명에 따르면, 복수의 리드프레임 리드 (48A, 48B, 48C 및 48D)는 도전성 트레이스 (40)로부터 전기적으로 절연되어 상면 (34) 상에 기판에 의해 지지된다. 어떤 경우, 모든 경우는 아니지만, 이들 리드프레임 리드이 인접하는 하층의 도전성 트레이스와 교차한다. 예를 들면, 도 2a에 도시된 리드프레임 리드 (48C 및 48D)는 도전성 트레이스의 부분 (40A)위에 놓여진다. 리드프레임 리드는, 도 2에 도시된 바와 같이, 절연물질 (50) 층에 의해 도전성 트레이스 (40)의 부분 (40A)과 전기적으로 절연되어 있다. 절연 테이프 또는 비전도 에폭시 (epoxy)와 같은 다양한 절연재료가 리드프레임 리드 (48C 및 48D)를 도전성 트레이스 (40)의 제 1 부분 (40A)으로부터 전기적으로 절연시키기 위해 사용된다. 이러한 재료는 또한 본 발명에 따라 리드프레임 리드를 기판에 결합시키기 위해 사용된다. 상면 (34)과 일체화된 제 1 부분 (52A), 상면 (34)을 통하여 저면 (38)에 이르는 제 2 부분 (52B) 및 기판의 저면 (38)과 일체화된 제 3 부분 (52C)을 가진 부가적인 도전성 트레이스 (52)가 도 2 및 도 2a에 도시되어 있다. 리드프레임 리드 (48B, 48C 및 48C)는 도전성 트레이스 (52)의 제 2 부분 (52A)위에 놓여진다. 이러한 리드프레임 리드는 또한 절연재료 (50)에 의해 도전성 트레이스 (52)으로부터 전기적으로 절연되어 있다.
상기한 바와 같이, 리드프레임 리드는 일반적으로 도전성 트레이스 상에 놓여지는 한편, 기판 상의 리드프레임 리드의 선택적인 위치 및 배치에 의해 절연층 없이 도전성 트레이스로부터 리드프레임 리드를 전기적으로 절연할 수 있다. 예를 들어, 도 2a에서 리드프레임 리드 (48A)는 도전성 트레이스와 교차하지 않는다. 리드프레임 리드 (48A)와 도전성 트레이스 (52)의 부분 (52A) 사이에 간격이 유지된다. 리드프레임 리드 (48A)의 이러한 위치 및 배치의 결과, 리드프레임 리드는 도전성 트레이스와 전기적으로 절연되고, 절연층 (50)에 의해 제공되는 전기적 절연은 리드프레임 리드 (48A) 및 기판 사이에는 필요하지 않다. 그러므로, 도 2a에 도시된 바와 같이, 절연층 (50)은 리드프레임 리드 (48A)가 기판의 상면 (34)상에 직접 지지되도록 배열된 외부 에지 (54)를 포함한다. 어떠한 리드프레임 리드라도 이런 방식으로 도전성 트레이스와 전기적으로 절연될 수 있다. 도전성 트레이스과의 교차를 피하고 리드프레임 리드 및 도전성 트레이스 사이의 간격 유지를 피하기 위하여, 기판 상에서의 선택적인 위치 및 배치에 의해 모든 리드프레임 리드가 그렇게 절연된다면, 절연층 (50)은 필요하지 않으며 제조비용 절감이 실현될 수도 있다.
도 2 및 도 2a를 참조하면, 일련의 제 1 본딩 와이어 (56)는 리드프레임 리드를 IC 칩 (44)상의 입/출력 패드 중 선택된 각 패드에 전기적으로 접속한다. 본딩 와이어 (56A)는 리드프레임 리드 (48A)를 IC 칩 (44)상의 입/출력 패드 (46A)에 전기적으로 접속시킨다. 본딩 와이어 (56B, 56C 및 56D)는 이와 유사하게 리드프레임 리드 (48B, 48C 및 48D)를 IC 칩 (44)상의 입/출력 패드 (46C, 46E 및 46F)의 각각에 전기적으로 접속시킨다. 일련의 제 2 본딩 와이어 (58)는 도전성 트레이스를 IC 칩 (44)상의 본딩 패드 (bonding pad) 각각에 전기적으로 접속시킨다. 본딩 와이어 (58A)는 도전성 트레이스의 제 1 부분 (40A)을 입/출력 패드 (46D)에 전기적으로 접속시킨다. 본딩 와이어 (58B)는 도전성 트레이스 (52)의 부분 (52A)을 입/출력 패드 (46B)에 전기적으로 접속시킨다. 도전성 트레이스 (52)은 제 2 부분 (52B)에 의해 기판 (32)의 상면 (34)으로부터 저면 (38)까지 이어진다. 상기 도전성 트레이스는 또한 기판의 저면 (38)상에서 솔더볼 (42B)에 전기적으로 접속된다. IC 어셈블리가 절연매체 (60)내에 부분적으로 캡슐화된다.
도 3 및 도 3a는 일반적으로 참조 번호 70으로 표시된 집적회로 어셈블리를 도시한다. 이러한 어셈블리는 부분적으로 절면매체 (71)내에 캡슐화된다. 어셈블리는 상면 (74) 및 저면 (75)을 갖는 절연기판 (72)을 포함한다. 기판에는 복수의 도전성 트레이스 (76)가 형성되어 있다. 복수의 솔더볼 (78)이 기판의 저면 (75)에 부착되어 있고, 각각의 도전성 트레이스 (76)는, 도 2 및 도 2a를 참조하여 상술한 바와 같이, 솔더볼 각각에 전기적으로 부착되어 있다. 본 발명에 따르면, 복수의 리드프레임 리드 (80)가 기판 (72)에 의해 그 상면 (74)상에 지지된다. 리드프레임 리드가 도전성 트레이스 상에 놓여지는 경우에, 절연층 (81)이 리드프레임 리드를 도전성 트레이스와 전기적으로 절연시킨다. 사실상, 리드가 도전성 트레이스위를 가로지르는지 여부에 관계없이, 절연층 (81)은 기판 (72) (모든 도전성 트레이스를 포함)과 전체 리드프레임 사이에 연장되어 있다. 예를 들면, 리드프레임 리드 (80C 및 80D)는, 도 3a에 도시된 바와 같이, 도전성 트레이스 (76C)위에 놓이지만, 절연층 (81)의 존재로 인하여, 전술한 바와 같이, 이러한 리드프레임 리드 및 그 아래의 도전성 트레이스 (76C) 사이에 전기적 절연이 유지된다. 일련의 입/출력 패드 (84)를 가진 IC 칩 (82)이 기판 (72)의 상면 (74)상에 지지되어 있다. IC 칩은 또한 추가적인 단자를 포함하는데, 예를 들어, 이것은 본 발명에 따라 전력단자 또는 접지단자가 될 수도 있다. 일련의 제 1 본딩 와이어 (88)가 도전성 트레이스를 IC 칩상의 입/출력 패드에 각각 전기적으로 접속시킨다. 본딩 와이어 (88A, 88B 및 88C)는 도전성 트레이스 (76A, 76B 및 76C) 각각을 입/출력 패드 (84A, 84C 및 84E)에 각각 전기적으로 접속시킨다. 일련의 제 2 본딩 와이어 (90)가 리드프레임 리드를 IC 칩 (82)상의 입/출력 패드 각각에 전기적으로 접속시킨다. 본딩 와이어 (90A, 90B 및 90C)는 각각 리드프레임 리드 (80A, 80B 및 80C)를 입/출력 패드 (84B, 84D 및 84F) 각각에 전기적으로 접속시킨다.
본 발명에 의하면, 전기적인 도전층 (92)이 리드프레임 리드 (80)의 일부에 걸쳐 기판 (72) 상면 (74) 위에서 지지되고, 바람직한 실시예에서, 전력면 또는 접지면으로 사용된다. 도 3a에 도시된 바와 같이, 도전층 (92)은 리드프레임 리드 (80A, 80B 및 80C)상에 놓여진다. 도전층 (92)은, 리드프레임 리드와 도전층 사이에 배치된 절연층 (94)에 의해, 리드프레임 리드로부터 전기적으로 절연된다. 본 발명의 범위내에서 다양한 재료가 절연층 (94)으로 사용될 수 있다. 절연 테이프 및 비전도성 에폭시가 절연층으로 사용하기에 적당한 재료의 몇가지 예이다. 비전도성 에폭시 및 절연 테이프 모두는 도전층 (92)을 기판에 접착시키기 위해서도 사용된다. 다른 재료가 절연층용으로 사용되는 경우, 별도의 접착제가 결합제로서 사용될 수 있다.
본딩 와이어 (96)는 IC 칩 (82)의 부가적인 단자 (86)를 전기 도전층 (92)에 전기적으로 접속시킨다. 본딩 와이어 (98)가 리드프레임 리드 (80D)를 전기 도전층 (92)에 전기적으로 접속시킴으로써, IC 칩 (82)의 부가적인 단자 (86)가 본딩 와이어 및 전기 도전층을 경유하여 리드프레임 리드에 전기적으로 접속된다. 도전층 (92)이 전력면 또는 접지면으로 역할을 하는 경우에, 본딩 와이어 (96 및 98)는 이들 배선의 인덕턴스를 최소화하기 위해 가능한 한 짧게 유지되어야 한다. 본딩 와이어 (98)는 선택적으로 76B와 같은 소정의 도전성 트레이스로부터 도전층 (92) (도시되지 않음)으로 전기적으로 접속될 수도 있다. 사실상, 도전층은, 본 발명의 범위내에서, 어떠한 도전성 트레이스나 리드프레임 리드에도 전기적으로 접속된다. 도전층 (92)이 접지면으로 기능하고 IC 칩 (82)상의 부가 단자가 접지되는 경우에, 리드프레임 리드 (80D)는 접지전위일 수 있고, 또는, 리드프레임 리드 (80D)는, 도전층 (92)이 전력면으로 기능하고 IC 칩 (82)상의 부가 단자 (86)가 소정의 회로설계에 따라 본 발명의 범위 내에서 전력단자인 경우에, 리드프레임 리드 (80D)는 대안으로 전력 단자를 나타낼 수도 있다.
도 4 및 도 4a에 도시된 IC 회로 어셈블리는 본 발명의 또다른 실시예를 나타낸다. 이들 도면은 참조번호 120으로 표시되는 집적회로 어셈블리를 나타낸다. 이 어셈블리는 상면 (124) 및 저면 (126)을 갖는 절연기판 (122)을 구비한다. 이 기판에는 복수의 전기 도전성 트레이스 (128)이 형성되어 있다. 복수의 솔더볼 (129)이 기판의 저면 (126)에 부착되고, 각각의 도전성 트레이스 (128)는, 도 2 및 도 2a에 도시되어 전술된 바와 같이, 솔더볼 (129) 각각에 전기적으로 부착된다. 복수의 리드프레임 리드 (130)는 기판 (122)에 의해 그 상면 (124)상에 지지되어 있다. 절연층 (131)이 리드프레임 리드를 도전성 트레이스로부터 전기적으로 절연시킨다. 예를 들어, 리드프레임 리드 (130C 및 130D)는 도 4a의 도전성 트레이스 (128C)상에 놓여지지만, 절연층 (131)의 존재 때문에, 이 리드프레임 리드와 그 아래의 도전성 트레이스 (128C) 사이에는 전기적 절연이 유지된다. 일련의 입/출력 패드 (134)를 갖는 IC 칩 (132)이 기판 (122)의 상면 (124)상에 지지된다. 본 발명에 의하면, IC 칩은 또한 적어도 2개의 추가적인 단자 (136A 및 136B)를 포함하는데, 이들 2 단자는 소정의 회로 설계에 따라 전력단자 및 접지단자일 수도 있다. 일련의 제 1 본딩 와이어 (138)가 임의의 도전성 트레이스를 IC 칩 (132)상의 입/출력 패드 각각에 전기적으로 접속시킨다. 본딩 와이어 (138A, 138B 및 138C) 각각은 도전성 트레이스 (128A, 128B 및 128C)를 IC 칩상의 입/출력 패드 (134A, 134C 및 134E) 각각에 전기적으로 접속시킨다. 일련의 제 2 본딩 와이어 (140)는 임의의 리드프레임 리드를 IC 칩 (132)상의 입/출력 패드 각각에 전기적으로 접속시킨다. 본딩 와이어 (140A, 140B 및 140C) 각각은 리드프레임 리드 (130A, 130B 및 130C) 각각을 입/출력 패드 (134B, 134D 및 134F)에 각각 전기적으로 접속시킨다.
본 발명에 따른, 제 1 전기 도전층 (142) 및 제 2 전기 도전층 (144)은 리드프레임 리드 (130)의 일부상에서의 기판 (122) 상면에 스택 형태로 위치한다. 제 1 절연층 (146)은 제 1 도전층 (142)을 리드프레임 리드 (130A, 130B 및 130C)와 전기적으로 절연시키며, 제 2 절연층 (148)은 제 2 도전층 (144)을 제 1 도전층 (146)과 전기적으로 절연시키는데, 여기서 상기 도전층은 상호간에 절연되어 있고 그 아래의 리드프레임 리드로부터 전기적으로 절연되어 있다. 앞에서 설명한 것처럼, 각각의 도전층 (142 및 144)은 전술된 본딩 와이어를 함께 이용하여 IC 어셈블리 내에서 사용할 수 있는 리드프레임 리드나 임의의 도전성 트레이스와 전기적으로 접속될 수도 있다. 각 도전층이 전기적으로 접속된 도전성 트레이스나 리드프레임 리드는 본 발명 및 소정의 회로 설계에 따라 접지단자 및 전력단자를 구비할 수도 있다. 설명을 위하여, 제 1 도전층 (142)은 접지면으로서 전기적으로 상호접속되며, 제 2 도전층 (144)은 도 4 및 도 4a에 있는 전력면으로서 전기적으로 상호접속된다. IC 칩 (132)의 제 1 추가 단자 (136A)가 본딩 와이어 (150)에 의해 전기적으로 제 1 도전층에 접속되어 있다. 본딩 와이어 (152)는 제 1 도전층 (142)을 리드프레임 리드 (130D)와 전기적으로 접속시킨다. 리드프레임 리드 (130D)가 접지 전위라면, 제 1 도전층도 또한 접지 전위로 되고 접지면을 구비하며, 여기에서 접지 단자는 본딩 와이어 (150)에 의해 IC 칩에 공급된다. IC 칩 (132)의 제 2 추가 단자 (136B)는 본딩 와이어 (154)에 의해 제 2 도전층 (144)에 전기적으로 접속된다. 본딩 와이어 (156)는 제 2 도전층 (144)을 리드프레임 리드 (130E)에 전기적으로 접속시킨다. 리드프레임 리드 (130E)가 전력 전위라면, 제 2 도전층도 또한 전력 전위로 되고 전력면을 구비하며, 여기에서 전력 단자는 본딩 와이어 (154)에 의해 IC 칩으로 제공된다. 본딩 와이어 (150, 152, 154 및 156)는 IC 어셈블리 내의 전력 및 접지의 배선의 인덕턴스를 최소화하기 위하여 가능한 한 짧게 유지되어야만 한다. 또한 리드프레임 전력 리드 및 접지 리드는 도 4a에서 볼 수 있는 바와 같이 짧다. 도시된 것처럼, 제 1 및 제 2 전기 도전층의 전기적인 배선은 본 발명의 가능한 일실시예를 설명한다. 전기 도전층의 전기적 배선에 대한 다양한 다른 실시예가 여기에 개시된 바에 의해 설명된 것처럼 가능하다. 예를 들어, 전기적으로 절연된 도전층 (156)의 제 2 스택 (stack)이 도전층 (142 및 144)으로 이루어진 스택과 동일한 방식으로 기판 (122)상에서 지지된다. 상기 스택 및 추가 스택 중에서 어느 하나가 전술된 방식으로 IC 칩 (132) 상의 단자와 리드프레임 리드나 도전성 트레이스에 전기적으로 접속된 2개 이상의 전기적 절연층을 포함할 수도 있다. 3 개의 이러한 절연층을 포함하는 스택 (156)이 단순화를 위하여 본딩 와이어없이 도시되어 있다. 다양한 실시예에서 설명된 리드프레임 리드가 임의의 적절한 방식으로 제공될 수도 있지만, 그렇게 하는 한 방식은, 리드를 포함하는 리드프레임 및 다이 (die) 부착 패드를 형성하고 나서, 다이 부착 패드를 제거하는 것이다.
본 발명의 또다른 실시예에 따라 설계된 어셈블리 (200)가 도 5에 도시되어 있다. 어셈블리 (200)는 도 2에 도시되어 있는 전술된 어셈블리 (30)와 한가지만 제외하고는 동일하다. 어셈블리 (30)의 일부를 형성하는 솔더볼 (42) 대신에, 어셈블리 (200)는 신장된 솔더 컬럼 또는 솔더볼과 동일한 방식으로 기판 (36) 및 도전성 트레이스 아래측에 부착된 부착핀 (202)을 사용한다. 솔더 컬럼이 사용되는 경우, 통상적인 솔더 컬럼은 직경이 20 mils이고 길이가 50-87 mils이다. 부착핀이 사용되는 경우, 통상적인 부착핀은 직경이 18 mils이고 길이가 170 mils이다. 이러한 치수는 예시적인 것이며 본 발명을 제한하는 것은 아니다. 특별히 도시되지는 않았지만, 어셈블리 (200)는 도 3, 도 3a, 도 4 및 도 4a에 도시된 동일한 스택 배치를 포함할 수 있다.
본 발명은 본 발명의 이론 및 범위에서 벗어나지 않는 다양한 다른 형태로 실시될 수 있다. 그러므로, 본 예는 예시적으로 제한되지 않으며, 본 발명은 여기에 주어진 세부사항으로 제한되지 않으며, 청구범위 내에서 변경될 수 있다.

Claims (13)

  1. a) 제 1 표면상에 소정 어레이의 전기 도전성 트레이스가 형성된 절연기판;
    b) 상기 기판에 의해 지지되며, 상기 도전성 트레이스로부터 전기적으로 절연된 복수의 리드프레임 리드;
    c) 상기 기판에 의해 상기 제 1 표면상에 지지되며, 일련의 입/출력 패드를 구비하는 IC 칩; 및
    d) 상기 IC 칩이 상기 도전성 트레이스 및 리드프레임 리드를 통해 소정의 방식으로 외부 소자에 접속될 수 있도록, 상기 IC 칩의 입/출력 패드 중 소정의 패드를 상기 도전성 트레이스 각각에 각각 전기적으로 접속시키는 일련의 제 1 본딩 와이어, 및 상기 IC 칩의 입/출력 패드 중 다른 패드를 상기 리드프레임 리드 각각에 각각 전기적으로 접속시키는 일련의 제 2 본딩 와이어를 구비하며,
    e) 상기 기판은, 적어도 상기 IC 칩과 상기 리드프레임 리드를 지지하는 제 1 표면, 및 제 2 반대 표면을 더 구비하며, 상기 기판은, 또한 소정 위치에서 상기 제 2 표면에 부착된 복수의 연장된 전도성 부재를 더 구비하며,
    상기 도전성 트레이스는 상기 제 1 표면으로부터 상기 제 2 표면까지 연장되며, 상기 도전성 트레이스 각각은 상기 연장된 전도성 부재 중 관련된 부재에 전기적으로 접속되어 있는 것을 특징으로 하는 집적회로 어셈블리.
  2. 제1항에 있어서, 상기 연장된 부재는 상기 제 2 표면에 소정의 그리드 어레이로 부착되어 있는 것을 특징으로 하는 집적회로 어셈블리.
  3. 제1항에 있어서, 상기 연장된 부재 각각은 솔더 칼럼인 것을 특징으로 하는 집적회로 어셈블리.
  4. 제1항에 있어서, 상기 연장된 부재 각각은 부착핀인 것을 특징으로 하는 집적회로 어셈블리.
  5. a) 소정 어레이의 도전성 트레이스를 구비하는 절연기판으로서, 대향하는 제 1 표면 및 제 2 표면을 더 구비하여 상기 도전성 트레이스가 상기 제 1 표면으로부터 상기 제 2 표면까지 연장되고, 상기 제 2 표면의 소정 위치에 부착되는 복수의 연장 부재를 또한 더 구비하며, 상기 각 연장 부재가 상기 도전성 트레이스 각각에 전기적으로 접속되어 있는, 상기 절연기판;
    b) 상기 기판의 상기 제 1 표면에 의해 지지되는 복수의 리드프레임 리드로서, 상기 복수의 리드프레임 리드 중 적어도 일부가 상기 도전성 트레이스 상에 놓이는, 상기 복수의 리드프레임 리드;
    c) 상기 기판의 상기 제 1 표면상에 지지되며, 일련의 입/출력 패드, 하나 이상의 전력단자 및 하나 이상의 접지단자를 구비하는 IC 칩;
    d) 상기 IC 칩의 상기 입/출력 패드 중 소정의 패드를 상기 제 1 표면상의 상기 도전성 트레이스 각각에 전기적으로 접속시키는 일련의 제 1 본딩 와이어, 및 상기 IC 칩의 입/출력 패드 중 소정의 다른 패드를 상기 제 1 표면상의 상기 리드프레임 리드 각각에 전기적으로 접속시키는 일련의 제 2 본딩 와이어;
    e) 상기 기판 상에 서로에 대해 스택된 관계로 위치되며 상기 리드프레임 리드 중 적어도 일부 위에 놓여지며, 전력면 또는 접지면으로서 각각 선택적으로 기능하는 제 1 및 제 2 전기 도전층;
    f) 상기 도전층을 서로 전기적으로 절연시키고, 그 아래의 상기 리드프레임 리드로부터도 전기적으로 절연시키는 수단; 및
    g) 상기 제 1 및 제 2 도전층을 특정한 상기 리드프레임 리드 또는 상기 도전성 트레이스에 전기적으로 접속시키고, 상기 제 1 및 제 2 도전층을 상기 IC 칩상의 각 전력단자 및 접지단자에 전기적으로 접속시킴으로써, 상기 IC 칩의 전기적인 배선을 위한 전력면 및 접지면을 제공하는 수단을 구비하는 것을 특징으로 하는 집적회로 어셈블리.
  6. 제5항에 있어서, 상기 연장 부재 각각은 솔더 칼럼인 것을 특징으로 하는 집적회로 어셈블리.
  7. 제5항에 있어서, 상기 연장 부재 각각은 부착핀인 것을 특징으로 하는 집적회로 어셈블리.
  8. a) 소정 어레이의 전기 도전성 트레이스를 구비하고, 상기 도전성 트레이스가 제 1 표면으로부터 제 2 표면까지 확장되도록 대향하는 제 1 표면 및 제 2 표면을 더 구비하며, 각 연장 부재가 상기 도전성 트레이스 각각에 전기적으로 접속되도록 소정 위치에서 상기 제 2 표면에 부착된 복수의 연장 부재를 더 구비하는 절연기판;
    b) 상기 기판의 상기 제 1 표면에 의해 지지되며, 적어도 일부가 상기 도전성 트레이스 상에 놓여지는 복수의 리드프레임 리드;
    c) 상기 기판의 제 1 표면상에 지지되며, 일련의 입/출력 패드, 하나 이상의 전력단자, 및 하나 이상의 접지단자를 구비하는 IC 칩;
    d) 상기 IC 칩을 소정 방식으로 외부에 전기적으로 접속시키기 위하여 상기 IC 칩의 임의의 입/출력 패드를 상기 제 1 표면상의 상기 도전성 트레이스에 각각 전기적으로 접속시키는 제 1 어레이의 본딩 와이어 및 상기 IC 칩의 다른 입/출력 패드를 상기 제 1 표면상의 상기 리드프레임 리드에 각각 전기적으로 접속시키는 제 2 어레이의 본딩 와이어;
    e) 상기 기판 상에서 상호간에 스택 형태로 위치되어 상기 리드프레임 리드의 적어도 일부상에 놓여지고, 전력면 및 접지면으로 각각 선택적으로 기능하는 제 1 및 제 2 도전층;
    f) 상기 제 1 및 제 2 도전층을 서로 전기적으로 절연시키고 또한 그 아래의 상기 리드프레임 리드와 전기적으로 절연시키며, 상기 도전층을 서로 결합시키고 또한 상기 기판과 결합시키는 절연 수단;
    g) 상기 IC 칩의 전기적 상호접속을 위해 소정의 전력면 및 접지면을 제공하도록 상기 제 1 및 제 2 도전층을 특정한 상기 리드프레임 리드 또는 상기 도전성 트레이스에 전기적으로 접속시키는 일련의 제 1 본딩 와이어 및 상기 제 1 및 제 2 도전층을 상기 IC 칩상의 소정 전력단자 또는 접지단자에 전기적으로 접속시키는 일련의 제 2 본딩 와이어; 및
    h) 상기 집적회로 어셈블리의 적어도 일부를 캡슐화하는 절연재료를 구비하는 것을 특징으로 하는 집적회로 어셈블리.
  9. 제8항에 있어서, 상기 연장 부재 각각은 솔더 컬럼인 것을 특징으로 하는 집적회로 어셈블리.
  10. 제8항에 있어서, 상기 연장 부재 각각은 부착핀인 것을 특징으로 하는 집적회로 어셈블리.
  11. a) 소정 어레이의 전기 도전성 트레이스를 구비하고, 상기 도전성 트레이스가 제 1 표면에서 제 2 표면까지 확장되도록 대향하는 제 1 표면 및 제 2 표면을 더 구비하며, 각 부재가 상기 도전성 트레이스 각각에 전기적으로 접속되도록 그리드 어레이로 상기 제 2 표면에 부착된 복수의 연장 부재를 더 구비하 절연기판;
    b) 상기 기판의 상기 제 1 표면에 의해 지지되며, 적어도 일부가 상기 도전성 트레이스 상에 놓여지는 복수의 리드프레임 리드;
    c) 상기 기판의 제 1 표면상에서 지지되며, 일련의 입/출력 패드를 구비하며 부가 단자를 더 구비하는 IC 칩;
    d) 상기 IC 칩의 입/출력 패드 중 소정의 패드를 상기 제 1 표면의 상기 도전성 트레이스에 각각 전기적으로 접속시키는 제 1 어레이의 본딩 와이어 및 상기 IC 칩의 입/출력 패드 중 다른 패드를 상기 제 1 표면상의 상기 리드프레임 리드에 각각 전기적으로 접속하는 제 2 어레이의 본딩 와이어;
    e) 상기 기판 상에서 상호간에 스택 형태로 위치하고 상기 리드프레임 리드의 적어도 일부 위에 놓여지며 소정의 회로설계에 따라 상기 IC 칩에 각각 소정의 전기 접속용 전도면으로서 선택적으로 기능하는 제 1 및 제2 도전층;
    f) 상기 제 1 제 2 도전층을 서로 전기적으로 절연시키고 또한 그 아래의 상기 리드프레임 리드와 전기적으로 절연시키며, 상기 도전층을 서로 결합시키고 또한 기판과 결합시키는 절연 수단;
    g) 상기 IC 칩의 소정의 전기적 상호접속을 제공하기 위해 상기 제 1 및 제 2 도전층을 특정한 상기 리드프레임 리드 또는 상기 도전성 트레이스에 전기적으로 접속시키는 일련의 제 1 본딩 와이어 및 상기 제 1 및 제 2 도전층을 상기 IC 칩상의 상기 부가 단자에 전기적으로 접속시키는 일련의 제 2 본딩 와이어; 및
    h) 상기 집적회로 어셈블리의 적어도 일부를 캡슐화하는 절연재료를 구비하는 것을 특징으로 하는 집적회로 어셈블리.
  12. 제11항에 있어서, 상기 연장 부재 각각은 솔더 컬럼인 것을 특징으로 하는 집적회로 어셈블리.
  13. 제11항에 있어서, 상기 연장 부재 각각은 부착핀인 것을 특징으로 하는 집적회로 어셈블리.
KR1019960706590A 1995-03-20 1996-03-20 리드프레임리드와도전성트레이스를조합한고밀도집적회로어셈블리 KR100299560B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/406,726 US5569955A (en) 1994-09-16 1995-03-20 High density integrated circuit assembly combining leadframe leads with conductive traces
US08/406,726 1995-03-20
PCT/US1996/003770 WO1996029737A1 (en) 1995-03-20 1996-03-20 A high density integrated circuit assembly combining leadframe leads with conductive traces

Publications (2)

Publication Number Publication Date
KR970703617A KR970703617A (ko) 1997-07-03
KR100299560B1 true KR100299560B1 (ko) 2001-11-22

Family

ID=23609207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960706590A KR100299560B1 (ko) 1995-03-20 1996-03-20 리드프레임리드와도전성트레이스를조합한고밀도집적회로어셈블리

Country Status (5)

Country Link
US (1) US5569955A (ko)
EP (1) EP0760164B1 (ko)
KR (1) KR100299560B1 (ko)
DE (1) DE69618872T2 (ko)
WO (1) WO1996029737A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541449A (en) * 1994-03-11 1996-07-30 The Panda Project Semiconductor chip carrier affording a high-density external interface
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
US5648679A (en) * 1994-09-16 1997-07-15 National Semiconductor Corporation Tape ball lead integrated circuit package
US6301122B1 (en) * 1996-06-13 2001-10-09 Matsushita Electric Industrial Co., Ltd. Radio frequency module with thermally and electrically coupled metal film on insulating substrate
US6043559A (en) * 1996-09-09 2000-03-28 Intel Corporation Integrated circuit package which contains two in plane voltage busses and a wrap around conductive strip that connects a bond finger to one of the busses
US5854512A (en) * 1996-09-20 1998-12-29 Vlsi Technology, Inc. High density leaded ball-grid array package
US5859801A (en) * 1997-03-28 1999-01-12 Siemens Aktiengesellschaft Flexible fuse placement in redundant semiconductor memory
EP0930653B1 (en) * 1998-01-13 2008-06-11 Lucent Technologies Inc. High frequency semiconductor device
TW434760B (en) * 1998-02-20 2001-05-16 United Microelectronics Corp Interlaced grid type package structure and its manufacturing method
KR100290784B1 (ko) 1998-09-15 2001-07-12 박종섭 스택 패키지 및 그 제조방법
US6261869B1 (en) * 1999-07-30 2001-07-17 Hewlett-Packard Company Hybrid BGA and QFP chip package assembly and process for same
US6391687B1 (en) * 2000-10-31 2002-05-21 Fairchild Semiconductor Corporation Column ball grid array package
US7315000B2 (en) * 2003-07-27 2008-01-01 Sandisk Il Ltd. Electronic module with dual connectivity
US7741158B2 (en) * 2006-06-08 2010-06-22 Unisem (Mauritius) Holdings Limited Method of making thermally enhanced substrate-base package
US8786063B2 (en) * 2009-05-15 2014-07-22 Stats Chippac Ltd. Integrated circuit packaging system with leads and transposer and method of manufacture thereof
DE102014111931B4 (de) * 2014-08-20 2021-07-08 Infineon Technologies Ag Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283460A (ja) * 1992-04-02 1993-10-29 Shinko Electric Ind Co Ltd 半導体装置
JPH0697307A (ja) * 1992-09-16 1994-04-08 Hitachi Ltd 半導体集積回路装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5651851A (en) * 1979-10-05 1981-05-09 Hitachi Ltd Semiconductor device
JPS6254456A (ja) * 1985-07-31 1987-03-10 Nec Corp 半導体装置用リ−ドフレ−ム
JP2587805B2 (ja) * 1987-10-19 1997-03-05 新光電気工業株式会社 半導体装置
JPH04127563A (ja) * 1990-09-19 1992-04-28 Nec Corp 半導体装置用パッケージ
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5332864A (en) * 1991-12-27 1994-07-26 Vlsi Technology, Inc. Integrated circuit package having an interposer
JPH081943B2 (ja) * 1993-02-08 1996-01-10 日本電気株式会社 半導体集積回路パッケージ
JPH0786335A (ja) * 1993-09-20 1995-03-31 Hitachi Ltd 半導体の実装構造とこれに用いる樹脂封止型半導体装置
JPH07122701A (ja) * 1993-10-21 1995-05-12 Hitachi Ltd 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム
US5442230A (en) * 1994-09-16 1995-08-15 National Semiconductor Corporation High density integrated circuit assembly combining leadframe leads with conductive traces

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283460A (ja) * 1992-04-02 1993-10-29 Shinko Electric Ind Co Ltd 半導体装置
JPH0697307A (ja) * 1992-09-16 1994-04-08 Hitachi Ltd 半導体集積回路装置

Also Published As

Publication number Publication date
DE69618872T2 (de) 2002-11-28
EP0760164A1 (en) 1997-03-05
EP0760164B1 (en) 2002-01-30
DE69618872D1 (de) 2002-03-14
US5569955A (en) 1996-10-29
WO1996029737A1 (en) 1996-09-26
KR970703617A (ko) 1997-07-03

Similar Documents

Publication Publication Date Title
US5648679A (en) Tape ball lead integrated circuit package
US5473514A (en) Semiconductor device having an interconnecting circuit board
US6437449B1 (en) Making semiconductor devices having stacked dies with biased back surfaces
US5780925A (en) Lead frame package for electronic devices
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
US4763188A (en) Packaging system for multiple semiconductor devices
KR930010086B1 (ko) 반도체 집적회로장치
KR100592786B1 (ko) 면 실장형 반도체 패키지를 이용한 적층 패키지 및 그제조 방법
US4975761A (en) High performance plastic encapsulated package for integrated circuit die
US5528083A (en) Thin film chip capacitor for electrical noise reduction in integrated circuits
US5615089A (en) BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate
US6812575B2 (en) Semiconductor device
US8039320B2 (en) Optimized circuit design layout for high performance ball grid array packages
KR100299560B1 (ko) 리드프레임리드와도전성트레이스를조합한고밀도집적회로어셈블리
US5841191A (en) Ball grid array package employing raised metal contact rings
US20090032913A1 (en) Component and assemblies with ends offset downwardly
US5442230A (en) High density integrated circuit assembly combining leadframe leads with conductive traces
US5309021A (en) Semiconductor device having particular power distribution interconnection arrangement
EP0810655A2 (en) A package for a semiconductor device
US6340839B1 (en) Hybrid integrated circuit
US5399904A (en) Array type semiconductor device having insulating circuit board
KR100621547B1 (ko) 멀티칩 패키지
JP2001156251A (ja) 半導体装置
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
EP0262493B1 (en) Electronic package with distributed decoupling capacitors

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 19961120

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19980526

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20000529

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20010315

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20010611

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20010611

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20040607

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20050530

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20060605

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20070605

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20070605

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20090509