KR100296915B1 - Method of manufacturing capacitor of semiconductor device _ - Google Patents
Method of manufacturing capacitor of semiconductor device _ Download PDFInfo
- Publication number
- KR100296915B1 KR100296915B1 KR1019980061051A KR19980061051A KR100296915B1 KR 100296915 B1 KR100296915 B1 KR 100296915B1 KR 1019980061051 A KR1019980061051 A KR 1019980061051A KR 19980061051 A KR19980061051 A KR 19980061051A KR 100296915 B1 KR100296915 B1 KR 100296915B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- insulating film
- tin
- etching
- plug
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 38
- 125000006850 spacer group Chemical group 0.000 claims abstract description 12
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910001936 tantalum oxide Inorganic materials 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 42
- 229920005591 polysilicon Polymers 0.000 claims description 42
- 238000005530 etching Methods 0.000 claims description 36
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 34
- 229910052721 tungsten Inorganic materials 0.000 claims description 34
- 239000010937 tungsten Substances 0.000 claims description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 239000010410 layer Substances 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 6
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 201
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 7
- 238000010438 heat treatment Methods 0.000 abstract description 7
- 239000001301 oxygen Substances 0.000 abstract description 7
- 229910052760 oxygen Inorganic materials 0.000 abstract description 7
- 230000035515 penetration Effects 0.000 abstract description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 6
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 239000002313 adhesive film Substances 0.000 abstract description 3
- 238000005137 deposition process Methods 0.000 abstract description 3
- 239000010409 thin film Substances 0.000 abstract description 3
- 230000004888 barrier function Effects 0.000 abstract description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 42
- 239000007864 aqueous solution Substances 0.000 description 38
- 238000001039 wet etching Methods 0.000 description 20
- 229910021642 ultra pure water Inorganic materials 0.000 description 16
- 239000012498 ultrapure water Substances 0.000 description 16
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 14
- 235000011114 ammonium hydroxide Nutrition 0.000 description 14
- 150000004767 nitrides Chemical class 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 10
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000004140 cleaning Methods 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 8
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000007664 blowing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 206010010144 Completed suicide Diseases 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 spacer nitride Chemical class 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 유전막 형성 공정 및 후속 열처리 과정에서 접착막 및 확산방지막이 산화되는 것을 효과적으로 방지할 수 있는 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 절연막 내에 형성되는 플러그의 상부를 Ti/TiN막으로 형성함으로써 후속 탄탈륨산화막 증착공정 및 열처리공정시 실리콘 질화막 스페이서가 산소의 침투를 효과적으로 억제하여 Ti/TiN 박막이 산화되는 것을 방지하는데 그 특징이 있다. 또한, 본 발명은 절연막 내에 형성되는 플러그의 상부를 Ti/TiN막으로 형성하고 절연막의 일부를 제거하여 Ti/TiN막을 노출시키고, Ti/TiN막 측벽에 실리콘질화막 스페이서를 형성시킴으로써 후속 탄탈륨산화막 증착공정 및 열처리공정시 실리콘 질화막 스페이서가 산소의 침투를 효과적으로 억제하여 Ti/TiN 박막이 산화되는 것을 방지하는데 다른 특징이 있다.The present invention relates to a method of fabricating a capacitor of a semiconductor device which can effectively prevent oxidation of an adhesive film and a diffusion barrier film during a dielectric film forming process and a subsequent heat treatment process. In this method, an upper portion of a plug formed in an insulating film is formed of a Ti / TiN film The silicon nitride film spacer effectively suppresses the penetration of oxygen in the subsequent tantalum oxide film deposition process and the heat treatment process, thereby preventing the Ti / TiN film from being oxidized. In the present invention, a Ti / TiN film is formed on the upper portion of the plug formed in the insulating film, a Ti / TiN film is exposed by removing a part of the insulating film, and a silicon nitride film spacer is formed on the side wall of the Ti / TiN film, And silicon nitride spacer in the heat treatment process effectively inhibit penetration of oxygen to prevent the Ti / TiN thin film from being oxidized.
Description
본 발명은 반도체 소자 제조 분야에 관한 것으로, 특히 텅스텐 전극 하부에 형성되는 확산방지막 및 접착막의 산화를 효과적으로 방지할 수 있는 캐패시터 제조 방법에 관한 것이다.The present invention relates to a semiconductor device manufacturing field, and more particularly, to a diffusion preventing film formed under a tungsten electrode and a capacitor manufacturing method capable of effectively preventing oxidation of an adhesive film.
현재 반도체 메모리 소자는 크게 리드/라이트(read/write) 메모리와 리드전용메모리(ROM)로 구분할 수 있다. 특히 리드/라이트 메모리는 다이나믹램(Dynamic RAM, 이하 DRAM이라 칭함)과 스태틱램(static RAM)으로 나뉘어진다. DRAM의 단위 셀(unit cell)은 1개의 트랜지스터(transistor)와 1개의 캐패시터로 구성되어 집적도에서 가장 앞서고 있는 소자이다.Currently, semiconductor memory devices are divided into read / write memory and read only memory (ROM). In particular, the read / write memory is divided into dynamic RAM (hereinafter referred to as DRAM) and static RAM (static RAM). The unit cell of a DRAM consists of one transistor and one capacitor, and is the most advanced device in the degree of integration.
반도체 메모리 소자의 고집적화가 급진전됨에 따라 3년마다 메모리의 용량이 4배씩 증가되어 현재에는 256Mb(mega bit) DRAM 및 1Gb(giga bit)에 대한 연구에 많은 진전을 보이고 있다. 이와 같이 DRAM의 집적도가 높아질수록 전기 신호를 읽고 기록하는 역할을 하는 셀의 면적은 점점 감소하고 있다. 예를 들어, 256Mb의 경우 셀의 면적은 0.5
이와 같은 반도체 메모리 소자의 집적도 향상에 따라 작은 면적에 높은 캐패시턴스를 확보하기 위해서, 높은 유전상수를 갖는 유전막으로 캐패시터를 형성하거나 유전막을 얇게 형성하거나 또는 캐패시터의 단면적을 증가시키는 방법이 제시되고 있다.To improve the integration of the semiconductor memory device, a method of forming a capacitor with a dielectric film having a high dielectric constant, forming a thin dielectric film, or increasing a cross-sectional area of the capacitor has been proposed in order to secure a high capacitance with a small area.
캐패시터의 단면적(전하저장전극의 표면적)을 증가시키기 위해서, 스택형 캐패시터 또는 트렌치형 캐패시터를 형성하는 기술 또는 반구형 폴리실리콘막을 사용하는 기술 등 여러 가지 기술이 제안된바 있으나, 이러한 기술들은 캐패시터의 구조를 복잡하게 만들며 공정이 너무 복잡하여 제조단가의 상승과 수율을 저하시키는 등의 문제점이 있다.In order to increase the cross-sectional area (surface area of the charge storage electrode) of the capacitor, various techniques such as a technique of forming a stacked capacitor or a trench-type capacitor or a technique of using a hemispherical polysilicon film have been proposed, And the process is too complicated to raise the manufacturing cost and lower the yield.
캐패시터의 유전막으로는 보통 SiO2/Si3N4계 유전물질을 사용하는데, SiO2/Si3N4계 유전막의 두께를 감소시켜 캐패시턴스를 증가시키는 방법은 기술상 한계가 있다. 따라서, 고집적 반도체 소자에서 충분한 정전용량을 확보하기 위해서 SiO2/Si3N4계 보다 유전율이 높은 Ta2O5, TiO2, SrTiO3,BST((Ba,Sr)TiO3) 등의 고유전 물질을 이용한 캐패시터 제조 방법이 제시되고 있다.As a dielectric film of a capacitor, a SiO 2 / Si 3 N 4 based dielectric material is usually used. However, there is a technical limitation in a method of increasing a capacitance by reducing the thickness of a SiO 2 / Si 3 N 4 type dielectric film. Accordingly, in order to ensure a sufficient capacitance in a highly-integrated semiconductor devices SiO 2 / Si 3 N 4 system than with the high Ta 2 O 5, the dielectric constant TiO 2, SrTiO 3, BST ( (Ba, Sr) TiO 3) , etc. of the dielectric A method of manufacturing a capacitor using a material is proposed.
현재 양산화에 가장 근접한 Ta2O5(탄탈륨 산화막)캐패시터 제조기술의 경우 하부전극으로는 인(P)이 도핑된 폴리실리콘을 주로 사용하고 있는데, 이 경우 탄탈륨산화막의 증착 및 열처리 공정을 진행할 때, 하부전극 표면에 실리콘산화막이 형성되는 것을 억제하기 위하여 폴리실리콘 표면을 질화 처리하여 폴리실리콘막 표면에 약 20Å두께의 질화막을 형성한다. 그러나, 폴리실리콘과 탄탈륨산화막의 일함수(work function) 차이는 금속막과 탄탈륨산화막의 일함수 차이보다 작기 때문에, 금속으로 캐패시터 전극을 형성하는 경우보다 누설전류를 줄이는데 효과적이지 못하며 유효산화막 두께 또한 더 이상 감소시킬 수 없는 한계가 있다,In the case of manufacturing a Ta 2 O 5 (tantalum oxide) capacitor nearest to mass production, phosphorus (P) -doped polysilicon is mainly used as a lower electrode. In this case, when a tantalum oxide film is deposited and heat- In order to suppress the formation of a silicon oxide film on the surface of the lower electrode, a polysilicon surface is nitrided to form a nitride film having a thickness of about 20 Å on the surface of the polysilicon film. However, since the work function difference between the polysilicon and the tantalum oxide film is smaller than the work function difference between the metal film and the tantalum oxide film, it is not effective to reduce the leakage current as compared with the case where the capacitor electrode is formed of metal, There is a limitation that can not be reduced more than that,
이러한 문제점을 해결하기 위하여 텅스텐막을 하부전극으로 이용하는 방법이 제시되고 있다. 텅스텐 박막을 하부전극으로 이용할 때에는 텅스텐 박막과 폴리실리콘 플러그(polysilicon plug)의 접착력을 향상시키기 위하여 폴리실리콘 플러그 상에 Ti막 및 TiN막을 증착한 후 텅스텐 박막을 증착한다.In order to solve such a problem, a method of using a tungsten film as a lower electrode has been proposed. When a tungsten thin film is used as a lower electrode, a Ti film and a TiN film are deposited on a polysilicon plug and then a tungsten film is deposited to improve adhesion between a tungsten film and a polysilicon plug.
첨부된 도면 도1은 종래의 방법에 따라 형성된 캐패시터의 텅스텐 하부전극 구조를 보이는 단면도로서, 도1에서 도면부호 '1'은 반도체 기판, '2'는 제1 층간절연막, '3'은 제1 폴리실리콘 플러그, '4'는 제2 층간절연막, '5'는 제2 폴리실리콘 플러그, '6'은 Ti/TiN 이중막, '7'은 텅스텐 하부전극을 나타낸다.1 is a semiconductor substrate, 2 is a first interlayer insulating film, 3 is a first interlayer insulating film, and 3 is a first interlayer insulating film. FIG. 1 is a cross- sectional view of a tungsten bottom electrode structure of a capacitor formed according to a conventional method. A polysilicon plug, '4' denotes a second interlayer insulating film, '5' denotes a second polysilicon plug, '6' denotes a Ti / TiN double film, and '7' denotes a tungsten bottom electrode.
도1에 도시한 바와 같이 종래의 캐패시터 제조 공정에서는 텅스텐 하부전극(7) 아래에 Ti/TiN막(6)이 노출된 상태에서 탄탈륨 산화막 증착 공정이 진행되는데. 이때 텅스텐 보다 내산화력이 약한 Ti/TiN막이 보다 심하게 산화된다. 또한, 캐패시터 제조 공정이 완료된 후 실시되는 후속 열처리 과정에서도 절연막을 통과한 산소의 확산에 의하여 Ti막 및 TiN막이 산화됨으로써 유전막의 특성을 저하시키는 문제점이 있다.As shown in FIG. 1, in the conventional capacitor manufacturing process, the Ti / TiN film 6 is exposed under the tungsten lower electrode 7, and the tantalum oxide film deposition process is performed. At this time, the Ti / TiN film having weaker oxidation resistance than tungsten is oxidized more severely. In addition, the Ti film and the TiN film are oxidized by the diffusion of oxygen through the insulating film in the subsequent heat treatment process after the capacitor manufacturing process is completed, thereby deteriorating the characteristics of the dielectric film.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 유전막 형성 공정 및 후속 열처리 과정에서 접착막 및 확산방지막이 산화되는 것을 효과적으로 방지할 수 있는 캐패시터 제조 방법을 제공하는데 그 목적이 있다.It is an object of the present invention to provide a method of manufacturing a capacitor that can effectively prevent oxidation of an adhesive film and a diffusion barrier during a dielectric film forming process and a subsequent thermal process.
도1은 종래의 방법에 따라 형성된 캐패시터의 텅스텐 하부전극 구조를 보이는 단면도,1 is a cross-sectional view of a tungsten bottom electrode structure of a capacitor formed according to a conventional method,
도2a 내지 도2i는 본 발명의 일실시예에 따른 캐패시터 제조 공정 단면도,2A to 2I are cross-sectional views of a capacitor manufacturing process according to an embodiment of the present invention,
도3a 내지 도3j는 본 발명의 다른 실시예에 따른 캐패시터 제조 공정 단면도.3A to 3J are cross-sectional views of a capacitor manufacturing process according to another embodiment of the present invention.
* 도면의 주요부분에 대한 도면 부호의 설명Description of Reference Numerals to Main Parts of the Drawings
20, 40: 반도체 기판 21, 23, 28, 43, 48: 절연막20, 40: semiconductor substrate 21, 23, 28, 43, 48: insulating film
22, 42: 플러그 24: 실리콘산화막 스페이서22, 42: plug 24: silicon oxide spacer
25, 32, 45, 52: 폴리실리콘막 26, 46: Ti/ TiN25, 32, 45, 52: polysilicon film 26, 46: Ti / TiN
27, 47: 질화막 29, 49: 텅스텐막27, 47: a nitride film 29, 49: a tungsten film
30, 50: Ta2O5막 32, 52: Ti막30, 50: Ta 2 O 5 film 32, 52: Ti film
상기와 같은 목적을 달성하기 위한 본 발명은 반도체 기판 상에 층간절연막을 형성하고, 상기 층간절연막을 선택적으로 식각하여 콘택홀을 형성하는 제1 단계; 상기 콘택홀 내에 폴리실리콘막 및 전도막을 적층하여 플러그(plug)를 형성하는 제2 단계; 상기 제2 단계가 완료된 전체 구조 상에 제1 절연막 및 제2 절연막을 형성하고, 상기 제2 절연막 및 상기 제1 절연막을 선택적으로 식각하여 상기 플러그를 노출시키는 개구부를 형성하는 제3 단계; 상기 제2 절연막 및 상기 플러그 상에 텅스텐막을 형성하고, 상기 개구부 내에 감광막을 매립하는 제4 단계; 상기 감광막 및 상기 텅스텐막을 연마하여 상기 제2 절연막을 노출시키는 제5 단계; 상기 감광막 및 상기 제2 절연막을 제거하여 텅스텐 하부전극을 형성하는 제6 단계; 및 상기 하부전극 상에 유전막 및 상부전극을 형성하는 제7 단계를 포함하는 캐패시터 제조 방법을 제공한다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming an interlayer insulating film on a semiconductor substrate and selectively etching the interlayer insulating film to form a contact hole; A second step of forming a plug by stacking a polysilicon film and a conductive film in the contact holes; Forming a first insulating film and a second insulating film on the entire structure in which the second step is completed, and etching the second insulating film and the first insulating film to form openings for exposing the plugs; A fourth step of forming a tungsten film on the second insulating film and the plug and filling a photoresist film in the opening; A fifth step of polishing the photoresist film and the tungsten film to expose the second insulating film; A sixth step of removing the photoresist layer and the second insulating layer to form a tungsten lower electrode; And a seventh step of forming a dielectric layer and an upper electrode on the lower electrode.
본 발명은 절연막 내에 형성되는 플러그의 상부를 Ti/TiN막으로 형성함으로써 후속 탄탈륨산화막 증착공정 및 열처리공정시 실리콘 질화막 스페이서가 산소의 침투를 효과적으로 억제하여 Ti/TiN 박막이 산화되는 것을 방지하는데 그 특징이 있다. 또한, 본 발명은 절연막 내에 형성되는 플러그의 상부를 Ti/TiN막으로 형성하고 절연막의 일부를 제거하여 Ti/TiN막을 노출시키고, Ti/TiN막 측벽에 실리콘질화막 스페이서를 형성시킴으로써 후속 탄탈륨산화막 증착공정 및 열처리공정시 실리콘 질화막 스페이서가 산소의 침투를 효과적으로 억제하여 Ti/TiN 박막이 산화되는 것을 방지하는데 다른 특징이 있다.The present invention is characterized in that the upper part of the plug formed in the insulating film is formed of a Ti / TiN film so that the silicon nitride film spacer effectively suppresses the penetration of oxygen in the subsequent tantalum oxide film deposition process and the heat treatment process to prevent oxidation of the Ti / TiN film. . In the present invention, a Ti / TiN film is formed on the upper portion of the plug formed in the insulating film, a Ti / TiN film is exposed by removing a part of the insulating film, and a silicon nitride film spacer is formed on the side wall of the Ti / TiN film, And silicon nitride spacer in the heat treatment process effectively inhibit penetration of oxygen to prevent the Ti / TiN thin film from being oxidized.
본 발명의 일실시예에 따른 캐패시터 제조 방법을 도2a 내지 도2i를 참조하여 상세히 설명한다.A method of manufacturing a capacitor according to an embodiment of the present invention will be described in detail with reference to FIGS. 2A to 2I.
먼저, 도2a에 도시한 바와 같이 소자 분리절연막(도시하지 않음), 트랜지스터(도시하지 않음), 또는 비트라인(도시하지 않음) 등이 형성된 반도체 기판(20) 상에 층간절연 및 평탄화를 위하여 제1 절연막(21)을 형성하고, 제1 절연막(21)을 선택적으로 식각하여 반도체 기판(20)을 노출시키는 제1 콘택홀(C1)을 형성하고 제1 콘택홀(C1) 내에 제1 플러그(plug)(22)를 형성한다. 이어서, 전체 구조 상에 제2 절연막(23)하고 제2 절연막을 선택적으로 식각하여 제1 플러그(22)를 노출시키는 제2 콘택홀(C2)을 형성하고, 플러그의 넓이를 최소화하여 스토리지 노드(storage node)와의 오정렬(mis-align)에 의한 콘택 브릿지(contact bridge)를 방지하려는 목적으로 일정두께의 실리콘산화막을 증착한 뒤 전면식각하여 실리콘산화막 스페이서(24)를 형성하고 제2 플러그를 형성하기 위하여 전체 구조 상에 폴리실리콘막(25)을 증착한다.First, as shown in FIG. 2A, on a semiconductor substrate 20 on which an element isolation insulating film (not shown), a transistor (not shown), or a bit line (not shown) is formed, A first contact hole C1 for exposing the semiconductor substrate 20 is formed by selectively etching the first insulating film 21 and the first contact hole C1 is formed in the first contact hole C1, plug 22 is formed. A second contact hole C2 exposing the first plug 22 is formed by selectively etching the second insulating film 23 and the second insulating film on the entire structure to minimize the width of the plug, a silicon oxide film of a predetermined thickness is deposited to prevent a contact bridge due to mis-alignment with a storage node, and then front etching is performed to form a silicon oxide spacer 24 and a second plug is formed A polysilicon film 25 is deposited on the entire structure.
이때, 제2 절연막(23)으로는 4000 Å 내지 5000 Å 두께의 BPSG(boro-phospho-silicate glass)막을 형성하거나 또는 고밀도 플라즈마 (high density plasma)를 이용하여 4000 Å 내지 5000 Å 두께의 실리콘 산화막을 형성한다. 또한 스페이서 형성을 위한 실리콘산화막으로는 400 Å 내지 600 Å 두께의 중온산화막(medium temperature oxide, MTO)을 형성하며, 제2 플러그를 형성하기 위한 폴리실리콘막(25)에는 인(P)을 도핑하고 그 두께가 2500 Å 내지 3000 Å이 되도록 한다.As the second insulating layer 23, a boro-phospho-silicate glass (BPSG) layer having a thickness of 4000 Å to 5000 Å may be formed or a silicon oxide layer having a thickness of 4000 Å to 5000 Å may be formed using a high density plasma . In addition, a medium temperature oxide (MTO) film having a thickness of 400 Å to 600 Å is formed as a silicon oxide film for forming a spacer, phosphorus (P) is doped to a polysilicon film 25 for forming a second plug So that the thickness thereof is from 2500 Å to 3000 Å.
다음으로, 도2b에 도시한 바와 같이 폴리실리콘막(25)을 습식식각, 건식식각 또는 화학적 기계적 연마(chemical mechanical polishing) 방법으로 제거하여 제2 절연막(23)을 노출시킨다.Next, as shown in FIG. 2B, the polysilicon film 25 is removed by wet etching, dry etching, or chemical mechanical polishing to expose the second insulating film 23.
이때, 건식식각은 플라즈마를 이용하여 전면식각을 실시하며, 습식식각은 암모니아수, 과산화수소수 및 초순수를 섞은 수용액으로 절연막과 폴리실리콘과의 식각 선택비를 이용하여 식각을 실시한다.At this time, the dry etching is performed by plasma front etching, and the wet etching is performed by using the etching selectivity between the insulating film and polysilicon with an aqueous solution containing ammonia water, hydrogen peroxide water and ultrapure water.
이어서, 플라즈마를 이용한 건식식각 혹은 습식식각법을 이용한 전면 식각으로 1000 Å 내지 1500 Å 두께의 폴리실리콘막(25)을 제거하여 제2 콘택홀(C2)의 일부분에만 폴리실리콘막(25) 플러그가 남도록 한다. 제2 절연막(23)이 노출될 때까지 폴리실리콘막(25)을 식각하는 공정과, 제2 콘택홀(C2)의 일부분에만 폴리실리콘막(25)이 남도록 하기 위한 식각 공정을 중지없이 계속하여 실시할 수도 있다.Then, the polysilicon film 25 having a thickness of 1000 Å to 1500 Å is removed by dry etching using plasma or wet etching to remove the polysilicon film 25 from the portion of the second contact hole C2 I will remain. The process of etching the polysilicon film 25 until the second insulating film 23 is exposed and the etching process of leaving the polysilicon film 25 only in a part of the second contact hole C2 are continued without interruption .
폴리실리콘막(25)을 습식식각하기 위한 식각제로 이용되는 암모니아수, 과산화수소수 및 초순수의 혼압 수용액의 온도는 70 ℃이 되도록 한다. 또한, 혼합수용액에서 암모니아수는 30 wt%, 과산화수소수는 30 wt%가 되도록 하거나, 암모니아수, 과산화수소수 및 초순수의 부피비가 1:1: 5 내지 3:1:5가 되도록 한다. 습식식각제로 절연막과 폴리실리콘과의 식각선택비가 높은 질산, 초산 및 불산의 혼합수용액을 이용할 수도 있다. 그리고, 2.3wt%의 TMAH(tetramethly-ammonium hydroxide)수용액을 이용할 수도 있으며, 이 경우 수용액의 온도가 60℃ 이상인 조건에서 습식식각을 실시한다.The temperature of the mixed aqueous solution of ammonia water, hydrogen peroxide solution, and ultrapure water used as an etching agent for wet etching the polysilicon film 25 is set to 70 ° C. In the mixed aqueous solution, the ammonia water is 30 wt% and the hydrogen peroxide water is 30 wt%, or the volume ratio of ammonia water, hydrogen peroxide water and ultrapure water is 1: 1: 5 to 3: 1: 5. A mixed aqueous solution of nitric acid, acetic acid, and hydrofluoric acid having a high etch selectivity between the insulating film and polysilicon may be used as the wet etching agent. A 2.3 wt% tetramethyl-ammonium hydroxide (TMAH) aqueous solution may also be used. In this case, wet etching is performed at a temperature of 60 ° C or higher.
다음으로, 도2c에 도시한 바와 같이 Ti/TiN(26)을 증착하여 그 하부에 폴리실리콘막(25) 플러그가 형성된 제2 콘택홀(C2)의 상부 공간을 매립한다. 이때, Ti막은 100 Å 내지 200 Å 두께로 형성하고, TiN막은 1000 Å 내지 1500 Å 두께로 형성한다. 한편, Ti/TiN(26)과 폴리실리콘막(25)의 접촉저항을 감소시키기 위하여 Ti/TiN 박막을 증착하기 전에 폴리실리콘막(25) 표면의 자연산화막을 제거하기 위한 세정공정을 실시하기도 한다. 이때, 실리콘 산화막의 스페이서의 손실을 최소화 하기 위하여 초순수로 희석시킨 불산수용액 또는 희석된 완충불산수용액을 이용하여 세정공정을 실시한다.Next, as shown in FIG. 2C, Ti / TiN 26 is deposited to fill the upper space of the second contact hole C2 formed with the plug of the polysilicon film 25 thereunder. At this time, the Ti film is formed to a thickness of 100 Å to 200 Å, and the TiN film is formed to a thickness of 1000 Å to 1500 Å. Meanwhile, in order to reduce the contact resistance between the Ti / TiN 26 and the polysilicon film 25, a cleaning process for removing the natural oxide film on the surface of the polysilicon film 25 may be performed before the Ti / TiN film is deposited . At this time, in order to minimize the loss of the spacer of the silicon oxide film, a cleaning process is performed using an aqueous solution of hydrofluoric acid diluted with ultra-pure water or a dilute buffered hydrofluoric acid solution.
다음으로, 도2d에 도시한 바와 같이 Ti/TiN(26)을 화학적 기계적 연마하여 하여 제2 콘택홀(C2) 내부, 폴리실리콘막(25) 플러그 상에만 Ti/TiN(26)이 플러그 형태로 남도록 한다. 이때, 화학적 기계적 연마 대신 플라즈마를 이용한 건식식각법 또는 습식식각법으로 Ti/TiN(26)을 전면식각할 수도 있다. 이때, Ti/TiN(26)과 실리콘산화막인 절연막의 식각선택비를 조절하여 식각을 실시한다. 습식식각의 경우 암모니아수, 과산화수소수 및 초순수를 섞은 혼합 수용액을 사용하여 혼합수용액의 온도가 25 ℃ 내지 40 ℃인 조건에서 습식식각을 실시한다.. 이러한, 혼합수용액에서 암모니아수 및 과산화수소수는 각각 30wt%가 되도록하거나 또는 혼합수용액에서 암모니아수, 과산화수소수 및 초순수의 부피비가 0.25:1:5 내지 1:1:5가 되도록 한다. 또한, 습식식각시 희석된 불산수용액을 식각제로 이용할 수도 있으며, 이 경우 49wt%의 불산수용액인 것을 사용하거나 초순수와 불산을 100;1 내지 300:1의 부피비로 희석하여 사용한다.Next, Ti / TiN 26 is chemically and mechanically polished to form Ti / TiN 26 in the form of a plug only in the second contact hole C2 and on the plug of the polysilicon film 25 as shown in Fig. 2D I will remain. At this time, instead of chemical mechanical polishing, Ti / TiN (26) may be front-etched by dry etching using plasma or wet etching. At this time, etching is performed by controlling the etching selectivity of Ti / TiN (26) and the insulating film which is a silicon oxide film. In the case of wet etching, wet etching is performed under the condition that the temperature of the mixed aqueous solution is 25 ° C. to 40 ° C. by using an aqueous mixed solution of ammonia water, hydrogen peroxide water and ultrapure water. In this mixed aqueous solution, the aqueous ammonia and hydrogen peroxide are 30 wt% Or the volume ratio of ammonia water, hydrogen peroxide water and ultrapure water in the mixed aqueous solution is 0.25: 1: 5 to 1: 1: 5. Alternatively, a dilute aqueous solution of hydrofluoric acid may be used as the etchant in the wet etching. In this case, a 49 wt% aqueous solution of hydrofluoric acid may be used or a diluted solution of ultrapure water and hydrofluoric acid may be used at a volume ratio of 100: 1 to 300: 1.
다음으로, 도2e에 도시한 바와 같이 하부전극 식각시 제어를 위하여 300 Å 내지 600 Å 두께의 질화막(27)을 전체 구조 상에 증착한다. 이때, 질화막(27)은 플라즈마를 이용하여 형성한 실리콘산화질화막(siliconoxynitride)이거나 또는, 플라즈마를 이용하여 대기압, 650 ℃ 조건에서 형성한 실리콘 질화막이다.Next, as shown in FIG. 2E, a nitride film 27 having a thickness of 300 Å to 600 Å is deposited on the entire structure for control in etching the lower electrode. At this time, the nitride film 27 is a silicon oxynitride film formed using plasma, or a silicon nitride film formed at a temperature of 650 ° C under atmospheric pressure using a plasma.
계속하여, 질화막(27) 상에 하부전극 패턴 형성을 위한 제3 절연막(28)을 증착한다. 제3 절연막(28)으로는 6000 Å 내지 10000 Å 두께의 PSG(phosphosilicate glass)막을 형성한다.Subsequently, a third insulating film 28 for forming a lower electrode pattern is deposited on the nitride film 27. As the third insulating film 28, a PSG (phosphosilicate glass) film having a thickness of 6000 Å to 10000 Å is formed.
다음으로, 도2f에 도시한 바와 같이 하부전극 패턴을 정의하는 마스크(도시하지 않음)를 이용해서 제3 절연막(28) 및 질화막(27)을 선택적으로 식각하여 그 바닥에 Ti/TiN(26) 플러그를 노출시키는 개구부를 형성한다.Next, as shown in FIG. 2F, the third insulating film 28 and the nitride film 27 are selectively etched using a mask (not shown) defining the lower electrode pattern, and Ti / TiN 26 is formed on the bottom of the third insulating film 28 and the nitride film 27, Thereby forming an opening for exposing the plug.
이어서, Ti/TiN(26) 플러그 표면과 텅스텐 하부전극의 접촉저항을 감소시키기 위하여 자연산화막 제거를 위한 세정공정을 실시한다. 이때, 제3 절연막(28)의 손실을 최소화하기 위하여 희석된 완충불산수용액을 이용하여 세정공정을 실시한다.Then, a cleaning process for removing the native oxide film is performed to reduce the contact resistance between the Ti / TiN (26) plug surface and the tungsten bottom electrode. At this time, in order to minimize the loss of the third insulating film 28, a cleaning process is performed using a dilute buffered hydrofluoric acid aqueous solution.
계속하여, 캐패시터의 하부전극 형성을 위하여 400 Å 내지 600 Å 두께의 텅스텐막(29)을 전체구조 상에 형성한다, 이때, 텅스텐막(29) 중 약 100 Å은 물리기상증착법(physical vapor deposition, PVD)으로 형성하고, 300 Å 내지 500 Å 두께는 화학기상증착법(chemical vapor deposition, CVD)으로 증착한다.Subsequently, a tungsten film 29 having a thickness of 400 Å to 600 Å is formed on the entire structure to form a lower electrode of the capacitor. At this time, about 100 Å of the tungsten film 29 is subjected to physical vapor deposition (CVD) PVD), and a thickness of 300 ANGSTROM to 500 ANGSTROM is deposited by chemical vapor deposition (CVD).
이어서, 셀 영역만을 포토레지스트(PR)로 도포한다.Subsequently, only the cell region is coated with the photoresist PR.
다음으로, 도2g에 도시한 바와 같이 셀 영역의 포토레지스트(PR)와 텅스텐막(29)을 연마해서 개구부 내에만 텅스텐막(29)과 포토레지스트(PR)가 남도록 한다.Next, as shown in FIG. 2G, the photoresist PR and the tungsten film 29 in the cell region are polished so that the tungsten film 29 and the photoresist PR remain only in the openings.
다음으로, 도2h에 도시한 바와 같이 잔류한 포토레지스트(PR)를 제거한다. 이어서, 2.3wt%의 TMAH수용액을 이용하여 60℃의 온도에서, 또는 97wt%의 황산수용액에 1g/min 내지 3g/min의 속도로 오존가스를 불어넣은 혼합수용액을 이용하여 90℃이상의 온도에서 잔류한 미량의 포토레지스트 잔여물(residue)을 제거한다.Next, the remaining photoresist PR is removed as shown in Fig. 2H. Subsequently, using a mixed aqueous solution prepared by blowing ozone gas at a temperature of 60 占 폚 or a 97 wt% aqueous solution of sulfuric acid at a rate of 1 g / min to 3 g / min using a 2.3 wt% TMAH aqueous solution, A trace of photoresist residue is removed.
이어서, 불산수용액을 이용하여 제3 절연막(28)을 식각하여 텅스텐막(29) 하부전극을 노출시킨다. 이때, 텅스텐막(29)은 식각되지 않고 제3 절연막(28)만이 식각되도록 하기 위하여 49wt%의 불산수용액을 초순수로 희석시킨 불산수용액을 이용한다.Subsequently, the third insulating film 28 is etched using a hydrofluoric acid aqueous solution to expose the lower electrode of the tungsten film 29. At this time, in order to etch the third insulating film 28 without etching the tungsten film 29, an aqueous solution of hydrofluoric acid in which a 49 wt% aqueous solution of hydrofluoric acid is diluted with ultrapure water is used.
다음으로, 도2i에 도시한 바와 같이 저압화학기상증착법(low pressure chemical vapor deposition, CVD)으로 Ta2O5막(30)을 형성하고, Ta2O5막(30) 상에 화학기상증착법으로 TiN막(31)막을 형성한 후, 폴리실리콘막(32)을 증착한다.Next, as shown in FIG. 2I, a Ta 2 O 5 film 30 is formed by low pressure chemical vapor deposition (CVD), and is formed on the Ta 2 O 5 film 30 by chemical vapor deposition After forming the TiN film 31 film, the polysilicon film 32 is deposited.
전술한 본 발명의 일실시예에서 Ti/TiN막을 대신하여 텅스텐실리사이드를 형성할 수도 있다.In one embodiment of the present invention, tungsten silicide may be formed instead of the Ti / TiN film.
본 발명의 다른 실시예에 따른 캐패시터 제조 방법을 도3a 내지 도3j를 참조하여 상세히 설명한다.A method of manufacturing a capacitor according to another embodiment of the present invention will be described in detail with reference to FIGS. 3A to 3J.
먼저, 도3a에 도시한 바와 같이 소자 분리절연막(도시하지 않음), 트랜지스터(도시하지 않음), 또는 비트라인(도시하지 않음) 등이 형성된 반도체 기판(40) 상에 층간절연 및 평탄화를 위하여 제1 절연막(41)을 형성하고, 제1 절연막(41)을 선택적으로 식각하여 반도체 기판(40)을 노출시키는 제1 콘택홀(C1)을 형성하고 제1 콘택홀(C1) 내에 제1 플러그(plug)(42)를 형성한다. 이어서, 전체 구조 상에 제2 절연막(43)하고 제2 절연막을 선택적으로 식각하여 제1 플러그(42)를 노출시키는 제2 콘택홀(C2)을 형성하고, 플러그의 넓이를 최소화하여 스토리지 노드와의 오정렬을 방지하려는 목적으로 일정두께의 실리콘산화막을 증착한 뒤 전면식각하여 실리콘산화막 스페이서(44)를 형성하고 제2 플러그를 형성하기 위하여 전체 구조 상에 폴리실리콘막(45)을 증착한다.First, as shown in FIG. 3A, on a semiconductor substrate 40 on which an element isolation insulating film (not shown), a transistor (not shown), or a bit line (not shown) is formed, A first contact hole C1 for exposing the semiconductor substrate 40 is formed by selectively etching the first insulating film 41 and the first contact hole C1 is formed in the first contact hole C1, plugs 42 are formed. A second contact hole C2 exposing the first plug 42 is formed by selectively etching the second insulating film 43 and the second insulating film on the entire structure to minimize the width of the plug, A polysilicon film 45 is deposited on the entire structure in order to form a silicon oxide spacer 44 and a second plug by front-side etching.
이때, 제2 절연막(43)으로는 4000 Å 내지 5000 Å 두께의 BPSG(boro-phospho-silicate glass)막을 형성하거나 또는 고밀도 플라즈마 (high density plasma)를 이용하여 4000 Å 내지 5000 Å 두께의 실리콘 산화막을 형성한다. 또한 스페이서 형성을 위한 실리콘산화막으로는 400 Å 내지 600 Å 두께의 중온산화막을 형성하며, 제2 플러그를 형성하기 위한 폴리실리콘막(45)에는 인(P)을 도핑하고 그 두께가 2500 Å 내지 3000 Å이 되도록 한다.A boron phospho-silicate glass (BPSG) film having a thickness of 4000 Å to 5000 Å is formed as the second insulating film 43 or a silicon oxide film having a thickness of 4000 Å to 5000 Å is formed using a high density plasma . A silicon oxide film for forming a spacer is formed at a middle temperature oxide film of 400 A to 600 A thick and a polysilicon film 45 for forming a second plug is doped with phosphorus (P) Å.
다음으로, 도3b에 도시한 바와 같이 폴리실리콘막(25)을 습식식각, 건식식각 또는 화학적 기계적 연마로 제거하여 제2 절연막(43)을 노출시킨다.Next, as shown in FIG. 3B, the polysilicon film 25 is removed by wet etching, dry etching, or chemical mechanical polishing to expose the second insulating film 43.
이때, 건식식각은 플라즈마를 이용하여 전면식각을 실시하며, 습식식각은 암모니아수, 과산화수소수 및 초순수를 섞은 수용액으로 절연막과 폴리실리콘과의 식각 선택비를 이용하여 식각을 실시한다.At this time, the dry etching is performed by plasma front etching, and the wet etching is performed by using the etching selectivity between the insulating film and polysilicon with an aqueous solution containing ammonia water, hydrogen peroxide water and ultrapure water.
또한, 노출된 제2 절연막(43)의 500 Å 내지 1500 Å 두께를 과도하게 연마하여 제2 절연막(43)의 두께를 보다 감소시킨다. 이에 따라, 상대적으로 면적이 넓은 콘택홀 상부를 제거하여 플러그의 위부분의 넓이를 최소화함으로써 스토리지 노드와의 오정렬에 의한 브릿지(bridge) 문제를 해결할 수 있다.Further, the exposed second insulating film 43 is excessively polished to a thickness of 500 Å to 1500 Å to further reduce the thickness of the second insulating film 43. Accordingly, it is possible to solve the bridge problem due to misalignment with the storage node by minimizing the width of the upper portion of the plug by removing the upper portion of the contact hole having a relatively large area.
이어서, 플라즈마를 이용한 건식식각 혹은 습식식각법을 이용한 전면 식각으로 1000 Å 내지 1500 Å 두께의 폴리실리콘막(45)을 제거하여 제2 콘택홀(C2)의 일부분에만 폴리실리콘막(45) 플러그가 남도록 한다. 제2 절연막(43)이 노출될 때까지 폴리실리콘막(25)을 식각하는 공정과, 제2 콘택홀(C2)의 일부분에만 폴리실리콘막(45)이 남도록 하기 위한 식각 공정을 중지없이 계속하여 실시할 수도 있다.Then, the polysilicon film 45 having a thickness of 1000 Å to 1500 Å is removed by dry etching using plasma or frontal etching using a wet etching method so that the polysilicon film 45 is plugged only into a part of the second contact hole C2 I will remain. The etching process for etching the polysilicon film 25 until the second insulating film 43 is exposed and the etching process for leaving the polysilicon film 45 only in a part of the second contact hole C2 are continued .
폴리실리콘막(45)을 습식식각하기 위한 식각제로 이용되는 암모니아수, 과산화수소수 및 초순수의 혼압 수용액의 온도는 70 ℃이 되도록 한다. 또한, 혼합수용액에서 암모니아수는 30 wt%, 과산화수소수는 30 wt%가 되도록 하거나, 암모니아수, 과산화수소수 및 초순수의 부피비가 1:1: 5 내지 3:1:5가 되도록 한다. 습식식각제로 절연막과 폴리실리콘과의 식각선택비가 높은 질산, 초산 및 불산의 혼합수용액을 이용할 수도 있다. 그리고, 2.3wt%의 TMAH 수용액을 이용할 수도 있으며, 이 경우 수용액의 온도가 60℃ 이상인 조건에서 습식식각을 실시한다.The temperature of the mixed aqueous solution of ammonia water, hydrogen peroxide solution, and ultrapure water used as the etching agent for wet etching the polysilicon film 45 is 70 ° C. In the mixed aqueous solution, the ammonia water is 30 wt% and the hydrogen peroxide water is 30 wt%, or the volume ratio of ammonia water, hydrogen peroxide water and ultrapure water is 1: 1: 5 to 3: 1: 5. A mixed aqueous solution of nitric acid, acetic acid, and hydrofluoric acid having a high etch selectivity between the insulating film and polysilicon may be used as the wet etching agent. A 2.3 wt% TMAH aqueous solution may also be used. In this case, wet etching is performed under the condition that the temperature of the aqueous solution is 60 DEG C or higher.
다음으로, 도3c에 도시한 바와 같이 Ti/TiN(46)을 증착하여 그 하부에 폴리실리콘막(45) 플러그가 형성된 제2 콘택홀(C2)의 상부 공간을 매립한다. 이때, Ti막은 100 Å 내지 200 Å 두께로 형성하고, TiN막은 1000 Å 내지 1500 Å 두께로 형성한다. 한편, Ti/TiN(46)과 폴리실리콘막(45)의 접촉저항을 감소시키기 위하여 Ti/TiN 박막의 증착전 폴리실리콘 표면의 자연산화막을 제거하기 위한 세정공정을 실시하기도 하는데, 이때 실리콘 산화막의 스페이서의 손실을 최소화하기 위하여 초순수로 희석시킨 불산수용액 또는 희석된 완충불산수용액을 이용하여 세정공정을 실시한다.Next, as shown in FIG. 3C, a Ti / TiN 46 is deposited to fill the upper space of the second contact hole C2 in which a polysilicon film 45 plug is formed. At this time, the Ti film is formed to a thickness of 100 Å to 200 Å, and the TiN film is formed to a thickness of 1000 Å to 1500 Å. Meanwhile, in order to reduce the contact resistance between the Ti / TiN (46) and the polysilicon film 45, a cleaning process for removing the native oxide film on the surface of the polysilicon film before the deposition of the Ti / TiN film is performed. In order to minimize the loss of the spacer, a cleaning process is performed using an aqueous solution of hydrofluoric acid diluted with ultrapure water or a dilute aqueous buffered hydrofluoric acid solution.
다음으로, 도3d에 도시한 바와 같이 Ti/TiN(46)을 화학적 기계적 연마하여 하여 제2 콘택홀(C2) 내부, 폴리실리콘막(45) 플러그 상에만 Ti/TiN(46)이 플러그 형태로 남도록 한다. 이때, 화학적 기계적 연마 대신 플라즈마를 이용한 건식식각법 또는 습식식각법으로 Ti/TiN(46)을 전면식각할 수도 있다. 이때, Ti/TiN(46)과 실리콘산화막인 절연막의 식각선택비를 조절하여 식각을 실시한다. 습식식각의 경우 암모니아수, 과산화수소수 및 초순수를 섞은 혼합 수용액을 사용하여 혼합수용액의 온도가 25 ℃ 내지 40 ℃인 조건에서 습식식각을 실시한다. 이러한, 혼합수용액에서 암모니아수는 30 wt%, 과산화수소수는 30wt%가 되도록하거나 또는 혼합수용액에서 암모니아수, 과산화수소수 및 초순수의 부피비가 0.25:1:5 내지 1:1:5가 되도록 한다. 또한, 습식식각시 희석된 불산수용액을 식각제로 이용할 수도 있으며, 이 경우 49wt%의 불산수용액인 것을 사용하거나 초순수와 불산을 100;1 내지 300:1의 부피비로 희석하여 사용한다.3D, the Ti / TiN 46 is chemically and mechanically polished so that the Ti / TiN 46 is plugged only in the second contact hole C2 and on the plug of the polysilicon film 45 I will remain. At this time, instead of chemical mechanical polishing, Ti / TiN (46) may be front-etched by dry etching using plasma or wet etching. At this time, etching is performed by controlling the etching selectivity of Ti / TiN (46) and the insulating film which is a silicon oxide film. In the case of wet etching, wet etching is performed using a mixed aqueous solution of ammonia water, hydrogen peroxide solution and ultrapure water at a temperature of 25 ° C to 40 ° C. In this mixed aqueous solution, the ammonia water is 30 wt% and the hydrogen peroxide water is 30 wt% or the volume ratio of ammonia water, hydrogen peroxide water and ultrapure water is 0.25: 1: 5 to 1: 1: 5 in the mixed aqueous solution. Alternatively, a dilute aqueous solution of hydrofluoric acid may be used as the etchant in the wet etching. In this case, a 49 wt% aqueous solution of hydrofluoric acid may be used or a diluted solution of ultrapure water and hydrofluoric acid may be used at a volume ratio of 100: 1 to 300: 1.
다음으로, 도3e에 도시한 바와 같이 Ti/TiN(46) 플러그 주변의 제2 절연막(43)을 500 Å 내지 1000 Å 정도 식각하여 Ti/TiN(46) 플러그의 일부를 돌출시킨다. 이때, Ti/TiN막(46)은 거의 식각하지 않고 절연막만을 식각하는 완충불산수용액(BHF) 또는 완충산화식각제를 이용하여 식각을 실시한다.Next, as shown in FIG. 3E, a portion of the Ti / TiN 46 plug is protruded by etching the second insulating film 43 around the Ti / TiN 46 plug to about 500 ANGSTROM to 1000 ANGSTROM. At this time, the Ti / TiN film 46 is etched using a buffered hydrofluoric acid aqueous solution (BHF) or a buffered oxide etchant which etches only the insulating film without substantially etching.
이어서, 하부전극 식각시 제어를 위한 300 Å 내지 600 Å 두께의 질화막(47)을 전체 구조 상에 증착한다. 이때, 질화막(47)은 플라즈마를 이용하여 형성한 실리콘산화질화막(siliconoxynitride)이거나 또는, 플라즈마를 이용하여 대기압, 650 ℃ 조건에서 형성한 실리콘 질화막이다.Then, a nitride film 47 having a thickness of 300 ANGSTROM to 600 ANGSTROM is deposited on the entire structure for controlling the lower electrode etching. At this time, the nitride film 47 is a silicon oxynitride film formed using plasma, or a silicon nitride film formed at a temperature of 650 ° C. under atmospheric pressure using a plasma.
계속하여, 질화막(47) 상에 하부전극 패턴 형성을 위한 제3 절연막(48)을 증착한다. 제3 잘연막(48)으로는 6000 Å 내지 10000 Å 두께의 PSG막을 형성한다.Subsequently, a third insulating film 48 for forming a lower electrode pattern is deposited on the nitride film 47. As the third well layer 48, a PSG layer having a thickness of 6000 Å to 10000 Å is formed.
다음으로, 도3f에 도시한 바와 같이 하부전극 패턴을 정의하는 마스크(도시하지 않음)를 이용해서 제3 절연막(48)을 선택적으로 식각하여 개구부를 형성하면서 Ti/TiN(46) 플러그와 그 주변의 제2 절연막(43) 상에 형성된 질화막(27)을 노출시키고, 노출된 질화막(47)을 전면식각하여 돌출된 Ti/TiN(46) 플러그 측벽에 질화막 스페이서(47A)를 형성한다.Next, as shown in FIG. 3F, the third insulating film 48 is selectively etched using a mask (not shown) defining a lower electrode pattern to form an opening, while the Ti / TiN 46 plug and its periphery The nitride film 27 formed on the second insulating film 43 of the Ti / TiN 46 is exposed and the nitride film spacer 47A is formed on the sidewall of the projected Ti / TiN 46 plug by etching the exposed nitride film 47.
이어서, Ti/TiN(46) 플러그 표면과 텅스텐 하부전극의 접촉저항을 감소시키기 위하여 자연산화막 제거를 위한 세정공정을 실시한다. 이때, 제3 절연막(48)의 손실을 최소화하기 위하여 희석된 완충불산수용액을 이용하여 세정공정을 실시한다.Next, a cleaning process for removing the native oxide film is performed to reduce the contact resistance between the Ti / TiN (46) plug surface and the tungsten bottom electrode. At this time, in order to minimize the loss of the third insulating film 48, a cleaning process is performed using a dilute buffered hydrofluoric acid aqueous solution.
다음으로, 도3g에 도시한 바와 같이 캐패시터의 하부전극 형성을 위하여 400 Å 내지 600 Å 두께의 텅스텐막(49)을 전체구조 상에 형성한다, 이때, 텅스텐막(49)은 물리기상증착법(physical vapor deposition, PVD)으로 약 100 Å 두께를 형성하고, 화학기상증착법으로(chemical vapor deposition, CVD) 방법으로 300 Å 내지 500 Å 두께를 증착한다.Next, as shown in FIG. 3G, a tungsten film 49 having a thickness of 400 A to 600 A is formed on the entire structure to form a lower electrode of the capacitor. At this time, the tungsten film 49 is formed by physical vapor deposition vapor deposition (PVD) to a thickness of about 100 Å, and depositing a thickness of 300 Å to 500 Å by a chemical vapor deposition (CVD) method.
다음으로, 셀 영역만을 포토레지스트(PR)로 도포하고 셀 이외 영역의 텅스텐막(49)을 식각하여 제거한 다음, 도3h에 도시한 바와 같이 셀 영역의 포토레지스트(PR)와 텅스텐막(49)을 연마해서 개구부 내에만 텅스텐막(49)과 포토레지스트(PR)가 남도록 한다.3H, the photoresist PR and the tungsten film 49 are removed from the tungsten film 49 in the cell region, and then the tungsten film 49 is removed from the tungsten film 49. Then, So that the tungsten film 49 and the photoresist PR remain only in the openings.
다음으로, 도3i에 도시한 바와 같이 잔류한 포토레지스트(PR)를 제거한다. 이어서, 2.3wt%의 TMAH수용액을 이용하여 60℃의 온도에서, 또는 97wt%의 황산수용액에 1g/min 내지 3g/min의 속도로 오존가스를 불어넣은 혼합수용액을 이용하여 90℃이상의 온도에서 잔류한 미량의 포토레지스트 잔여물(residue)을 제거한다.Next, the remaining photoresist PR is removed as shown in Fig. 3I. Subsequently, using a mixed aqueous solution prepared by blowing ozone gas at a temperature of 60 占 폚 or a 97 wt% aqueous solution of sulfuric acid at a rate of 1 g / min to 3 g / min using a 2.3 wt% TMAH aqueous solution, A trace of photoresist residue is removed.
이어서, 불산수용액을 이용하여 제3 절연막(48)을 식각한다. 이때, 텅스텐막(49)은 식각되지 않고 제3 절연막(48)만이 식각되도록 하기 위하여 49wt%의 불산수용액을 초순수로 희석시킨 불산수용액을 이용한다.Then, the third insulating film 48 is etched using a hydrofluoric acid aqueous solution. At this time, in order to etch the third insulating film 48 without etching the tungsten film 49, an aqueous solution of hydrofluoric acid in which a 49 wt% aqueous solution of hydrofluoric acid is diluted with ultrapure water is used.
다음으로, 도3j에 도시한 바와 같이 저압화학기상증착법(low pressure chemical vapor deposition, CVD)으로 Ta2O5막(50)을 형성하고, Ta2O5막(50) 상에 화학기상증착법으로 TiN막(51)막을 형성한 후, 폴리실리콘막(52)을 증착한다.Next, as shown in FIG. 3J, a Ta 2 O 5 film 50 is formed by a low pressure chemical vapor deposition (CVD) method, and is formed on the Ta 2 O 5 film 50 by chemical vapor deposition After forming the TiN film 51 film, the polysilicon film 52 is deposited.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Will be apparent to those of ordinary skill in the art.
상기와 같이 이루어지는 본 발명은 Ti/TiN 또는 텅스텐 실리사이드를 플러그 형태로 형성하여 Ti/TiN박막의 노출을 막아 줌으로써 Ta2O5증착 및 후속열처리 공정시 산소의 침투를 막아 얇은 유효 산화막 두께와 소자의 안정적인 동작에 필요한 충분한 정전용량과 누설전류 특성을 확보할 수 있다. 또한, 산화막 스페이서를 이용하여 플러그 폭을 최소화함으로써 플러그와 캐패시터 전극 형성을 위한 마스크 공정시 접촉이 어긋나는 오정렬 현상을 방지할 수 있다. 또한, 질화막의 식각 공정시 돌출된 플러그의 측벽에 스페이서 질화막을 형성시킴으로써 산소의 침투를 보다 효과적으로 억제할 수 있어 누설전류의 증가에 따른 소자특성 저하를 방지할 수 있다.The present invention provides Ti / TiN or tungsten suicide as a plug to prevent exposure of the Ti / TiN film to prevent penetration of oxygen during Ta 2 O 5 deposition and subsequent heat treatment, Sufficient capacitance and leakage current characteristics necessary for stable operation can be ensured. In addition, by minimizing the plug width by using the oxide film spacer, it is possible to prevent the misalignment phenomenon in which the contact is misaligned during the mask process for forming the plug and the capacitor electrode. Further, by forming the spacer nitride film on the sidewall of the plug protruded during the etching process of the nitride film, penetration of oxygen can be suppressed more effectively, and deterioration of device characteristics due to an increase in leakage current can be prevented.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061051A KR100296915B1 (en) | 1998-12-30 | 1998-12-30 | Method of manufacturing capacitor of semiconductor device _ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061051A KR100296915B1 (en) | 1998-12-30 | 1998-12-30 | Method of manufacturing capacitor of semiconductor device _ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000044552A KR20000044552A (en) | 2000-07-15 |
| KR100296915B1 true KR100296915B1 (en) | 2001-08-07 |
Family
ID=19567807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980061051A KR100296915B1 (en) | 1998-12-30 | 1998-12-30 | Method of manufacturing capacitor of semiconductor device _ |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100296915B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100393965B1 (en) * | 2000-12-21 | 2003-08-06 | 주식회사 하이닉스반도체 | Capacitor in semiconductor device and method for manufacturing the same |
| KR100408742B1 (en) * | 2001-05-10 | 2003-12-11 | 삼성전자주식회사 | Capacitor in integrated circuits device and method therefor |
| KR100418573B1 (en) * | 2001-09-14 | 2004-02-11 | 주식회사 하이닉스반도체 | Method for fabricating semiconductor device |
-
1998
- 1998-12-30 KR KR1019980061051A patent/KR100296915B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000044552A (en) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5907782A (en) | Method of forming a multiple fin-pillar capacitor for a high density dram cell | |
| US7227215B2 (en) | Semiconductor device having a capacitor with a stepped cylindrical structure and method of manufacturing same | |
| US6114201A (en) | Method of manufacturing a multiple fin-shaped capacitor for high density DRAMs | |
| US6777305B2 (en) | Method for fabricating semiconductor device | |
| JP2010537405A (en) | Method for forming a plurality of capacitors | |
| US5851897A (en) | Method of forming a dram cell with a crown-fin-pillar structure capacitor | |
| US6064085A (en) | DRAM cell with a multiple fin-shaped structure capacitor | |
| KR100382732B1 (en) | Method for fabricating cylinder-type capacitor of semiconductor device | |
| KR100413606B1 (en) | Method for fabricating capacitor | |
| KR100741991B1 (en) | Silicon oxide etching solution and method of forming contact hole using the same | |
| US6238968B1 (en) | Methods of forming integrated circuit capacitors having protected layers of HSG silicon therein | |
| KR100379197B1 (en) | Stacked capacitor and method of manufacturing same | |
| KR100807226B1 (en) | Method of manufacturing a semiconductor device | |
| US5770510A (en) | Method for manufacturing a capacitor using non-conformal dielectric | |
| KR100418586B1 (en) | Method of forming memory device | |
| KR100296915B1 (en) | Method of manufacturing capacitor of semiconductor device _ | |
| US6100135A (en) | Method of forming a crown-fin shaped capacitor for a high density DRAM cell | |
| US6251742B1 (en) | Method of manufacturing a cup-shape capacitor | |
| US6218308B1 (en) | Method of manufacturing a contact for a capacitor of high density DRAMs | |
| KR20030048883A (en) | A method for forming a capacitor of a semiconductor device | |
| KR20010046663A (en) | method of forming buried contact hole for use in capacitor lower electrode semiconductor memory device | |
| JPH1197640A (en) | Method for manufacturing memory cell in dram | |
| KR100353807B1 (en) | A method for forming lower electrode of high dielectrics capacitor | |
| KR20050002435A (en) | Manufacturing method for semiconductor device | |
| KR100304689B1 (en) | Method for manufacturing capacitor of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |