[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100294910B1 - 범프그리드어레이패키지및그제조방법 - Google Patents

범프그리드어레이패키지및그제조방법 Download PDF

Info

Publication number
KR100294910B1
KR100294910B1 KR1019980031705A KR19980031705A KR100294910B1 KR 100294910 B1 KR100294910 B1 KR 100294910B1 KR 1019980031705 A KR1019980031705 A KR 1019980031705A KR 19980031705 A KR19980031705 A KR 19980031705A KR 100294910 B1 KR100294910 B1 KR 100294910B1
Authority
KR
South Korea
Prior art keywords
bump
bumps
frame
pattern layer
bridge
Prior art date
Application number
KR1019980031705A
Other languages
English (en)
Other versions
KR19990062472A (ko
Inventor
조영래
류욱열
이상균
Original Assignee
이중구
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이중구, 삼성테크윈 주식회사 filed Critical 이중구
Priority to JP37032798A priority Critical patent/JP4290259B2/ja
Publication of KR19990062472A publication Critical patent/KR19990062472A/ko
Priority to US09/680,440 priority patent/US6352915B1/en
Application granted granted Critical
Publication of KR100294910B1 publication Critical patent/KR100294910B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

범프 그리드 어레이 패키지(Bump Grid Array Package) 및 그 제조방법이 개시된다. 개시된 범프 그리드 어레이 패키지 제조방법은, (a) 상면으로 소정의 정보가 저장된 반도체 칩을 장착시키고, 상기 반도체 칩과 전기적으로 연결되는 제1패턴층과, 하면으로 형성된 제2패턴층과, 상기 제1, 2패턴층을 전기적으로 연결 가능하게 하는 쓰루홀을 각각 구비한 회로기판을 형성시키는 단계; (b) 소정 금속 프레임에 상기 금속 프레임의 상방으로 돌출된 다수의 범프들과, 상기 범프들을 연결하는 브리지가 구비되는 메탈 범프 프레임을 형성시키는 단계; (c) 상기 메탈 범프 프레임에 솔더도금하는 단계; (d) 상기 제2패턴층에 상기 범프가 고정되도록 상기 메탈 범프 프레임을 정렬하여 상기 각각의 범프를 부착시키는 단계; (e) 상기 범프를 제외한 나머지를 상기 범프로부터 분리하는 단계;를 포함하는 것을 그 특징으로 한다. 본 발명에 따르면, 제조공정이 단순해지고 제조불량이 감소되는 이점이 있다.

Description

범프 그리드 어레이 패키지 및 그 제조방법{A bump grid array package and a method of manufacturing the same}
본 발명은 범프 그리드 어레이 패키지(BGAP; Bump Grid Array Package)와 그 제조방법에 관한 것으로, 보다 상세하게는 볼 그리드 어레이 패키지(ball grid array package)의 구조가 개선되고, 그에 따라 제조된 범프 그리드 어레이 패키지 및 그 제조방법에 관한 것이다.
통상적으로, 반도체 패키지(semiconductor package)라 함은, 반도체 칩(chip) 장착부가 마련된 패드 예컨대, 회로기판(PCB; Printed Circuit Board)상에 상기 반도체 칩이 장착되고 이 반도체 칩이 장착된 회로기판의 반대 면으로 타 회로기판과 전기적으로 연결될 수 있는 연결수단이 구비되어 있는 상태에서 반도체 칩을 몰딩재로 일체화시켜 제조된 것이다.
상기와 같은 반도체 패키지의 일종인 볼 그리드 어레이 패키지를 도 1에 나타내 보였다.
도면을 참조하면, 일반적인 볼 그리드 어레이 패키지(10)에는 반도체 칩(11)이 장착될 수 있도록 소정의 공간이 마련된 곳에 접착제(12)가 도포되고 상기 접착제(12)상에 반도체 칩(11)이 장착된 회로기판(13)과, 상기 반도체 칩(11)과 상기 회로기판(13)의 상측으로 형성된 상면 패턴층(14)과, 상기 상면 패턴층(14)과 전기적으로 와이어 본딩(wire bonding)되어 연결된 본딩 와이어(15)가 구비된다.
그리고 상기 회로기판(13)의 하측에 형성된 하면 패턴층(14a)과, 상기 하면 패턴층(14a)을 전기적으로 연결 가능하도록 형성된 쓰루홀(16)과, 상기 하면 패턴층(14a)에 구비된 솔더볼(solder ball)(17)이 각각 구비된다.
또한, 상기 반도체 칩(11)과 본딩 와이어(15)를 보호하기 위하여 회로기판(13) 상으로 캡슐화(encapsulation)하는 방법으로 몰딩(molding)법과 포팅(potting)법이 있으며 도 1에 도시된 바와 같이, 그 일예로 포팅법을 나타내 보였다. 이 포팅법은, 액체 상태의 에폭시(epoxy) 몰딩재(18)를 상기 반도체 칩(11)과 본딩 와이어(15) 주변에 덮은 후, 경화시키는 방법이다. 그리고, 상기 에폭시 몰딩재(18)가 회로기판(13)으로 넓게 퍼지지 않고 반도체 칩(11)의 중앙부를 중심으로 타원형의 형태로 고착될 수 있도록 상기 반도체 칩(11)과 소정 거리를 두고 댐(dam)(19)이 설치된다.
한편, 상기 볼 그리드 어레이 패키지(10)를 조립할 때에 솔더볼(17)을 회로기판(13)의 하면 패턴층(14a)에 부착하는 공정은, 상기 솔더볼(17)의 지름이 0.75㎜ 또는 그 이하의 것을 회로기판(13)의 솔더볼 패드 상에 올려놓고, 고온에서 솔더링(soldering)하여 접착시키는 방법이 주로 사용된다.
그러나, 이러한 솔더볼(17) 부착방법은 솔더링 이전에 솔더볼(17)이 회로기판(13) 상에서 움직이므로서 소정의 움직인 솔더볼과, 이 솔더볼과 인접된 다른 솔더볼과의 붙는 더블볼(double ball), 정렬불량(misalignment), 및 미싱볼(missing ball) 등의 문제점을 일으키게 된다.
본 발명은 상기 문제점을 해결하기 위하여 창출된 것으로서, 상기 솔더볼 대체용으로 작은 원통형의 범프를 채용하므로서 상기 솔더볼이 갖는 문제점을 개선하여 생산성 및 품질이 향상된 범프 그리드 어레이 패키지 및 그 제조방법을 제공하는데 그 목적이 있다.
도 1은 통상적인 볼 그리드 어레이 패키지를 도시한 개략적인 단면도.
도 2는 본 발명에 따른 범프 그리드 어레이 패키지를 도시한 개략적인 단면도.
도 3은 메탈 범프 프레임이 형성된 프레임의 평면도.
도 4는 도 3의 프레임에서 메탈 범프 프레임만을 나타낸 사시도.
도 5 내지 도 7은 메탈 범프 프레임의 브리지에 하프 에칭을 실시한 실시예들을 각각 나타낸 도면.
도 8 내지 도 9는 본 발명에 따른 범프 그리드 어레이 패키지의 제조방법의 일부를 도시한 개략적인 도면.
< 도면의 주요 부분에 대한 부호 설명 >
21...반도체 칩 22...접착제
23...회로기판 24a...상면 패턴층
24b...하면 패턴층 25...본딩 와이어
26...쓰루홀 28...에폭시 몰딩재
29...댐 30...메탈 범프 프레임
31...범프 32...브리지
33...노칭부 34a, 34b, 34c...절단부
40...프레임 40a...슬롯
40b...가이드 홀 51...도금조
상기와 같은 목적을 달성하기 위한 본 발명의 범프 그리드 어레이 패키지는, 상면으로 소정의 정보가 저장된 반도체 칩이 장착되고, 상기 반도체 칩과 전기적으로 연결되는 제1패턴층이 형성되며, 하면으로 제2패턴층이 형성되며, 상기 제1, 2패턴층이 전기적으로 연결되도록 쓰루홀을 구비한 회로기판; 상기 제2패턴층에 형성된 솔더부에 부착될 수 있도록 소정의 브리지에 다수개 지지된 상태에서 상기 솔더부에 부착된 후, 상기 브리지만을 제거하여 상기 제2패턴층에 고정 설치된 범프;를 포함하는 것을 그 특징으로 한다.
본 발명에 있어서, 상기 범프는 원통형으로 이루어지고, 상기 범프들을 연결하는 상기 브리지의 각 단부에는 양측 가장자리에 소정의 홈으로 이루어진 노칭부가 형성되는 것이 바람직하다.
상기와 같은 목적을 달성하기 위한 본 발명의 범프 그리드 어레이 패키지 제조방법은, (a) 상면으로 소정의 정보가 저장된 반도체 칩을 장착시키고, 상기 반도체 칩과 전기적으로 연결되는 제1패턴층과, 하면으로 형성된 제2패턴층과, 상기 제1, 2패턴층을 전기적으로 연결 가능하게 하는 쓰루홀을 각각 구비한 회로기판을 형성시키는 단계; (b) 소정 금속 프레임에 상기 금속 프레임의 상방으로 돌출된 다수의 범프들과, 상기 범프들을 연결하는 브리지가 구비되는 메탈 범프 프레임을 형성시키는 단계; (c) 상기 메탈 범프 프레임에 솔더도금하는 단계; (d) 상기 제2패턴층에 상기 범프가 고정되도록 상기 메탈 범프 프레임을 정렬하여 상기 각각의 범프를 부착시키는 단계; (e) 상기 범프를 제외한 나머지를 상기 범프로부터 분리하는 단계;를 포함하는 것을 그 특징으로 한다.
본 발명에 있어서, 상기 단계 (b)는, 소정의 금속 프레임에 감광물질을 도포하여 감광층을 형성하는 단계; 상기 금속판에 다수의 상기 범프들과, 상기 범프들을 연결하는 브리지로 이루어진 상기 메탈 범프 프레임이 새겨진 마스크를 이용하여 상기 금속 프레임을 노광 및 현상하는 단계; 상기 금속 프레임에 소정의 에칭액을 도포한 후 1차에칭하는 단계; 상기 감광물질을 박리하는 단계;를 포함하여 된 다.
여기서, 상기 1차에칭하는 단계 후, 상기 범프들을 연결하는 브리지의 각 단부 가장자리 양측부에 소정 홈으로 이루어진 노칭부가 형성되도록 2차에칭하는 단계를 더 포함하여 된다,
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.
도 2에는 본 발명에 따른 범프 그리드 어레이 패키지를 개략적으로 도시한단면도가 도시되어 있다.
도면을 참조하면, 본 발명에 따른 범프 그리드 어레이 패키지(20)는, 소정의 정보가 내장된 반도체 칩(21)이 소정의 접착제(22)에 의해 회로기판(23) 상에 장착되고, 상기 회로기판(23)의 상, 하부면에는 상, 하면 패턴층(24a, 24b)이 각각 형성된다. 그리고 상기 상면 패턴층(24a)은 상기 반도체 칩(21)과 전기 및 회로적으로 본딩 와이어(25)에 의해 와이어 본딩된다. 또한 상기 하면 패턴층(24b)은 다수개의 쓰루홀(26)을 통하여 상면 패턴층(24a)과 전기적으로 연결되고, 상기 하면 패턴층(24b) 다수의 범프(bump)(31)와 전기 도통되도록 구비된다.
또한, 상기 반도체 칩(21)과 본딩 와이어(25)를 보호하기 위하여 회로기판(23)상으로 이 반도체칩(21)과 본딩 와이어(25)를 캡슐화하는 액체 상태의 에폭시 몰딩재(28)와, 상기 에폭시 몰딩재(28)가 회로기판(23)으로 넓게 퍼지지 않도록 그 범위를 한정하는 댐(29)이 각각 구비된다.
도 3에는 상기 범프(31)가 형성된 프레임의 평면도가 도시되어 있다.
도면을 참조하면, 상기 범프(31)는, 소정 프레임(40)에 다수의 범프(31)들이 형성된 메탈 범프 프레임(30)의 형태로서 구비된다. 즉, 상기 메탈 범프 프레임(30)은 프레임(40)의 내측에 다수개의 범프(31)가 브리지(32)에 연결된 것으로서, 상기 브리지(32)는 프레임(40)에 의해 지지된다. 이 때, 상기 프레임(40)의 소정 부위에는 상기 범프(31)를 회로기판(23)에 정렬후 조립을 위한 슬롯(40a)과 가이드 홀(40b)이 각각 형성되어 있다. 한편 상기 메탈 범프 프레임(30)은 한 열씩 만들어 정렬하는 방법도 있고, 일시에 만들어 일체형으로 하는 방법도 있으나, 경우에 따라 선택하여 사용하는 것이 바람직하다. 한편 상기 프레임(40)은 솔더링이 용이하게 이루어지며, 열전도성이 우수한 코퍼(copper)판을 포함하여 되는 것이 바람직하다.
이와 같은 프레임에 형성된 메탈 범프 프레임(30)의 제조방법을 보다 상세히 설명하면 다음과 같다.
상기 프레임(40)을 제작한 후, 산 또는 알칼리 용액을 이용하여 소재의 표면에 있는 이물질을 제거하는 탈지를 실시한 다음의 상기 프레임 표면에 감광물질인 포토레지스트를 도포하여 감광층을 형성한다. 그리고 상, 하면 마스크를 이용하여 포토레지스트가 도포된 상기 프레임(40)의 표면을 노광시킨다. 물론, 상기 마스크에는 다수의 범프(31)들과, 상기 범프(31)들을 연결하는 브리지(32)로 이루어진 메탈 범프 프레임(30)이 새겨져 있다. 노광이 완료되면 처음의 포토레지스트는 경화된 부분과 그렇지 않은 부분을 가진 포토레지스트로 변화되며, 현상을 실시하여 경화되지 아니한 부분은 제거되어 소정 패턴의 포토레지스트가 프레임 소재의 일측 표면에 존재하게 된다. 이어서, 상기 프레임(40)의 표면에 에칭액을 도포하여 1차에칭을 실시하면 프레임(40)의 일부만이 식각된다.
이러한 공정이 진행되면, 도 4에 도시된 바와 같은 메탈 범프 프레임(30)이 제조된다. 특히, 도 4는 도 3에서 상세도 부분을 프레임 부분은 생략하여 도시한 사시도이다. 따라서 이하에서 설명되어 지는 메탈 범프 프레임(30)은 프레임(40)이 부착된 상태를 가리킨다,
도면을 참조하면, 상술한 바와 같은 공정에 의해 제조된 메탈 범프프레임(30)은, 다수개의 원통형으로서 구비된 범프(31)들과, 이 범프(31)들과 범프(31)들을 서로 연결하는 브리지(32)가 형성되어 이루어진다. 상기 범프(31)들과 브리지(32)가 연결되는 연결부에는 노칭부(33)가 형성된다. 상기 노칭부(33)는 범프(31)가 회로기판(23)의 하면 패턴층(24b)에 고정 장착된 후, 브리지(32)가 용이하게 이탈될 수 있도록 하기 위하여 브리지(32)의 각각의 단부 좌우에 소정 깊이로 형성된 절개홈으로 이루어진다.
상기 노칭부(33)는 전술한 바 있는 1차에칭에 이어 2차에칭함으로서 형성된다. 상기 노칭부(33)는 범프(31)들과 브리지(32)가 용이하게 분리될 수 있으면 특별한 형상이나 치수에 제한 받지 않는다. 특히, 상기 브리지(32)는 범프(31)에 비해 작게 형성되어야 분리가 용이하게 이루어질 수 있다. 따라서 상기 브리지(32)의 단부에 성형된 노칭부(33)에 의해 상기 브리지(32)와 범프가 용이하게 분리될 뿐만 아니라, 이에 따라 프레임(40)의 탈락이 바로 이루어진다. 왜냐하면, 상기 브리지(32)는 프레임(40)에 지지되어 있고, 이 프레임(40)을 별도로 분리하지 않기 때문이다.
이와 같이 범프(31)와 브리지(32)의 분리를 노칭부(33)의 성형으로 이루어질 뿐만 아니라 도 5 내지 도 7에 도시된 바와 같이 범프(31)와 범프(31) 사이를 연결하는 브리지(32)의 각 단부에 하프 에칭(half etching)을 실시한다. 우선 도 5를 참조하면, 상기 브리지(32)의 각 단부에 브리지(32)의 폭 방향으로 일측 가장자리에서 타측 가장자리에 걸쳐 소정 길이로 하프 에칭을 실시하여 절단부(34a)를 구비할 수도 있고, 도 6에 도시된 바와 같이 브리지(32)의 중앙 단부의 일부분을 하프에칭하여 절단부(34b)를 구비할 수도 있다. 그리고 도 7에 도시된 바와 같이 브리지(32) 단부의 폭으로 일측 가장자리만을 하프 에칭하여 절단부(34c)를 구비한다. 따라서 이러한 절단부(34a, 34b, 34c)의 하프 에칭 형태는 다양하게 실시할 수 있음을 알 수 있다. 그리고 프레임(40)에 도포된 감광물질을 박리한다.
이어서 상기 메탈 범프 프레임(40)에 솔더도금을 실시한다. 그런데 만약, 작은 원통형으로 이루어진 상기 범프(31)들이 브리지(32)로 서로 연결된 형태의 메탈 범프 프레임(30)을 전체적으로 솔더도금하여 사용할 경우, 솔더링시 브리지(32)에 도금되어 있는 솔더가 표면장력에 의해 뭉쳐져, 범프(31)상의 솔더의 양이 불균일해 지고, 결국 상기 범프(31)의 높이가 일정해지기 어렵다. 따라서 솔더링시 상기 각각의 범프(31)들에 일정한 솔더의 양을 유지시킬 수 있도록 하는 제조방법을 도면을 첨부하여 바람직한 실시예를 설명하기로 한다.
도 8에는 상기 메탈 범프 프레임(30)의 도금과정을 설명하기 위한 도면이 개략적으로 도시되어 있다.
도면을 참조하면, 상기 솔더도금을 실시하기 전에 전술한 바와 같은 이유로, 상기 메탈 범프 프레임(30)에서 범프(31)를 제외한 나머지인 브리지(32)(빗금부분)를 하프 에칭(half etching)하고, 도 5에 도시된 바와 같이 상기 범프(31)들의 일부분을 각각 솔더용액(S)이 구비된 도금조(51)에 잠기게 하는 딥핑(deeping)을 실시한다. 그러면 상기 범프(31) 부분만이 솔더도금되고 브리지(32) 부분에는 솔더용액(S)이 묻지 않는다.
도 9에는 이와 같이 솔더도금이 완료된 메탈 범프 프레임(30)을 반도체 패키지에 부착하는 공정을 나타낸 개략적인 도면이 도시되어 있다. 도 2와 동일한 참조부호는 동일한 부재를 가리킨다.
솔더도금된 상기 메탈 범프 프레임(30)의 범프(31)를 회로기판(23)의 하면에 정확하게 정렬시킨다. 이 때, 상기 범프(31)는 상기 프레임(40)과 일체로서 정렬하게 된다. 특히, 상기 범프(31)들만이 솔더도금된 메탈 범프 프레임(30)을 정렬하여 하면 패턴층(24b)의 솔더부에 놓고, 상기 하면 패턴층(24b)에 범프(31)가 부착되도록 고온에서 솔더링(soldering)을 실시한다. 그리고 솔더링이 완료되면, 상기 메탈 범프 프레임(30)에서 범프(31)를 제외한 나머지 부위를 제거한다. 전술한 바와 같이 상기 범프가 브리지(32)로부터 분리되면 이 브리지(32)가 지지된 프레임도 마찬가지로 분리된다.
상술한 바와 같은 본 발명에 따른 범프 그리드 어레이 패키지 및 그 제조방법은 다음과 같은 효과를 갖는다.
종래의 솔더볼을 회로기판의 하면 패턴층에 고정되도록 하는 것은, 각각 하나씩 상기 솔더볼을 솔더볼 패드에 접착시켜야 하는 것 대신에, 다수의 범프가 브리지로 연결된 메탈 범프 프레임을 이용 한꺼번에 많은 량의 범프를 동시에 부착할 수 있게 됐다.
그리고, 상기 메탈 범프 프레임에서 브리지 부분에 솔더도금 용액이 묻지 않고 범프만이 솔더도금되어 일정한 솔더의 양을 유지하는 것이 가능하다.
따라서, 제조공정이 단순해지고, 불량율이 감소되며, 반도체 패키지의 신뢰성이 높아진다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.
따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위에 한해서 정해져야 할 것이다.

Claims (6)

  1. 상면으로 소정의 정보가 저장된 반도체 칩이 장착되고, 상기 반도체 칩과 전기적으로 연결되는 제1패턴층이 형성되며, 하면으로 제2패턴층이 형성되며, 상기 제1, 2패턴층이 전기적으로 연결되도록 쓰루홀을 구비한 회로기판; 및
    상기 제2패턴층에 형성된 솔더부에 부착될 수 있도록 소정의 브리지에 다수개 지지된 상태에서 상기 솔더부에 부착된 후, 상기 브리지만을 제거하여 상기 제2패턴층에 고정 설치된 다수개의 범프;를 포함하는 것을 특징으로 하는 범프 그리드 어레이 패키지.
  2. 제 1항에 있어서,
    상기 범프들을 연결하는 상기 브리지의 각 단부에는 상기 범프로부터 브리지가 분리가능하도록 양측 가장자리에 홈 형태로 된 노칭부가 형성된 것을 특징으로 하는 범프 그리드 어레이 패키지.
  3. (a) 상면으로 소정의 정보가 저장된 반도체 칩을 장착시키고, 상기 반도체 칩과 전기적으로 연결되는 제1패턴층과, 하면으로 형성된 제2패턴층과, 상기 제1, 2패턴층을 전기적으로 연결 가능하게 하는 쓰루홀을 각각 구비한 회로기판을 형성시키는 단계;
    (b) 소정 금속 프레임에 상기 금속 프레임의 상방으로 돌출된 다수의 범프들과, 상기 범프들을 연결하는 브리지가 구비되는 메탈 범프 프레임을 형성시키는 단계;
    (c) 상기 메탈 범프 프레임중에서 범프의 일부분을 솔더도금하는 단계;
    (d) 상기 제2패턴층에 상기 범프가 고정되도록 상기 메탈 범프 프레임을 정렬하여 상기 각각의 범프를 부착시키는 단계; 및
    (e) 상기 범프를 제외한 나머지를 상기 범프로부터 분리하는 단계;를 포함하는 것을 특징으로 하는 범프 그리드 어레이 패키지 제조방법.
  4. 제 3항에 있어서,
    상기 단계 (b)는,
    소정의 금속 프레임에 감광물질을 도포하여 감광층을 형성하는 단계;
    상기 금속판에 다수의 상기 범프들과, 상기 범프들을 연결하는 브리지로 이루어진 상기 메탈 범프 프레임이 새겨진 마스크를 이용하여 상기 금속 프레임을 노광 및 현상하는 단계;
    상기 금속 프레임에 소정의 에칭액을 도포한 후 1차에칭하는 단계;
    상기 감광물질을 박리하는 단계;를 포함하여 된 것을 특징으로 하는 범프 그리드 어레이 패키지 제조방법.
  5. 제 4항에 있어서,
    상기 1차에칭하는 단계 후, 상기 범프들을 연결하는 브리지의 각 단부 가장자리 양측부에 홈 형태로 된 노칭부가 형성되도록 2차에칭하는 단계를 더 포함하여 된 것을 특징으로 하는 범프 그리드 어레이 패키지 제조방법.
  6. 제 4항에 있어서,
    상기 1차에칭하는 단계 후, 상기 범프로부터 브리지가 분리가능하도록 상기 브리지의 단부를 하프 에칭하는 단계를 더 포함하는 것을 특징으로 하는 범프 그리드 어레이 패키지 제조방법.
KR1019980031705A 1997-12-30 1998-08-04 범프그리드어레이패키지및그제조방법 KR100294910B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP37032798A JP4290259B2 (ja) 1997-12-30 1998-12-25 バンプグリッドアレイ半導体パッケージの製造方法
US09/680,440 US6352915B1 (en) 1997-12-30 2000-10-06 Method for manufacturing semiconductor package containing cylindrical type bump grid array

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019970077722 1997-12-30
KR97-77722 1997-12-30
KR19970077722 1997-12-30

Publications (2)

Publication Number Publication Date
KR19990062472A KR19990062472A (ko) 1999-07-26
KR100294910B1 true KR100294910B1 (ko) 2001-07-12

Family

ID=37527646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980031705A KR100294910B1 (ko) 1997-12-30 1998-08-04 범프그리드어레이패키지및그제조방법

Country Status (2)

Country Link
US (1) US6352915B1 (ko)
KR (1) KR100294910B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102088048B (zh) * 2010-12-21 2012-02-22 杭州杭科光电有限公司 一种发光二极管的封装工艺
KR101853067B1 (ko) * 2011-08-26 2018-04-27 엘지이노텍 주식회사 발광 소자 패키지

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878554A (ja) * 1994-09-01 1996-03-22 Nec Corp Ｂｇａ型半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835598A (en) 1985-06-13 1989-05-30 Matsushita Electric Works, Ltd. Wiring board
US5200362A (en) 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5285352A (en) 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
US5404265A (en) 1992-08-28 1995-04-04 Fujitsu Limited Interconnect capacitors
JPH06291122A (ja) * 1993-04-02 1994-10-18 Oki Electric Ind Co Ltd ハンダバンプ形成基板とボールハンダセッティング装置、およびハンダバンプの製造方法
US5468999A (en) 1994-05-26 1995-11-21 Motorola, Inc. Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding
US5468995A (en) 1994-07-05 1995-11-21 Motorola, Inc. Semiconductor device having compliant columnar electrical connections
US5765744A (en) 1995-07-11 1998-06-16 Nippon Steel Corporation Production of small metal bumps
JPH0964244A (ja) * 1995-08-17 1997-03-07 Hitachi Ltd 半導体装置およびその製造方法
US6037065A (en) 1995-12-19 2000-03-14 The Westaim Corporation Spheres useful in a detachable connective medium for ball grid array assemblies
US6043429A (en) 1997-05-08 2000-03-28 Advanced Micro Devices, Inc. Method of making flip chip packages
US5808873A (en) 1997-05-30 1998-09-15 Motorola, Inc. Electronic component assembly having an encapsulation material and method of forming the same
US5969461A (en) 1998-04-08 1999-10-19 Cts Corporation Surface acoustic wave device package and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878554A (ja) * 1994-09-01 1996-03-22 Nec Corp Ｂｇａ型半導体装置

Also Published As

Publication number Publication date
US6352915B1 (en) 2002-03-05
KR19990062472A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
KR100780829B1 (ko) 반도체 장치용 테이프 캐리어 및 그것을 이용한 반도체 장치
KR100272045B1 (ko) 반도체장치및그제조방법
KR100244580B1 (ko) 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법
KR100259359B1 (ko) 반도체 패키지용 기판 및 반도체 패키지, 그리고 그 제조방법
US7294532B2 (en) Method for manufacturing semiconductor device
KR100645415B1 (ko) 반도체장치및그제조방법
CN205609512U (zh) 半导体封装体
US7053492B2 (en) Circuit device and method of manufacturing the same
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
US20030006501A1 (en) Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
US5870822A (en) Flip chip attachment
KR20120010044A (ko) 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지
KR20020000012A (ko) 슬릿이 형성된 칩 스케일 패키지 제조 방법
KR100294910B1 (ko) 범프그리드어레이패키지및그제조방법
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
JP2004207276A (ja) 回路装置およびその製造方法
US7095115B2 (en) Circuit substrates, semiconductor packages, and ball grid arrays
KR20130023432A (ko) 반도체 패키지용 리드 프레임 구조, 이의 제조방법 및 이를 이용한 반도체 패키지 제조방법
JP4290259B2 (ja) バンプグリッドアレイ半導体パッケージの製造方法
CN108155170B (zh) 引线框
KR100537835B1 (ko) 반도체 패키지 제조방법
KR100346297B1 (ko) 메모리카드용 반도체패키지 및 그 제조방법
US11322468B2 (en) Semiconductor device including metal holder and method of manufacturing the same
KR100335875B1 (ko) 범프 접합용 배선판, 상기 배선판을 이용하여 조립한 반도체 소자 및 범프 접합용 배선판의 제조 방법
KR100481424B1 (ko) 칩 스케일 패키지의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100325

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee