KR100283958B1 - Laser diode fabricating method - Google Patents
Laser diode fabricating method Download PDFInfo
- Publication number
- KR100283958B1 KR100283958B1 KR1019990001646A KR19990001646A KR100283958B1 KR 100283958 B1 KR100283958 B1 KR 100283958B1 KR 1019990001646 A KR1019990001646 A KR 1019990001646A KR 19990001646 A KR19990001646 A KR 19990001646A KR 100283958 B1 KR100283958 B1 KR 100283958B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- etching
- etchant
- current blocking
- mesa
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000010410 layer Substances 0.000 claims abstract description 106
- 238000005530 etching Methods 0.000 claims abstract description 33
- 230000000903 blocking effect Effects 0.000 claims abstract description 20
- 238000005253 cladding Methods 0.000 claims abstract description 16
- 239000011241 protective layer Substances 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 47
- 239000000377 silicon dioxide Substances 0.000 abstract description 23
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Abstract
본 발명은 레이저 다이오드 제작 방법에 관한 것으로, 기판위에 제1클래드층, 활성층 및 제2클래드층을 차례로 성장하는 제1단계; 제2클래드층위에 소정 재질의 식각 저지층 및 캐핑층을 차례로 성장하는 제2단계; 캐핑층위에 산화 마스크를 소정 방향으로 형성한 후, 캐핑층을 제1에천트로 제1메사 식각하고, 나머지 층들을 제2에천트로 제2메사 식각하는 제3단계; 전류저지층 및 전류저지 보호층을 차례로 성장하는 제4단계; 산화 마스크, 캐핑층, 식각저지층 및 전류저지 보호층을 차례로 식각하는 제5단계; 및 접촉층 및 저항성 접촉층을 차례로 성장하는 제6단계를 포함함을 특징으로한다.The present invention relates to a method for fabricating a laser diode, comprising: a first step of sequentially growing a first cladding layer, an active layer, and a second cladding layer on a substrate; A second step of sequentially growing an etch stop layer and a capping layer of a predetermined material on the second clad layer; A third step of forming an oxide mask on the capping layer in a predetermined direction, and etching the capping layer with a first etchant to the first mesa and etching the remaining layers with a second etchant to the second mesa; A fourth step of sequentially growing a current blocking layer and a current blocking protective layer; A fifth step of sequentially etching an oxide mask, a capping layer, an etch stop layer, and a current blocking protective layer; And a sixth step of sequentially growing the contact layer and the ohmic contact layer.
본 발명에 의하면, 실리카 산화 마스크와 충분한 접착성을 갖는 캐핑층과 식각 저지층을 도입하고 2차에 걸친 메사 식각 및 1차 재성장시 전류 저지 보호층을 도입함으로써 실리카 산화 마스크의 필링현상을 방지할 수 있다.According to the present invention, a peeling phenomenon of the silica oxide mask can be prevented by introducing a capping layer and an etch stop layer having sufficient adhesion with the silica oxide mask and introducing a current blocking protective layer during the second mesa etching and the first regrowth. Can be.
Description
본 발명은 레이저 다이오드(LD, Laser Diode) 제작 방법에 관한 것으로, 특히 에스.에스.씨(SSC, Spot Size Convertor) LD의 제작 방법에 관한 것이다.The present invention relates to a method of manufacturing a laser diode (LD), and more particularly, to a method of manufacturing a spot size convertor (SSC) LD.
광통신용 광원으로 사용되는 인듐포스파이드(InP) 기반 평면 매입형 헤테로구조(Planar Buried Heterostructure)의 페브리-페롯(Fabry-Perot) LD는 레이저의 방사각도가 크고 비대칭적이기 때문에 광섬유와 결합시 많은 손실이 수반된다. 따라서, 최근 레이저의 방사각이 좁은 SSC LD가 제작되고 있으며, 그 제작 방법에 따라 수직 테이퍼링(vertical tapered) SSC LD와 수평 테이퍼링(lateral tapered) SSC LD가 있다.Fabry-Perot LD of Planar Buried Heterostructure based on InP is used as a light source for optical communication. This is accompanied by. Therefore, recently, the SSC LD of which the laser radiation angle is narrow is manufactured, and there exist a vertical tapered SSC LD and a horizontal tapered SSC LD according to the manufacturing method.
도 1a 내지 도 1e는 종래의 SSC LD의 제작 공정을 도시한 것이다. 도 1a에 도시된 공정은 베이스 에피(Base epi.)의 성장공정이다. 베이스 에피는 도 1a에 도시된 바와 같이 n형 InP 기판(100)에 차례로 n형 InP 클래딩층(102), 활성층(104), p형 InP 클래딩층(106) 그리고 캐핑층(108)이 성장된 구조를 갖는다. 이 때 캐핑층(108)은 메사 식각(mesa etch)시 역(reverse) 메사의 형성을 방지하기위해 실리카(SiO2) 산화 마스크(oxide mask)와의 접착성이 나쁜 조성의 인듐갈륨비소포스파이드(InGaAsP)를 사용한다.1A to 1E illustrate a manufacturing process of a conventional SSC LD. The process shown in FIG. 1A is a process of growing a base epi. As shown in FIG. 1A, an n-type InP cladding layer 102, an active layer 104, a p-type InP cladding layer 106, and a capping layer 108 are grown on an n-type InP substrate 100 as shown in FIG. 1A. Has a structure. In this case, the capping layer 108 may be formed of indium gallium arsenide phosphide (PoE) having poor adhesion to a silica (SiO 2 ) oxide mask in order to prevent the formation of reverse mesa during mesa etching. InGaAsP) is used.
도 1b는 캐핑층(108) 위에 형성되는 실리카 산화 마스크의 프로파일이다. 넓은 쪽이 1.5, 좁은 쪽이 0.4이고, 길이는 300이다.1B is a profile of a silica oxide mask formed over a capping layer 108. Wide side 1.5 , Narrow side 0.4 And the length is 300 to be.
도 1c는 메사 식각공정을 도시한 것이다. 실리카 산화 마스크는 <11> 방향으로 형성된다. 메사 식각은 HBr:H2O2:H2O:(H3PO4) 계열의 에천트(echant)를 사용하여 이루어진다. 이 때 형성된 메사 모양은 전향(forward) 메사 모양이며, 폭은 넓은 쪽이 1.5, 좁은 쪽이 0.4그리고 그 깊이는 2.5이다. 이 때, 역 메사가 형성되면 LD소자의 신뢰성에 좋지않은 영향을 미치게 된다.1C illustrates a mesa etching process. The silica oxide mask is formed in the <11> direction. Mesa etching is performed using an etchant of the HBr: H 2 O 2 : H 2 O: (H 3 PO 4 ) family. The mesa shape formed at this time is a forward mesa shape, and the wide side is 1.5 , Narrow side 0.4 And its depth is 2.5 to be. At this time, if the reverse mesa is formed, it adversely affects the reliability of the LD element.
도 1d는 1차 재성장 공정을 도시한 것이다. 즉, 도 1c에 도시된 공정에서 메사 식각된 웨이퍼를 1차 재성장한다. 메사 식각된 에피 웨이퍼 위에 선택 성장방법에 의해 실리카 산화 마스크(118) 위에는 전류 저지층(current blocking layer)이 성장되지않고, 메사 식각된 영역(110 내지 116)에만 전류 저지층인 p형 InP(120), n형 InP(122)를 각각 1.0 및 1.3의 두께로 적층성장한다.1D illustrates the primary regrowth process. That is, the mesa-etched wafer is first regrown in the process illustrated in FIG. 1C. The current blocking layer is not grown on the silica oxide mask 118 by the selective growth method on the mesa-etched epi wafer, and only the mesa-etched regions 110 to 116 are p-type InP 120 that is a current blocking layer. ), n-type InP 122 is 1.0 and 1.3, respectively. Lamination is grown to a thickness of.
도 1e는 성장 완료된 SSC LD의 단면을 도시한 것이다. 도 1d에 도시된 공정에서 1차 재성장 후 실리카 산화 마스크 그리고 InGaAsP의 캐핑층을 식각한 후, 접촉층(P+-contact layer)을 2차 재성장한다. 2차 재성장은 약 1두께의 p형 InP(p-InP)와 0.1두께의 p+형 저항성 접촉층(Ohmic contact layer)인 InGaAs층(p+-InGaAs)을 성장한다.Figure 1e shows a cross section of the grown SSC LD. After etching the capping layer of the silica oxide mask and InGaAsP after the first regrowth in the process shown in FIG. 1D, the contact layer (P + -contact layer) is secondly regrown. Secondary regrowth is about 1 P-type InP (p-InP) and 0.1 An InGaAs layer (p + -InGaAs), which is a p + type ohmic contact layer having a thickness, is grown.
그러나, SSC LD 제작에 있어서 상술한 공정에 따른 문제점은 1차 재성장중 메사 폭이 좁은 쪽의 실리카 산화 마스크가 캐핑층으로부터 떨어지는 실리카 산화 마스크 필링(peeling) 현상이 발생하여 LD의 1차 재성장 수율을 감소시키는 것이다. 실리카 산화 마스크 필링 현상은 역 메사가 형성되는 것을 억제하기위해 형성된 캐핑층과 실리카 산화 마스크와의 접착성이 좋지않아서 발생한다. 즉, 역 메사의 형성은 억제되지만, 메사 식각의 후속 공정 진행중 폭이 좁은 메사가 실리카 산화 마스크를 충분히 지지하지못해서 실리카 산화 마스크가 들뜨게되어 후속 공정 진행중 떨어져 나가는 현상이다. 이러한 필링현상으로 인해 1차 재성장 수율이 감소된다.However, in the SSC LD fabrication, a problem with the above-described process is that during the first regrowth, a silica oxide mask peeling phenomenon occurs in which the silica oxide mask of the narrower mesa width falls from the capping layer, thereby improving the primary regrowth yield of LD. To reduce. The silica oxide mask peeling phenomenon is caused by poor adhesion between the formed capping layer and the silica oxide mask to suppress the formation of reverse mesa. In other words, the formation of reverse mesa is suppressed, but the narrow mesa during the subsequent process of mesa etching does not sufficiently support the silica oxide mask, causing the silica oxide mask to be lifted up and fall off during the subsequent process. This peeling phenomenon decreases the primary regrowth yield.
본 발명이 이루고자하는 기술적 과제는 캐핑층을 실리카 산화 마스크와 접착성이 좋은 재질로 성장하고, 캐핑층과 클래드층간에 식각 저지층 및 1차 재성장시 전류 저지 보호층(current blocking protection layer)을 도입함으로써 실리카 산화 마스크의 필링현상을 방지하는 LD의 제작 방법을 제공하는데 있다.The technical problem to be achieved by the present invention is to grow the capping layer with a good adhesion with the silica oxide mask, and to introduce an etch stop layer and a current blocking protection layer during the first regrowth between the capping layer and the cladding layer The present invention provides a manufacturing method of LD which prevents the peeling phenomenon of a silica oxide mask.
도 1a 내지 도 1e는 종래의 SSC LD의 제작 공정을 도시한 것이다.1A to 1E illustrate a manufacturing process of a conventional SSC LD.
도 2a 내지 도 2f는 본 발명에 따른 SSC LD의 제작 공정을 도시한 것이다.2A to 2F illustrate the manufacturing process of the SSC LD according to the present invention.
상기 기술적 과제를 이루기위한, 본 발명은 기판위에 제1클래드층, 활성층 및 제2클래드층을 차례로 성장하는 제1단계; 상기 제2클래드층위에 소정 재질의 식각 저지층 및 캐핑층을 차례로 성장하는 제2단계;상기 캐핑층위에 산화 마스크를 소정 방향으로 형성한 후, 상기 캐핑층을 제1에천트로 제1메사 식각하고, 나머지 층들을 제2에천트로 제2메사 식각하는 제3단계; 상기 단계의 결과물에 전류저지층 및 전류저지 보호층을 차례로 성장하는 제4단계; 상기 산화 마스크, 캐핑층, 식각저지층 및 전류저지 보호층을 차례로 식각하는 제5단계; 및 상기 단계의 결과물에 접촉층 및 저항성 접촉층을 차례로 성장하는 제6단계를 포함함을 특징으로한다.In order to achieve the above technical problem, the present invention comprises a first step of sequentially growing a first cladding layer, an active layer and a second cladding layer on a substrate; A second step of sequentially growing an etch stop layer and a capping layer of a predetermined material on the second clad layer; after forming an oxidation mask on the capping layer in a predetermined direction, the capping layer is first mesa-etched with a first etchant; A third mesa etching of the remaining layers with a second etchant; A fourth step of sequentially growing a current blocking layer and a current blocking protective layer on the resultant of the step; A fifth step of sequentially etching the oxide mask, the capping layer, the etch stop layer, and the current stop protective layer; And a sixth step of sequentially growing a contact layer and an ohmic contact layer on the resultant of the step.
이하에서 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다. 도 2a 내지 도 2f는 본 발명에 따른 SSC LD의 제작 공정을 도시한 것이다. 도 2a는 베이스 에피의 단면을 도시한 것이다. 베이스 에피는 유기 금속 화학 기상 증착법(Metal-Organic Chemical Vapor Deposition, MOCVD)을 이용하여 성장된다. 베이스 에피의 구조는 n형 InP 재질의 기판(200)에 차례로 성장된 제1클래드층(202), 활성층(204) 및 제2클래드층(206)을 구비하고, 제2클래드층(206) 위에 차례로 성장된 식각 저지층(208) 및 캐핑층(210)을 구비한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. 2A to 2F illustrate the manufacturing process of the SSC LD according to the present invention. 2A shows a cross section of the base epi. Base epi is grown using Metal-Organic Chemical Vapor Deposition (MOCVD). The base epitaxial structure includes a first cladding layer 202, an active layer 204, and a second cladding layer 206, which are sequentially grown on an n-type InP substrate 200, and on the second cladding layer 206. An etch stop layer 208 and a capping layer 210 are grown in turn.
활성층(204)은 변형된(strained) 다중양자우물(MQW, Multi-Quantum Well) 구조로 형성된다. 제1클래드층(202)의 재질은 예컨대, n형 InP, 제2클래드층(206)의 재질은 p형 InP, 식각 저지층(208)은 p형 InGaAsP 그리고 캐핑층(210)은 실리카 산화 마스크와의 접착성이 좋은 p형 InP가 적절하다. 식각 저지층(208)은 50~200Å 정도의 두께로 성장하고, 캐핑층(210)은 2000~3000Å 정도의 두께로 성장한다.The active layer 204 is formed of a strained multi-quantum well (MQW) structure. The material of the first cladding layer 202 is, for example, n-type InP, the material of the second cladding layer 206 is p-type InP, the etch stop layer 208 is p-type InGaAsP, and the capping layer 210 is a silica oxide mask. P-type InP with good adhesion with is appropriate. The etch stop layer 208 grows to a thickness of about 50-200 mm 3, and the capping layer 210 grows to a thickness of about 2000-3000 mm 3.
메사 식각을 위해 실리카 산화 마스크를 <11> 방향으로 형성한 후, HCl: H3PO4계열로서 InP를 선택적으로 식각할 수 있는 제1에천트로 캐핑층(210)을 식각한다. 도 2b는 도 1a에 도시된 베이스 에피를 1차 메사 식각한 후의 단면을 도시한 것이다. 이 때, 사용되는 제1에천트는 식각 저지층(208)을 식각하지않는다. 또한, 식각된 캐핑층(212)은 실리카 산화 마스크(214)와 접착성이 좋은 재질이므로 메사 식각시 역 메사가 형성되고, 형성된 역 메사 표면에 나타난 면은 (111)B이다. 다른 참조번호들은 도 2a경우와 동일하다.After forming the silica oxide mask in the <11> direction for mesa etching, the capping layer 210 is etched with a first etchant capable of selectively etching InP as HCl: H 3 PO 4 series. FIG. 2B illustrates a cross section after primary mesa etching of the base epi shown in FIG. 1A. At this time, the first etchant used does not etch the etch stop layer 208. In addition, since the etched capping layer 212 has a good adhesion property with the silica oxide mask 214, an inverted mesa is formed during mesa etching, and a surface appearing on the formed inverted mesa surface is (111) B. Other reference numerals are the same as in the case of FIG. 2A.
HBr:H2O2:H2O:(H3PO4) 계열의 제2에천트를 사용하여 2차 메사 식각을 한다. 도 2c는 2차 메사 식가된 베이스 에피의 단면을 도시한 것이다. 이 때 메사 폭은 넓은 쪽이 약 1.5, 좁은 쪽이 약 0.4이고, 메사 깊이는 약 2.5이다. 참조번호 230 내지 238은 각각 식각된 제1클래드층, 활성층, 제2클래드층 그리고 캐핑층을 나타낸다. 240은 실리카 산화 마스크이다.Secondary mesa etching is performed using a second etchant of HBr: H 2 O 2 : H 2 O: (H 3 PO 4 ) series. 2C shows a cross section of the base epi with secondary mesa expression. Mesa width is about 1.5 0.4 on the narrow side Mesa depth is about 2.5 to be. Reference numerals 230 to 238 denote etched first cladding layers, active layers, second cladding layers, and capping layers, respectively. 240 is a silica oxidation mask.
도 2d는 도 2c에 도시된 결과물에 전류 저지층을 1차 재성장한 단면도이다. 재성장은 MOCVD를 이용하여 이루어진다. 1차 재성장은 제1반도체층(242), 예컨대 p형 InP 그리고 제2반도체층(244), 예컨대, n형 InP를 각각 1.0, 1.3정도의 두께로 성장한다. 제2반도체층(244) 위에는 추후 캐핑층(238)의 식각시 전류 저지층(242, 244)를 보호하기위해 전류 저지 보호층(246)을 성장한다. 전류 저지 보호층(246)의 재질은 예컨대, p형 InGaAsP가 바람직하며, 그 두께는 약 50~200Å가 적절하다. 이 때, 역 메사 영역인 (111)B 면은 3족 원료인 인듐(In)의 표면 이동이 충분히 빠르기때문에 성장이 억제되어 역 메사 영역에서는 성장이 일어나지 않는다. 또한, 실리카 산화 마스크(240)와 캐핑층(238)의 재질인 p형 InP는 충분한 접착성을 갖고 있어서 실리카 산화 마스크(240)의 필링현상이 일어나지않는다.FIG. 2D is a cross-sectional view of the first regrowth of the current blocking layer in the resultant shown in FIG. 2C. Regrowth is accomplished using MOCVD. The primary regrowth is performed by first and second semiconductor layers 242, such as p-type InP and second semiconductor layers 244, such as n-type InP, respectively. Grows to the thickness of about. The current blocking protective layer 246 is grown on the second semiconductor layer 244 to protect the current blocking layers 242 and 244 during the subsequent etching of the capping layer 238. As the material of the current blocking protective layer 246, for example, p-type InGaAsP is preferable, and the thickness thereof is appropriately about 50 to 200 mA. At this time, the (111) B plane, which is an inverted mesa region, has a sufficiently fast surface movement of indium (In), which is a Group 3 raw material, so that growth is suppressed, and growth does not occur in the inverse mesa region. In addition, p-type InP, which is a material of the silica oxide mask 240 and the capping layer 238, has sufficient adhesiveness, so that the phenomenon of peeling of the silica oxide mask 240 does not occur.
도 2e는 1차 재성장 후 식각공정을 도시한 것이다. 에이취.에프.(HF)로 실리카 산화 마스크를 식각한 후, HCl:H3PO4계열로서 InP를 선택적으로 식각하는 에천트로 캐핑층을 식각한다. 또한, H2SO4:H2O2:H2O 계열로서 InGaAsP를 선택적으로 식각하는 에천트로 p형 InGaAsP 재질의 식각 저지층 및 전류 저지 보호층을 차례로 식각한다.2E shows an etching process after the first regrowth. After etching the silica oxide mask with H. H. (HF), the capping layer is etched with an etchant for selectively etching InP as HCl: H 3 PO 4 series. In addition, an etchant for selectively etching InGaAsP as an H 2 SO 4 : H 2 O 2 : H 2 O series, an etch stop layer and a current stop protective layer of p-type InGaAsP material are sequentially etched.
도 2f는 도 2e에 도시된 결과물에 2차 재성장하여 완료된 SSC LD의 단면을 도시한 것이다. 2차 재성장은 약 1두께의 접촉층(246) 및 약 0.1두께의 저항성 접촉층(248)을 성장한다. 접촉층(246)의 재질은 예컨대, p형 InP 그리고 저항성 접촉층(248)의 재질은 예컨대, p+형 InGaAs 가 적절하다.FIG. 2F shows a cross section of the SSC LD completed by secondary regrowth in the resultant shown in FIG. 2E. Secondary regrowth is about 1 Thick contact layer 246 and about 0.1 A thick ohmic contact layer 248 is grown. The material of the contact layer 246 is, for example, p-type InP and the material of the ohmic contact layer 248 is, for example, p + type InGaAs.
본 발명에 의하면, 실리카 산화 마스크와 충분한 접착성을 갖는 캐핑층과 식각 저지층을 도입하고 2차에 걸친 메사 식각 및 1차 재성장시 전류 저지 보호층을 도입함으로써 실리카 산화 마스크의 필링현상을 방지할 수 있다.According to the present invention, a peeling phenomenon of the silica oxide mask can be prevented by introducing a capping layer and an etch stop layer having sufficient adhesion with the silica oxide mask and introducing a current blocking protective layer during the second mesa etching and the first regrowth. Can be.
이로써 155Mbps용 전송장치 모듈에 사용되는 SSC LD의 제작시 MOCVD에 의한 재성장 수율을 향상시켜 LD의 생산단가를 감소시킬 수 있다.As a result, the production cost of the LD can be reduced by improving the regrowth yield by MOCVD in the production of the SSC LD used in the transmission module for the 155Mbps.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990001646A KR100283958B1 (en) | 1999-01-20 | 1999-01-20 | Laser diode fabricating method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990001646A KR100283958B1 (en) | 1999-01-20 | 1999-01-20 | Laser diode fabricating method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000051292A KR20000051292A (en) | 2000-08-16 |
KR100283958B1 true KR100283958B1 (en) | 2001-02-15 |
Family
ID=19571866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990001646A KR100283958B1 (en) | 1999-01-20 | 1999-01-20 | Laser diode fabricating method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100283958B1 (en) |
-
1999
- 1999-01-20 KR KR1019990001646A patent/KR100283958B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20000051292A (en) | 2000-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04337689A (en) | Optoelectronic semiconductor device and its method of manufacturing | |
US5260230A (en) | Method of manufacturing buried heterostructure semiconductor laser | |
US5266518A (en) | Method of manufacturing a semiconductor body comprising a mesa | |
US6556605B1 (en) | Method and device for preventing zinc/iron interaction in a semiconductor laser | |
US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
JP4797782B2 (en) | Semiconductor optical device | |
US5465266A (en) | Index-guided laser on a ridged (001) substrate | |
EP0394167B1 (en) | Formation of laser mirror facets and integration of optoelectronics | |
EP1719003B1 (en) | Buried heterostructure device fabricated by single step mocvd | |
KR100283958B1 (en) | Laser diode fabricating method | |
CN112042069A (en) | Optical semiconductor element and method for manufacturing the same, and optical integrated semiconductor element and method for manufacturing the same | |
EP0312401B1 (en) | Semiconductor devices and method of manufacturing the same | |
EP0513905B1 (en) | Semiconductor device and method of manufacturing such a device | |
EP0560491B1 (en) | Semiconductor laser device and method of producing the same | |
US6828592B2 (en) | Optoelectronic device and method of manufacture thereof | |
US6511858B2 (en) | Method for fabricating semiconductor device | |
JPH07254750A (en) | Semiconductor laser | |
US20030062517A1 (en) | Semiconductor device with current confinement structure | |
US5956360A (en) | Uncooled lasers with reduced low bias capacitance effect | |
JP2911270B2 (en) | Visible light laser diode and method of manufacturing the same | |
KR0161064B1 (en) | Fabrication method for burried semiconductor laser | |
KR100200304B1 (en) | A method of laser diode | |
JP2002252406A (en) | Ribbon embedded semiconductor laser and its manufacturing method | |
WO1997007536A2 (en) | Ridge-shaped laser in a channel | |
KR950002207B1 (en) | Semiconductor laser diode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20051118 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |