KR100281882B1 - Automatic generation of printed circuit board test program - Google Patents
Automatic generation of printed circuit board test program Download PDFInfo
- Publication number
- KR100281882B1 KR100281882B1 KR1019980026974A KR19980026974A KR100281882B1 KR 100281882 B1 KR100281882 B1 KR 100281882B1 KR 1019980026974 A KR1019980026974 A KR 1019980026974A KR 19980026974 A KR19980026974 A KR 19980026974A KR 100281882 B1 KR100281882 B1 KR 100281882B1
- Authority
- KR
- South Korea
- Prior art keywords
- test
- data file
- command
- component
- test program
- Prior art date
Links
- 238000012360 testing method Methods 0.000 claims abstract description 68
- 238000000034 method Methods 0.000 claims abstract description 35
- 241001422033 Thestylus Species 0.000 claims description 5
- 238000013479 data entry Methods 0.000 abstract 1
- 238000011960 computer-aided design Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 3
- 101001128814 Pandinus imperator Pandinin-1 Proteins 0.000 description 1
- 101001024685 Pandinus imperator Pandinin-2 Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q50/00—Information and communication technology [ICT] specially adapted for implementation of business processes of specific business sectors, e.g. utilities or tourism
- G06Q50/04—Manufacturing
Landscapes
- Business, Economics & Management (AREA)
- Engineering & Computer Science (AREA)
- Primary Health Care (AREA)
- Strategic Management (AREA)
- Economics (AREA)
- General Health & Medical Sciences (AREA)
- Human Resources & Organizations (AREA)
- Marketing (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Tourism & Hospitality (AREA)
- Physics & Mathematics (AREA)
- General Business, Economics & Management (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
본 발명에 따른 인쇄회로기판 테스트 프로그램 자동 생성방법은, 테스트 대상 PCB의 CAD 데이터 파일을 시스템의 기억장치로 읽어들이는 단계; PCB에 설치된부품의 종류 및 용량별로 스티뮤러스 옵션을 설정하는 단계; 테스트 장비가 제공하는 부품의 종류별로 테스트 명령어와 명령어 형식을 설정하는 단계; 테스트 항목별로 테스트 프로그램 생성 순서를 설정하는 단계; 읽어들인 데이터 파일을 분석하여 부품번호를 키필드로 하는 부품 리스트 데이터 베이스를 구축하는 단계; 상기 설정된 테스트 프로그램 생성순서에 의해 메인 테스트 루틴을 생성하는 단계; 및 상기 읽어들인 데이터 파일에서 첫 번째 부품부터 마지막 부품까지 순차적으로 테스트 명령어 리스트를 생성하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of automatically generating a printed circuit board test program, the method including: reading a CAD data file of a test target PCB into a storage device of a system; Setting stylus options for each type and capacity of components installed in the PCB; Setting a test command and a command format for each type of component provided by the test equipment; Setting a test program generation order for each test item; Analyzing the read data file to construct a parts list database having a part number as a key field; Generating a main test routine according to the set test program generation procedure; And sequentially generating a test command list from the first component to the last component in the read data file.
이와 같은 본 발명에 의하면, 종래의 수작업에 의한 방법과는 달리 CAD 시스템과 연계된 컴퓨터 시스템을 이용하여 테스트 대상 PCB의 CAD 데이터 파일을 분석 및 재구성하여 최종적으로 테스트 명령어를 자동으로 생성하므로, 테스트 프로그램의 생성에 소요되는 시간을 현저히 단축시키고, 수작업으로 인한 데이터 입력 오류나 테스트 항목 누락을 방지할 수 있는 장점이 있다.According to the present invention, unlike the conventional manual method by using a computer system linked to the CAD system by analyzing and reconstructing the CAD data file of the PCB to be tested automatically generates a test command finally, the test program This significantly reduces the time required to generate the data and prevents data entry errors or missing test items due to manual operations.
Description
본 발명은 인쇄회로기판 테스트 프로그램 자동 생성방법에 관한 것으로서, 특히 각 부품의 종류 및 용량별로 별도의 스티뮤러스 옵션(stimulus option)과 테스트 항목별로 테스트 순서를 자동으로 설정할 수 있는 인쇄회로기판 테스트 프로그램 자동 생성방법에 관한 것이다.The present invention relates to a method for automatically generating a printed circuit board test program, and in particular, a printed circuit board test program that can automatically set a test sequence for each stimulus option and test item according to each component type and capacity. The automatic generation method.
CAD(computer aided design) 시스템을 이용하여 PCB(printed circuit board:인쇄회로기판)를 설계한 후, 제작된 PCB를 테스트하기 위하여 종래에는 설계자나 사용자가 PCB 테스트 프로그램을 직접 수작업으로 작성하여 왔다. 따라서, 프로그램 작성을 위한 전문적인 지식이 필요했고, 많은 시간이 소요되었으며, 데이터의 입력 오류나 테스트 항목이 누락되는 등의 문제가 있었다.After designing a printed circuit board (PCB) using a computer aided design (CAD) system, a designer or user has conventionally written a PCB test program by hand in order to test the manufactured PCB. Therefore, there was a need for specialized knowledge for writing a program, a lot of time, and a problem such as a data input error or a missing test item.
본 발명은 상기와 같은 문제점을 감안하여 창출된 것으로서, 데이터의 입력오류나 테스트 항목의 누락없이 짧은 시간내에 PCB 테스트 프로그램을 생성할 수 있는 인쇄회로기판 테스트 프로그램 자동 생성방법을 제공함에 그 목적이 있다.The present invention has been made in view of the above problems, and an object thereof is to provide a method for automatically generating a printed circuit board test program which can generate a PCB test program within a short time without input error or missing test items.
도 1은 본 발명에 따른 인쇄회로기판 테스트 프로그램 자동 생성방법의 실행과정을 나타내 보인 플로우 챠트.1 is a flow chart showing an execution process of a method for automatically generating a printed circuit board test program according to the present invention.
도 2는 본 발명에 따른 인쇄회로기판 테스트 프로그램 자동 생성방법에 따라 생성된 테스트 프로그램 리스트 구조를 나타내 보인 도면.2 is a view showing a test program list structure generated by the method of automatically generating a printed circuit board test program according to the present invention.
도 3은 본 발명에 따른 인쇄회로기판 테스트 프로그램 자동 생성방법에 따라 테스트 프로그램을 생성하는 과정을 나타내 보인 개요도.Figure 3 is a schematic diagram showing a process for generating a test program according to the method for automatically generating a printed circuit board test program according to the present invention.
도 4는 본 발명에 따른 인쇄회로기판 테스트 프로그램 자동 생성방법에 따라 저항의 경우를 예로 들어 테스트 프로그램을 생성하는 과정을 나타내 보인 개요도.Figure 4 is a schematic diagram showing a process of generating a test program taking the case of a resistor according to the method for automatically generating a printed circuit board test program according to the present invention.
〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
301...CAD 데이터 파일 302...부품CAD data files 302 ... Parts
303...스티뮤러스 옵션 리스트 304...명령어 형식 리스트303 ... Stimulus option list 304 ... Command format list
305...부품 리스트 데이터 베이스305 ... Part List Database
상기의 목적을 달성하기 위하여 본 발명에 따른 인쇄회로기판 테스트 프로그램 자동 생성방법은, 테스트 대상 PCB의 CAD 데이터 파일을 시스템의 기억장치로 읽어들이는 단계; PCB에 설치된 부품의 종류 및 용량별로 스티뮤러스 옵션을 설정하는 단계; 테스트 장비가 제공하는 부품의 종류별로 테스트 명령어와 명령어 형식을 설정하는 단계; 테스트 항목별로 테스트 프로그램 생성 순서를 설정하는 단계; 상기 읽어들인 데이터 파일을 분석하여 부품 리스트 데이터 베이스를 구축하는 단계; 상기 설정된 테스트 프로그램 생성 순서에 의해 메인 테스트 루틴을 생성하는 단계; 및 상기 읽어들인 데이터 파일에서 첫 번째 부품부터 마지막 부품까지 순차적으로 테스트 명령어 리스트를 생성하는 단계를 포함하는 점에 그 특징이 있다.In order to achieve the above object, a method for automatically generating a printed circuit board test program according to the present invention includes: reading a CAD data file of a test target PCB into a storage device of a system; Setting stylus options for each type and capacity of components installed in the PCB; Setting a test command and a command format for each type of component provided by the test equipment; Setting a test program generation order for each test item; Analyzing the read data file to construct a parts list database; Generating a main test routine according to the set test program generation order; And sequentially generating a test command list from the first component to the last component in the read data file.
여기서, 특히 상기 데이터 베이스를 구축함에 있어서, 부품 번호의 중복을 방지하기 위해 바람직하게는 부품 번호를 키 필드(key field)로 하여 데이터 베이스를 구축한다. 그리고, 그와 같이 데이터 베이스를 구축함에 있어서 부품의 종류별로 서로 다른 기록구조의 데이터 베이스를 생성하고, 각 필드의 값을 데이터 파일에서 읽어들여 보관한다. 또한, 상기 메인 테스트 루틴은 사용할 PCB 테스트 장비가 제공하는 테스트 명령어의 형식(문법)에 맞추어 생성한다.Here, in particular, in constructing the database, in order to prevent duplication of part numbers, a database is preferably constructed with a part number as a key field. In constructing the database as described above, a database having a different recording structure is created for each component type, and the values of each field are read from the data file and stored. In addition, the main test routine is generated according to the format (grammar) of test instructions provided by the PCB test equipment to be used.
이하 첨부된 도면을 참조하면서 본 발명의 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명에 따른 인쇄회로기판 테스트 프로그램 자동 생성방법의 실행과정을 나타내 보인 플로우 챠트이다.1 is a flowchart illustrating an execution process of a method for automatically generating a printed circuit board test program according to the present invention.
도 1을 참조하면, 본 발명에 따른 인쇄회로기판 테스트 프로그램 자동 생성방법을 수행하기 위해서는 먼저 설계자나 사용자가 CAD 시스템을 이용하여 설계된 PCB의 CAD 데이터 파일을 준비한다(단계 101). 그런 다음, 그 준비된 PCB의 CAD 데이터 파일중 테스트 대상 PCB의 CAD 데이터 파일을 시스템의 기억장치 내부로 읽어들인다(단계 102). 그리고, PCB에 설치된 (전자)부품의 종류 및 용량별로 스티뮤러스 옵션을 설정한다(단계 103). 여기서, 스티뮤러스 옵션이란 어떤 부품을 테스트함에 있어서 전원을 인가한 상태에서 테스트를 수행할 것인지, 아니면 전원을 차단한 상태에서 테스트를 수행할 것인지의 여부와, 전원을 인가한다면 그 크기는 어느 정도로 할 것인지 등에 대한 조건을 의미한다.Referring to FIG. 1, in order to perform a method for automatically generating a printed circuit board test program according to the present invention, a designer or user prepares a CAD data file of a PCB designed using a CAD system (step 101). Then, the CAD data file of the PCB under test among the CAD data files of the prepared PCB is read into the storage of the system (step 102). Then, the stylus option is set for each type and capacity of the (electronic) components installed in the PCB (step 103). Here, the Stimulus option means whether to perform a test with the power on or a power off in testing a part, and to what extent if the power is applied. It means the condition of whether to do it.
이와 같이 스티뮤러스 옵션을 설정한 후, 테스트 장비가 제공하는 기능에 따라 부품의 종류별로 테스트 명령어와 명령어 형식을 설정한다(단계 104). 그리고, 테스트 항목별로 테스트 프로그램 생성 순서를 설정한다(단계 105). 여기서, 테스트 항목은 사용할 테스트 장비가 제공하는 기능에 따라 변경될 수 있다.After setting the stylus option as described above, a test command and a command format are set for each component type according to the function provided by the test equipment (step 104). Then, a test program generation order is set for each test item (step 105). Here, the test item may be changed according to a function provided by the test equipment to be used.
테스트 프로그램 생성 순서의 설정이 완료되면, 상기 단계 102에서 읽어들인 CAD 데이터 파일을 분석하여 부품 리스트 데이터 베이스를 상기 시스템의 기억장치에 구축한다(단계 106). 여기서, 부품 리스트 데이터 베이스를 구축함에 있어서, 부품 번호의 중복을 방지하기 위해 바람직하게는 부품 번호를 키 필드(key field)로 하여 데이터 베이스를 구축한다. 그리고, 그와 같이 데이터 베이스를 구축함에 있어서 다음의 표 1에 도시된 바와 같이 부품의 종류별로 서로 다른 기록구조의 데이터 베이스를 생성하고, 각 필드의 값을 데이터 파일에서 읽어들여 보관한다. 여기서, 참고로 표 1을 살펴보기로 한다. 이는 부품을 종류별로 정리한 부품 리스트 데이터 베이스 구조를 나타내 보인 것으로서, 레지스터(Register)로부터 전위차계(Potentiometer)까지의 부품들에 대해서는 필드(fields)란에 기재된 바와 같이 "ElectType;PartNo;Type;Value;HTol;LTol"의 필드 구조를 갖는다. 이 필드 구조에 있어서, "HTol", "LTol"은 상한 허용오차 및 하한 허용오차를 각각 나타낸다. 또한, 다이오드와 발광다이오드(LED)는 "ElectType;PartNo;Type;ForwardBias;Reverse Bias;HTol;LTol"의 필드 구조를, 제너 다이오드는 "ElectType;PartNo;Type;Forward Bias;ZenerVoltage;HTol;LTol"의 필드 구조를, 디지털, 아날로그 및 하이브리드 IC는 "ElectType;PartNo;Type;LibraryName;NumOfPins"의 필드 구조를 각각 갖는다.When the setting of the test program generation order is completed, the CAD data file read in step 102 is analyzed to build a parts list database in the storage of the system (step 106). Here, in constructing a parts list database, in order to prevent duplication of part numbers, a database is preferably constructed with a part number as a key field. In constructing such a database, as shown in Table 1 below, a database having a different recording structure is created for each component type, and the values of each field are read and stored in the data file. Here, look at Table 1 for reference. This shows a parts list database structure in which parts are sorted by type. For parts from a register to a potentiometer, as described in the fields, "ElectType; PartNo; Type; Value; HTol; LTol ". In this field structure, "HTol" and "LTol" represent an upper limit tolerance and a lower limit tolerance, respectively. In addition, the diode and the light emitting diode (LED) have a field structure of "ElectType; PartNo; Type; ForwardBias; Reverse Bias; HTol; LTol", and the zener diode is "ElectType; PartNo; Type; Forward Bias; ZenerVoltage; HTol; LTol" The digital, analog and hybrid ICs each have a field structure of "ElectType; PartNo; Type; LibraryName; NumOfPins".
한편, 이 부품 리스트 데이터 베이스에는 각 부품들의 테스트에 대한 사항만 기재되는 것이 아니고, 도통(Continuity) 및 단선(Open) 테스트에 대한 사항도 기재된다.On the other hand, the parts list database does not only describe the test of each part, but also describes the continuity and open test.
이렇게 하여 부품 리스트 데이터 베이스의 구축이 완료되면, 상기 단계105에서 설정된 순서를 바탕으로 메인 테스트 루틴을 생성한다(단계 107). 여기서, 이 메인 테스트 루틴은 사용할 PCB 테스트 장비가 제공하는 테스트 명령어의 형식(문법)에 맞추어 생성한다. 메인 테스트 루틴의 생성후, 상기 단계102에서 읽어들인 데이터 파일에서 테스트 명령어를 생성할 첫 번째 부품을 선택한다(단계 108). 여기서, 선택된 부품의 정보는 다음의 표 2에서와 같이 부품의 종류에 따라 다르지만 기본적으로 부품명과 부품 번호, 네트 정보를 포함한다. 이 표 2에 의거하여 해당되는 정보를 읽어들이게 된다.When the construction of the parts list database is completed in this way, a main test routine is generated based on the procedure set in step 105 (step 107). Here, this main test routine is generated in accordance with the format (grammar) of the test instructions provided by the PCB test equipment to be used. After generation of the main test routine, the first component to generate a test instruction is selected from the data file read in step 102 (step 108). Here, the information of the selected part depends on the type of the part as shown in Table 2 below, but basically includes the part name, part number, and net information. Based on this Table 2, the relevant information is read.
이렇게 하여 선택된 부품의 정보를 읽어들이면, 선택된 부품의 정보중 부품 번호를 이용하여 상기 단계106에서 구축된 데이터 베이스에서 동일한 부품 번호의 기록을 찾는다(단계 109). 그리고, 그 찾은 기록의 부품 종류 및 용량 정보를 이용하여 상기 단계103에서 설정된 스티뮤러스 옵션들 중에서 현재의 부품의 종류와 용량에 해당되는 스티뮤러스 옵션 정보를 구한다(단계 110). 그런 다음, 상기 단계104에서 설정된 테스트 명령어와 명령어 형식에서, 상기 단계 109에서 찾은 기록의 부품 종류 정보에 일치하는 테스트 명령어와 명령어 형식을 구한다(단계 111). 그리고, 상기 단계 109에서 찾은 기록의 네트(net) 정보들을 이용하여 상기 단계102에서 읽어들인 데이터 파일에서 상기 네트 정보들에 상응하는 핀(pin) 정보들을 구한다(단계 112). 그런 다음, 상기 단계 111에서 구한 명령어 형식 정보를 바탕으로, 상기 단계 108에서 선택된 부품의 정보와 상기 단계 112에서 구한 핀 정보들을 조합하여 현재의 부품에 대한 테스트 명령어를 구성한다(단계 113). 그리고, 그 구성된 명령어를 이용하여 현재의 부품에 대한 테스트 프로그램을 생성한다(단계 114). 이렇게 하여, 첫 번째 부품에 대한 테스트 프로그램 생성이 완료되면, 상기 단계 102에서 읽어들인 데이터 파일에서 두 번째 부품을 선택하여(단계 108), 그 이후의 상기 단계 109에서 114까지의 과정을 반복 수행한다. 그런 다음에는 3번째 부품, 4번째 부품에 대해 단계 108에서 114까지의 동일한 과정을 반복 수행한다. 그런 후, 마지막 부품까지 테스트 프로그램의 생성이 완료되었는지를 판별한다(단계 115). 이 판별에서 마지막 부품까지 테스트 프로그램의 생성이 완료되지 않았으면, 상기 단계 108로 회귀한다. 그리고, 마지막 부품까지 테스트 프로그램의 생성이 완료되었으면, 도 2에 도시된 바와 같은, 생성된 테스트 프로그램 리스트를 상기 시스템의 기억장치(디스크)에 저장한다(단계 116). 여기서, 도 2의 테스트 프로그램 리스트를 살펴보기로 한다. 도 2를 참조하면, 테스트 프로그램 리스트는 크게 메인 리스트부(201)와 서브 리스트부(202)(203)(204)로 구성된다. 메인 리스트부(201)는 다수의 단위 리스트들로 구성되는데, 단위 리스트에서의 "count"(201a)는 리스트(201c)의 개수를 나타내고, "Header"(201b)에는 부품의 특징이나 테스트 장비와 관련된 정보가 기록될 수 있으며, "list"는 테스트 프로그램의 리스트들의 세부구조를 나타낸다. 그리고, "DoTest"(201d)는 테스트 실행 명령을 나타낸다.When the information of the selected part is read in this way, the record of the same part number is found in the database constructed in step 106 using the part number of the information of the selected part (step 109). Stimulus option information corresponding to the current component type and capacity is obtained from the stylus options set in step 103 by using the part type and capacity information of the found record (step 110). Then, from the test command and command format set in step 104, a test command and command format corresponding to the part type information of the record found in step 109 are obtained (step 111). Then, pin information corresponding to the net information is obtained from the data file read in step 102 using the net information of the record found in step 109 (step 112). Then, based on the command format information obtained in step 111, a test command for the current part is configured by combining the information of the component selected in step 108 and the pin information obtained in step 112 (step 113). Then, a test program for the current component is generated using the configured command (step 114). In this way, when the test program generation for the first component is completed, the second component is selected from the data file read in step 102 (step 108), and the subsequent steps 109 to 114 are repeated. . Then, the same process from steps 108 to 114 is repeated for the third and fourth parts. Then, it is determined whether the generation of the test program is completed up to the last part (step 115). If the generation of the test program is not completed until the last part in this determination, the flow returns to step 108 above. When the generation of the test program up to the last part is completed, the generated test program list as shown in FIG. 2 is stored in the storage device (disk) of the system (step 116). Here, the test program list of FIG. 2 will be described. Referring to FIG. 2, the test program list is largely composed of a main list unit 201 and a sub list unit 202 (203) 204. The main list unit 201 is composed of a plurality of unit lists. The "count" 201a in the unit list indicates the number of the lists 201c, and the "Header" 201b includes the features of the parts and the test equipment. Relevant information can be recorded, where "list" indicates the detailed structure of the lists of the test program. "DoTest" 201d indicates a test execution command.
한편, 도 3 및 도 4는 본 발명에 따른 PCB 테스트 프로그램의 자동 생성방법에 따라 PCB 테스트 프로그램을 자동으로 생성하는 과정을 개념적으로 나타내 보인 것으로서, 도 3은 테스트 프로그램을 생성하는 과정을 나타내 보인 개요도이고, 도 4는 저항의 경우를 예로 들어 테스트 프로그램을 생성하는 과정을 나타내 보인 개요도이다.Meanwhile, FIGS. 3 and 4 conceptually show a process of automatically generating a PCB test program according to the method of automatically generating a PCB test program according to the present invention, and FIG. 3 is a schematic view showing a process of generating a test program. 4 is a schematic diagram illustrating a process of generating a test program by taking a case of a resistor as an example.
도 3을 참조하면, 먼저 CAD 데이터 파일(301)로부터 PCB에 설치된 (전자)부품(302)의 종류 및 용량별로 스티뮤러스 옵션 리스트(303)와, 테스트 장비가 제공하는 기능에 따라 부품의 종류별로 테스트 명령어 형식 리스트(304)를 구성하는 한편 부품 리스트 데이터 베이스(305)를 구축한다. 그런 다음, 그 스티뮤러스 옵션 리스트(303)와 명령어 형식 리스트(304)를 바탕으로 현재 부품에 대응하는 옵션 및 명령어 형식을 구한다(306). 그리고, 그것을 바탕으로 최종적으로 각 부품에 대한 스티뮤러스 옵션 및 테스트 명령어를 조합하여 테스트 프로그램을 생성한다(307).Referring to FIG. 3, first, the stylus option list 303 according to the type and capacity of the (electronic) component 302 installed in the PCB from the CAD data file 301 and the type of the component according to the function provided by the test equipment The test command form list 304 is constructed while the parts list database 305 is constructed. Then, based on the stimulus option list 303 and the command format list 304, an option and a command format corresponding to the current part are obtained (306). Based on this, the test program is finally generated by combining the stimulus options and the test instructions for each component (307).
도 4는 상기와 같은 과정을 저항의 경우를 예로 들어 나타내 보인 것으로서, 전술한 바와 같이 부품 정보(401)에는 기본적으로 부품명(CompName), 부품번호(Part No.) 및 네트 정보(A-NetName,B-NetName)가 포함된다. 부품명에는 메시지가 포함되고(402), 부품번호에는 전기적인 형식(ElectType), 그 부품의 종류(Type), 용량값(Value), 상,하한 허용오차(HTol, LTol)가 포함되며(403), 네트 정보에는 핀번호(Pin No.)가 포함된다(404). 이상과 같은 기본 정보들을 바탕으로 부품명의 메시지를 통해 테스트명 정보를 구성하고(405), 부품의 종류 및 용량을 통해 스티뮤러스 옵션과 테스트 명령어 정보를 취득하며(406), 부품의 종류 및 용량, 상,하한 허용오차, 핀번호와 상기 취득된 테스트 명령어 정보를 통해 테스트 명령어를 구성하여(407), 최종적으로 테스트 명령어를 생성하게 된다(408).4 illustrates the above process using the case of resistance as an example. As described above, the part information 401 basically includes a part name (CompName), a part number (Part No.), and net information (A-NetName). , B-NetName). The part name contains a message (402), and the part number includes the electrical type (ElectType), the type of the part (Type), the capacity value (Value), and the upper and lower tolerances (HTol and LTol) (403). The net information includes a pin number (404). Based on the basic information as described above, the test name information is configured through the message of the part name (405), the Stimulus option and the test command information are acquired through the type and capacity of the part (406), and the type and capacity of the part The test command is configured using the upper and lower tolerances, the pin number and the obtained test command information (407), and finally generates a test command (408).
이상의 설명에서와 같이 본 발명에 따른 인쇄회로기판 테스트 프로그램 자동 생성방법은 종래의 수작업에 의한 방법과는 달리 CAD 시스템과 연계된 컴퓨터 시스템을 이용하여 테스트 대상 PCB의 CAD 데이터 파일을 분석 및 재구성하여 최종적으로 테스트 명령어를 자동으로 생성하므로, 테스트 프로그램의 생성에 소요되는 시간을 현저히 단축시키고, 수작업으로 인한 데이터 입력 오류나 테스트 항목 누락을 방지할 수 있는 장점이 있다.As described above, the method for automatically generating a printed circuit board test program according to the present invention, unlike a conventional manual method, analyzes and reconstructs a CAD data file of a PCB under test using a computer system linked to a CAD system. As the test command is automatically generated, the time required for generating the test program can be significantly reduced, and the data input error or the test item missing due to the manual operation can be prevented.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980026974A KR100281882B1 (en) | 1998-07-04 | 1998-07-04 | Automatic generation of printed circuit board test program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980026974A KR100281882B1 (en) | 1998-07-04 | 1998-07-04 | Automatic generation of printed circuit board test program |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000007569A KR20000007569A (en) | 2000-02-07 |
KR100281882B1 true KR100281882B1 (en) | 2001-02-15 |
Family
ID=19543117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980026974A KR100281882B1 (en) | 1998-07-04 | 1998-07-04 | Automatic generation of printed circuit board test program |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100281882B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101575714B1 (en) * | 2014-05-21 | 2015-12-11 | 한전케이피에스 주식회사 | Apparatus and method for diagnosing printed circuit boards |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4177953B2 (en) * | 2000-07-04 | 2008-11-05 | 矢崎総業株式会社 | Electric wiring simulation apparatus and recording medium recording simulation program in electric wiring simulation apparatus |
KR100749050B1 (en) * | 2006-03-10 | 2007-08-13 | (주)남강하이테크 | Mount data generation method for chip mounting of printed circuit board |
KR101635610B1 (en) | 2015-05-15 | 2016-07-05 | 주식회사 휴윈 | Apparatus and method for analysis of pcb em and circuits |
-
1998
- 1998-07-04 KR KR1019980026974A patent/KR100281882B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101575714B1 (en) * | 2014-05-21 | 2015-12-11 | 한전케이피에스 주식회사 | Apparatus and method for diagnosing printed circuit boards |
Also Published As
Publication number | Publication date |
---|---|
KR20000007569A (en) | 2000-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6182245B1 (en) | Software test case client/server system and method | |
CN101025686A (en) | Automation test system and test script generating and operating method | |
US7093207B1 (en) | Data analysis flow engine | |
US7062751B2 (en) | Sequence analysis method and apparatus | |
US5625565A (en) | System and method for generating a template for functional logic symbols | |
CA2524033A1 (en) | Methods and systems for joining database tables using indexing data structures | |
US20060259891A1 (en) | System and method of generating an auto-wiring script | |
KR100281882B1 (en) | Automatic generation of printed circuit board test program | |
US20100076742A1 (en) | Simulation model for transistors | |
US5754442A (en) | Path analyzing displaying apparatus for designing logic circuit | |
CN113705143A (en) | Automatic simulation system and automatic simulation method | |
US20090070724A1 (en) | Information processing device, method of creating power supply system tree and program of the same | |
JP2006059006A (en) | Component selection support system and program used for it | |
US7243314B2 (en) | Window operation interface for graphically revising electrical constraint set and method of using the same | |
US6675323B2 (en) | Incremental fault dictionary | |
US20060036422A1 (en) | Methods and systems for electronic device modelling | |
CN110659393B (en) | Method and system for generating xml code | |
US20030136840A1 (en) | Method and system for managing integrated circuit test programs using bar codes | |
EP0262397A2 (en) | Procedure and data structure for synthesis and transformation of logic circuit designs | |
CN118036540A (en) | Reference layout recommendation method, system and storage medium | |
CN118709248A (en) | Schematic diagram bit number marking and resetting method | |
CN118657622A (en) | Automatic financial reconciliation method, device and storage medium based on variable rules | |
JPH1049462A (en) | Collective generation system for communication definition source | |
JP2822677B2 (en) | Electronic circuit design equipment | |
JP3199036B2 (en) | I / O partial circuit automatic generation system and method, and storage medium storing I / O partial circuit automatic generation program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080918 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |