KR100280524B1 - Low power high voltage generator - Google Patents
Low power high voltage generator Download PDFInfo
- Publication number
- KR100280524B1 KR100280524B1 KR1019980053401A KR19980053401A KR100280524B1 KR 100280524 B1 KR100280524 B1 KR 100280524B1 KR 1019980053401 A KR1019980053401 A KR 1019980053401A KR 19980053401 A KR19980053401 A KR 19980053401A KR 100280524 B1 KR100280524 B1 KR 100280524B1
- Authority
- KR
- South Korea
- Prior art keywords
- high voltage
- word line
- signal
- unit
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005086 pumping Methods 0.000 claims abstract description 33
- 230000010355 oscillation Effects 0.000 claims description 30
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 claims description 3
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 claims description 3
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 claims description 3
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 claims description 3
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 claims description 3
- 238000001514 detection method Methods 0.000 claims description 3
- 230000001934 delay Effects 0.000 claims 2
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 230000003111 delayed effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Dram (AREA)
Abstract
본 발명은 저전력 고전압 발생기에 관한 것으로, 종래의 기술에 있어서는 워드라인이 인에이블되어 디세이블될 때가지 의 구간 동안에 계속적으로 제2 펌핑부에서 생성된 고전압을 메모리셀에 인가하게 되어 불필요한 전류소모를 유발시키게 되는 문제점이 있었다. 따라서, 본 발명은 고전압 발생기에 있어서, 외부의 액티브 명령이 워드라인 인에이블 신호인지 워드라인 디세이블 신호인지를 감지하여 고주파 발진부의 동작 제어 및 메모리셀에 인가될 고전압을 선택하는 워드라인 신호 감지부와; 상기 워드라인 신호 감지부에서 출력하는 선택신호에 의해 전원전압 또는 고전압을 메모리셀에 선택 출력하는 고전압 선택부를 더 포함하여 워드라인이 인에이블 또는 디세이블되어 비트라인의 전원이 센스앰프의 전위까지 도달하는데 필요한 구간에서만 전류 구동 능력이 큰 제2 펌핑부에 의해 생성된 고전압을 인가하고 이외의 구간에서는 전원전압을 인가하도록 함으로써 전류 소비를 줄일 수 있는 효과가 있다.The present invention relates to a low power high voltage generator, and according to the related art, the high voltage generated by the second pumping part is continuously applied to the memory cell for a period until the word line is enabled and disabled. There was a problem caused. Therefore, in the high voltage generator, the present invention senses whether an external active command is a word line enable signal or a word line disable signal, thereby controlling operation of the high frequency oscillator and selecting a high voltage to be applied to the memory cell. Wow; The word line is enabled or disabled by a select signal output from the word line signal detector to select and output a power voltage or a high voltage to a memory cell, so that the power of the bit line reaches the potential of the sense amplifier. It is possible to reduce the current consumption by applying the high voltage generated by the second pumping unit having the large current driving capability only in the section necessary for applying the power supply voltage in other sections.
Description
본 발명은 저전력 고전압 발생기에 관한 것으로, 특히 메모리에 워드라인이 인에이블되는 구간과 워드라인이 디세이블되는 재생 구간에서만 고전압 발생기를 동작시켜 전류 소비를 줄일 수 있는 저전력 고전압 발생기에 관한 것이다.The present invention relates to a low power high voltage generator, and more particularly, to a low power high voltage generator capable of reducing current consumption by operating the high voltage generator only in a section in which a word line is enabled in a memory and a regeneration section in which a word line is disabled.
도1은 종래 고전압 발생기의 개략적인 구성을 보인 블록도로서, 이에 도시된 바와 같이 워드라인이 인에이블되지 않을 때에도 메모리셀(6)을 유지하기 위한 고전압(VPP)을 발생시키기 위해 저주파 발진을 하는 저주파 발진부(1)와; 상기 저주파 발진부(1)에서 출력되는 주파수에 동기하여 고전압 레벨로 펌핑하는 제1 펌핑부(2)와; 워드라인이 인에이블되면 고전압을 발생시키기 위해 고주파 발진을 하는 고주파 발진부(3)와; 상기 고주파 발진부(3)에서 출력되는 주파수에 동기하여 고전압 레벨로 펌핑하는 제2 펌핑부(4)와; 상기 제1 펌핑부(2)에서 출력하는 고전압 레벨을 측정하여 메모리셀(6) 유지를 위한 최소레벨 이하가 되었을 때 고주파 발진부(3)를 구동시키기 위한 고전압 레벨 측정부(5)로 구성된 종래 회로의 동작 및 작용을 첨부된 도면을 참조하여 설명하면 다음과 같다.FIG. 1 is a block diagram showing a schematic configuration of a conventional high voltage generator. As shown in FIG. 1, low frequency oscillation is performed to generate a high voltage VPP for maintaining the memory cell 6 even when a word line is not enabled. A low frequency oscillation unit 1; A first pumping unit (2) for pumping at a high voltage level in synchronization with the frequency output from the low frequency oscillation unit (1); A high frequency oscillator (3) for high frequency oscillation to generate a high voltage when the word line is enabled; A second pumping unit (4) for pumping at a high voltage level in synchronization with the frequency output from the high frequency oscillation unit (3); Conventional circuit composed of a high voltage level measuring unit 5 for measuring the high voltage level output from the first pumping unit 2 to drive the high frequency oscillation unit 3 when the high level is below the minimum level for maintaining the memory cell 6 Referring to the operation and operation of the accompanying drawings as follows.
일단, 저주파 발진부(1)는 외부에서 전원이 인가되었음을 감지한 신호(PUPB)에 의해 전원이 인가된 동안에는 항상 발진을 하여 그 발진신호(OSCS)에 의해 제1 펌핑부(2)를 구동시켜 메모리셀(6)에 고전압(VPP)을 인가하게 된다.First, the low frequency oscillator 1 always oscillates while the power is applied by the signal PUPB which senses that power is applied from the outside, and drives the first pumping unit 2 by the oscillation signal OSCS. The high voltage VPP is applied to the cell 6.
이때 제1 펌핑부(2)에서 출력되는 고전압은 제2 펌핑부(4)에서 출력되는 고전압에 비해서 아주 작은 것으로 단지 메모리셀(6)을 유지하기 위한 용도이다.At this time, the high voltage output from the first pumping unit 2 is very small compared to the high voltage output from the second pumping unit 4 and is only used to hold the memory cell 6.
따라서, 정상적인 경우에는 상기 제1 펌핑부(2)에서 출력되는 고전압에 의해서 메모리셀(6)을 유지할 수 있지만, 만약 약간의 리크(leak)가 있을 경우에는 상기 고전압이 메모리셀(6)을 유지하지 못할 경우가 있다.Therefore, in the normal case, the memory cell 6 may be maintained by the high voltage output from the first pumping unit 2, but if there is a slight leak, the high voltage maintains the memory cell 6. You may not be able to.
고전압 레벨 측정부(5)는 바로 상기와 같은 경우를 대비하여 제1 펌핑부(1)에서 출력되는 고전압을 측정하여 고전압 레벨이 메모리셀(6) 유지에 충분하지 않을 정도로 내려갔을 때 인에이블 신호(ENB)를 발행하여 고주파 발진부(3)를 기동시켜 제2 펌핑부(4)를 통해 고전압(VPP)을 인가 시키는 역할을 한다.The high voltage level measuring unit 5 measures the high voltage output from the first pumping unit 1 in preparation for the above case, and when the high voltage level is lowered enough to hold the memory cell 6, the enable signal. (ENB) is issued to actuate the high frequency oscillation unit 3 to apply a high voltage VPP through the second pumping unit 4.
도2은 종래 고전압 발생기의 동작 파형도로서, 이에 도시된 바와 같이 외부 클럭(CLK)에 동기되어 워드라인 인에이블 신호(ACT)가 인가되면 내부적으로 워드라인(W/L)을 발생시키기 위한 회로가 동작되며 고주파 발진부(3)에서 출력되는 발진신호(OSCL)에 의해 워드라인(W/L)의 전원전압인 고전압(VPP) 레벨로 올라가고 이 상태는 워드라인 디세이블 신호(PRE)가 종료 될 때 까지 계속 유지된다.2 is an operation waveform diagram of a conventional high voltage generator, and as shown therein, a circuit for internally generating a word line W / L when a word line enable signal ACT is applied in synchronization with an external clock CLK. Is operated, and the oscillation signal OSCL output from the high frequency oscillator 3 rises to the high voltage VPP level, which is the power supply voltage of the word line W / L, and in this state, the word line disable signal PRE is terminated. Will remain until.
이때, 워드라인 디세이블은 메모리셀에 재생(restore)동작을 위한 것으로 이후 고전압 발생기의 동작이 중지하게 되더라도 제1 펌핑부(3)는 전원이 인가되는 한 메모리셀(6)의 고전압 레벨을 유지시키기 위해 전류공급 능력은 작지만 계속적으로 동작하게 되고, 고주파 발진부(3)는 외부에서 워드라인(W/L)을 인에이블시키는 명령(ACT)에 의해 기동되거나 고전압 레벨 측정부(5)에 의해 고전압 레벨이 임의의 기준값 이하로 내려갔을 때 기동된다.At this time, the word line disable is for a restore operation to the memory cell, and even after the operation of the high voltage generator is stopped, the first pumping unit 3 maintains the high voltage level of the memory cell 6 as long as power is applied. In order to make the current supply capability small, it is continuously operated, and the high frequency oscillator 3 is started by a command ACT that enables the word line W / L from the outside or a high voltage by the high voltage level measuring unit 5. Activated when the level drops below a certain threshold.
이 고주파 발진부(3)는 저주파 발진부(1)에 비해서 주파수가 높고, 여기서 발생된 발진신호(OSCL)는 제2 펌핑부(4)에 인가되어 고전압을 발생시키는데, 이 펌프 회로는 상기 제1 펌핑부(2)의 회로와 구성이 같지만, 그에 비해 용량이 크게 구성된 것으로 그 전류 구동 능력에는 큰 차이가 있다.The high frequency oscillation section 3 has a higher frequency than the low frequency oscillation section 1, and the oscillation signal OSCL generated here is applied to the second pump section 4 to generate a high voltage, which is the first pumping pump. Although the circuit and structure of the part 2 are the same, the capacity | capacitance is large compared with that, and there exists a big difference in the current drive capability.
그러나, 상기 종래의 기술에 있어서는 워드라인이 인에이블되어 디세이블될 때가지 의 구간 동안에 계속적으로 제2 펌핑부에서 생성된 고전압을 메모리셀에 인가하게 되어 불필요한 전류소모를 유발시키게 되는 문제점이 있었다.However, in the related art, there is a problem in that the high voltage generated by the second pumping part is continuously applied to the memory cell for a period until the word line is enabled and disabled, causing unnecessary current consumption.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 워드라인이 인에이블 또는 디세이블되어 비트라인의 전원이 센스앰프의 전위까지 도달하는데 필요한 구간에서만 전류 구동 능력이 큰 제2 펌핑부에 의해 생성된 고전압을 인가하여 전류 소비를 줄일 수 있는 저전력 고전압 발생기를 제공 하는데 그 목적이 있다.Accordingly, the present invention has been made to solve the above-mentioned conventional problems, and includes a second word having a large current driving capability only in a section required for the word line to be enabled or disabled so that the power supply of the bit line reaches the potential of the sense amplifier. An object of the present invention is to provide a low power high voltage generator capable of reducing current consumption by applying a high voltage generated by a pumping unit.
도1은 종래 고전압 발생기의 개략적인 구성을 보인 블록도.1 is a block diagram showing a schematic configuration of a conventional high voltage generator.
도2는 종래 고전압 발생기의 동작 파형도.2 is an operation waveform diagram of a conventional high voltage generator.
도3은 본 발명에 의한 고전압 발생기의 구성도.3 is a block diagram of a high voltage generator according to the present invention.
도4는 도3에서 워드라인 신호 감지부의 상세 회로도.4 is a detailed circuit diagram of a word line signal detector in FIG. 3;
도5는 본 발명에 의한 고전압 발생기의 동작 파형도.5 is an operational waveform diagram of a high voltage generator according to the present invention;
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
10 : 워드라인 신호 감지부 20 : 고전압 선택부10: word line signal detection unit 20: high voltage selection unit
10a,10b : 지연부 X1∼X5 : 인버터10a, 10b: delay unit X1 to X5: inverter
ND1,ND2 : 낸드 게이트 NOR1 : 노아 게이트ND1, ND2: NAND gate NOR1: Noah gate
이와 같은 목적을 달성하기 위한 본 발명은, 워드라인이 인에이블되지 않을 때에도 메모리셀을 유지하기 위한 고전압을 발생시키기 위해 저주파 발진을 하는 저주파 발진부와; 상기 저주파 발진부에서 출력되는 주파수에 동기하여 고전압 레벨로 펌핑하는 제1 펌핑부와; 워드라인이 인에이블되면 고전압을 발생시키기 위해 고주파 발진을 하는 고주파 발진부와; 상기 고주파 발진부에서 출력되는 주파수에 동기하여 고전압 레벨로 펌핑하는 제2 펌핑부와; 상기 제1 펌핑부에서 출력하는 고전압 레벨을 측정하여 메모리셀 유지를 위한 최소레벨 이하가 되었을 때 고주파 발진부를 구동시키기 위한 고전압 레벨 측정부로 구성된 고전압 발생기에 있어서, 외부의 액티브 명령이 워드라인 인에이블 신호인지 워드라인 디세이블 신호인지를 감지하여 고주파 발진부의 동작 제어 및 메모리셀에 인가될 고전압을 선택하는 워드라인 신호 감지부와; 상기 워드라인 신호 감지부에서 출력하는 선택신호에 의해 전원전압 또는 고전압을 메모리셀에 선택 출력하는 고전압 선택부를 더 포함하여 구성함으로써 달성되는 것으로, 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.According to an aspect of the present invention, there is provided a low frequency oscillator for performing low frequency oscillation to generate a high voltage for maintaining a memory cell even when a word line is not enabled; A first pumping unit configured to pump at a high voltage level in synchronization with a frequency output from the low frequency oscillator; A high frequency oscillator for high frequency oscillation to generate a high voltage when the word line is enabled; A second pumping unit pumping the high voltage level in synchronization with the frequency output from the high frequency oscillation unit; In the high voltage generator comprising a high voltage level measuring unit for driving the high frequency oscillation unit when the high voltage level output from the first pumping unit is less than or equal to the minimum level for maintaining the memory cells, an external active command is a word line enable signal. A word line signal sensing unit configured to sense whether the signal is a word line disable signal and to control the operation of the high frequency oscillation unit and to select a high voltage to be applied to the memory cell; It is achieved by further comprising a high voltage selector for selectively outputting a power supply voltage or a high voltage to a memory cell by the selection signal output from the word line signal detection unit, an embodiment according to the present invention in detail with reference to the accompanying drawings. The explanation is as follows.
도3은 본 발명에 의한 고전압 발생기의 구성도로서, 이에 도시한 바와 같이 워드라인이 인에이블되지 않을 때에도 메모리셀(6)을 유지하기 위한 고전압(VPP)을 발생시키기 위해 저주파 발진을 하는 저주파 발진부(1)와; 상기 저주파 발진부(1)에서 출력되는 주파수에 동기하여 고전압 레벨로 펌핑하는 제1 펌핑부(2)와; 워드라인이 인에이블되면 고전압을 발생시키기 위해 고주파 발진을 하는 고주파 발진부(3)와; 상기 고주파 발진부(3)에서 출력되는 주파수에 동기하여 고전압 레벨로 펌핑하는 제2 펌핑부(4)와; 상기 제1 펌핑부(2)에서 출력하는 고전압 레벨을 측정하여 메모리셀(6) 유지를 위한 최소레벨 이하가 되었을 때 고주파 발진부(3)를 구동시키기 위한 고전압 레벨 측정부(5)로 구성된 고전압 발생기에 있어서, 외부의 액티브 명령이 워드라인 인에이블 신호인지 워드라인 디세이블 신호인지를 감지하여 고주파 발진부(3)의 동작 제어 및 메모리셀(6)에 인가될 고전압을 선택하는 워드라인 신호 감지부(10)와; 상기 워드라인 신호 감지부(10)에서 출력하는 선택신호에 의해 전원전압(VDD) 또는 고전압(VPP)을 메모리셀(6)에 선택 출력하는 고전압 선택부(20)를 더 포함하여 구성한 것으로, 이와 같이 구성한 본 발명의 동작 및 작용을 설명한다.3 is a configuration diagram of a high voltage generator according to the present invention. As shown in FIG. 3, a low frequency oscillator which performs low frequency oscillation to generate a high voltage VPP for maintaining the memory cell 6 even when a word line is not enabled. (1); A first pumping unit (2) for pumping at a high voltage level in synchronization with the frequency output from the low frequency oscillation unit (1); A high frequency oscillator (3) for high frequency oscillation to generate a high voltage when the word line is enabled; A second pumping unit (4) for pumping at a high voltage level in synchronization with the frequency output from the high frequency oscillation unit (3); A high voltage generator comprising a high voltage level measuring unit 5 for driving the high frequency oscillation unit 3 when the high voltage level output from the first pumping unit 2 is measured to be below a minimum level for maintaining the memory cell 6. A word line signal detector for detecting an operation of an external active command from a word line enable signal or a word line disable signal to control operation of the high frequency oscillator 3 and to select a high voltage to be applied to the memory cell 6. 10); And further comprising a high voltage selector 20 for selectively outputting a power supply voltage VDD or a high voltage VPP to the memory cell 6 by a selection signal output from the word line signal detector 10. The operation and operation of the present invention configured as described will be described.
도4는 상기 워드라인 신호 감지부(10)의 상세 회로도로서, 이에 도시한 바와 같이 워드라인 인에이블 신호(ACT)를 인버터(X1)를 통해 인가받아 메모리셀(6)의 비트라인(미도시)이 센스앰프(미도시)의 전위에 도달될 정도의 기간동안 입력신호를 지연하여 출력하는 지연부(10a)와; 상기 인에이블 신호(ACT)와 지연부(10a)의 신호를 낸딩하는 낸드 게이트(ND1)와; 워드라인을 디세이블 하는 신호(PRE)를 인버터(X3)를 통해 인가받아 메모리셀(6)의 비트라인(미도시)이 센스앰프(미도시)의 전위에 도달될 정도의 기간동안 입력신호를 지연하여 출력하는 지연부(10b)와; 상기 인에이블 신호(ACT)와 지연부(10b)의 신호를 낸딩하는 낸드 게이트(ND2)와;상기 낸드 게이트(ND1,ND2)의 출력을 인버터(X2,X4)를 통해 입력받아 노아링하여 고주파 발진부(3)의 구동신호(VPGB)를 출력하는 노아 게이트(NOR1)와; 상기 구동신호를 인버팅하여 고전압 선택신호(SEL)를 출력하는 인버터(X5)로 구성되어 '하이'레벨의 워드라인 인에이블 신호(ACT)가 입력되면 구동신호(VPGB)는 '로우'레벨이 되어 고주파 발진부(3)에 인가되어 제2 펌핑부(4)를 통해 발생된 고전압(VPP)을 메모리셀(6)에 인가되게 한다.FIG. 4 is a detailed circuit diagram of the word line signal detecting unit 10. As shown in FIG. 4, the word line enable signal ACT is applied through the inverter X1 to prevent a bit line of the memory cell 6 (not shown). A delay unit (10a) for delaying and outputting the input signal for a period in which?) Reaches a potential of a sense amplifier (not shown); A NAND gate ND1 for NAND signal between the enable signal ACT and the delay unit 10a; A signal PRE for disabling a word line is applied through an inverter X3 to receive an input signal for a period in which a bit line (not shown) of the memory cell 6 reaches a potential of a sense amplifier (not shown). A delay unit 10b for delayed output; A NAND gate ND2 for NAND signals of the enable signal ACT and the delay unit 10b; and an output of the NAND gates ND1 and ND2 through the inverters X2 and X4 to generate a high frequency A NOR gate NOR1 for outputting a driving signal VPGB of the oscillator 3; Inverter X5 outputs the high voltage select signal SEL by inverting the drive signal. When the word line enable signal ACT of the 'high' level is input, the drive signal VPGB has a 'low' level. The high voltage VPP generated through the second pumping unit 4 is applied to the memory cell 6 by being applied to the high frequency oscillation unit 3.
이와 같이 인가되는 고전압(VPP)은 상기 메모리셀(6)의 비트라인(미도시)의 전위가 센스앰프(미도시)의 전위에 도달될 정도의 시점 동안 유지되다가 지연부(10a)의 지연시간이 다 되어 '로우'레벨의 신호를 낸드 게이트(ND1)에 인가하면 구동신호(VPGB)는 '하이'레벨이 되고, 따라서 고주파 발진부(3)의 동작을 정지시키고 그 상태는 워드라인 디세이블 신호(PRE)가 인가될 때 까지 유지된다.The high voltage VPP applied as described above is maintained for a time when the potential of the bit line (not shown) of the memory cell 6 reaches the potential of the sense amplifier (not shown), and then the delay time of the delay unit 10a. When the low level signal is applied to the NAND gate ND1, the driving signal VPGB becomes the high level, and thus the operation of the high frequency oscillator 3 is stopped and the state is a word line disable signal. It remains until (PRE) is applied.
마침내 소정시간 후 워드라인 디세이블 신호(PRE)가 입력되면 상기 인에이블 신호(ACT)가 입력되었을 때와 마찬가지로 고주파 발진부(3)에 '로우'레벨의 구동신호(VPGB)를 인가하여 발생된 고전압을 메모리셀(6)에 인가시킨다.Finally, when the word line disable signal PRE is input after a predetermined time, the high voltage generated by applying the 'low' level driving signal VPGB to the high frequency oscillator 3 as in the case where the enable signal ACT is input. Is applied to the memory cell 6.
따라서, 도5에 도시된 바와 같이 인에이블 신호(ACT)나 디세이블 신호(PRE)가 인가되는 동안에도 비트라인의 전위가 센스앰프에 도달되는 구간(t1,t3) 동안만 고주파 발진신호(OSCL)가 출력되어 제2 펌핑부(4)를 통해 고전압을 인가하고, 이외의 구간(t2)에서는 전원전압(VDD)을 인가하게 된다.Accordingly, as shown in FIG. 5, the high frequency oscillation signal OSCL is only provided during the periods t1 and t3 where the potential of the bit line reaches the sense amplifier even while the enable signal ACT or the disable signal PRE is applied. ) Is output to apply the high voltage through the second pumping unit 4, and the power supply voltage VDD is applied in the other section t2.
이상에서 설명한 바와 같이 본 발명 저전력 고전압 발생기는 워드라인이 인에이블 또는 디세이블되어 비트라인의 전원이 센스앰프의 전위까지 도달하는데 필요한 구간에서만 전류 구동 능력이 큰 제2 펌핑부에 의해 생성된 고전압을 인가하고 이외의 구간에서는 전원전압을 인가하도록 함으로써 전류 소비를 줄일 수 있는 효과가 있다.As described above, the low-power high-voltage generator of the present invention uses the high voltage generated by the second pumping unit having a large current driving capability only in a section where the word line is enabled or disabled so that the power supply of the bit line reaches the potential of the sense amplifier. In the other sections, the current consumption can be reduced by applying a power supply voltage.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980053401A KR100280524B1 (en) | 1998-12-07 | 1998-12-07 | Low power high voltage generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980053401A KR100280524B1 (en) | 1998-12-07 | 1998-12-07 | Low power high voltage generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000038408A KR20000038408A (en) | 2000-07-05 |
| KR100280524B1 true KR100280524B1 (en) | 2001-03-02 |
Family
ID=19561611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980053401A Expired - Fee Related KR100280524B1 (en) | 1998-12-07 | 1998-12-07 | Low power high voltage generator |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100280524B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100886628B1 (en) * | 2006-05-10 | 2009-03-04 | 주식회사 하이닉스반도체 | Internal voltage generation circuit of semiconductor device |
-
1998
- 1998-12-07 KR KR1019980053401A patent/KR100280524B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000038408A (en) | 2000-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7733162B2 (en) | Plumping voltage generating circuit | |
| US8116161B2 (en) | System and method for refreshing a DRAM device | |
| US7636269B2 (en) | Semiconductor memory device performing self refresh operation | |
| US6337833B1 (en) | Memory device | |
| US6101144A (en) | Integrated circuit memory devices having automatically induced standby modes and methods of operating same | |
| US5930177A (en) | Buffer control circuit and method for semiconductor memory device with power saving function | |
| KR100549345B1 (en) | High voltage supply circuit and high voltage supply method | |
| US5687128A (en) | Power supply voltage boosting circuit of semiconductor memory device | |
| US7042774B2 (en) | Semiconductor memory device to supply stable high voltage during auto-refresh operation and method therefor | |
| KR100576922B1 (en) | High voltage generating circuit | |
| KR100280524B1 (en) | Low power high voltage generator | |
| US6172932B1 (en) | On-chip voltage generating device for semiconductor memory with reduced stand-by current | |
| KR100576924B1 (en) | High voltage generating circuit | |
| KR100608373B1 (en) | Internal voltage control method of memory device | |
| KR100732756B1 (en) | Voltage pumping device | |
| US6137744A (en) | Memory device with reduced power consumption | |
| KR101026379B1 (en) | High voltage pumping device | |
| KR20000004517A (en) | Synchronous dram requiring lower power | |
| KR100303187B1 (en) | High voltape generator of a semiconductor device at a low power | |
| KR20080089136A (en) | Semiconductor memory device can reduce power consumption | |
| KR20000040533A (en) | Boosting circuit and driving method thereof | |
| US6236604B1 (en) | Row address circuit of semiconductor memory device and row addressing method in refresh mode | |
| KR20030000355A (en) | A write enable signal buffer for enabling high-speed write operation and a semiconductor memory device using this buffer | |
| KR20160138616A (en) | Self refresh device | |
| KR100857444B1 (en) | Self-Refresh Circuit of Semiconductor Memory Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19981207 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19981207 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20000823 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20001110 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20001111 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20031017 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20041018 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20051019 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20061026 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20071025 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20081027 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20091028 Start annual number: 10 End annual number: 10 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |