KR100285740B1

KR100285740B1 - Real time data output device

Info

Publication number: KR100285740B1
Application number: KR1019960014582A
Authority: KR
Inventors: 이준석
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1996-05-04
Filing date: 1996-05-04
Publication date: 2001-04-02
Also published as: KR970077950A

Abstract

PURPOSE: A real time data output device is provided to output the data requested for LSI to an emulator in real time. CONSTITUTION: The real time data output device consists of an input/output port and an interface. The input/output port is located inside LSI chip and the interface inside an emulator. The input/output port includes the first, the second, the third DDR(Diag Dout Reg,16,18,20), DDC(Diag Dout Control,22) and a decoder(14). The address data provided by LSI is transferred into the decoder through the data address bus(DAB). The decoder produces selection signal selecting the first, the second, the third DDR(16,18,20) and DDC. The output signal of DDC is input into S, the shift terminal of the first, the second and the third DDR(16,18,20). When the high state signal generated from output terminal Q of DDC is input into S, the shift terminal of the first, the second, third DDR(16,18,20), data can be output shifted successively from the data stored in the most significant bit of the third DDR.

Description

Real time data output device

본 발명은 에뮬레이터에 관한 것으로, 특히 에뮬레이터의 인터페이스에 관한 것이다.The present invention relates to an emulator and in particular to an interface of the emulator.

통상적으로 서보 콘트롤이론은 클래식컬 콘트롤 이론(classical control theory)과 모던 콘트롤 이론(modern control theory)이 있다. 상기 클래식컬 콘트롤은 대부분 아날로그로 구현되었다. 즉 OP-앰프, 트랜지스터, 다이오드, 저항, 콘덴서, 인덕터등 개별소자를 사용하여 콘트롤 시스템을 구현하는 것이다.In general, servo control theory includes classic control theory and modern control theory. The classic controls are mostly implemented in analog. In other words, the control system is implemented using individual elements such as OP amplifier, transistor, diode, resistor, capacitor, and inductor.

그러나 최근에 마이크로 프로세서나, DSP(Digital Signal Processor)등의 값이 하락하고, 성능이 향상됨에 따라서 모던 콘트롤 이론에 기반을 둔 콘트롤 시스템을 구현하고 있다. 상기와 같은 경우에는 신호들이 디지탈로 처리된다.Recently, however, as the value of microprocessors and digital signal processors (DSPs) has decreased and performance has been improved, control systems based on modern control theory have been implemented. In such cases, the signals are processed digitally.

한편 기존의 콘트롤 시스템이 아날로그 콘트롤 시스템으로 구현될 때는 오실로스코프를 비롯한 계측장비를 사용하여 원하는 신호의 직접측정이 가능하였다. 그러나 디지탈 콘트롤 시스템으로 구현되면서 각종 연산이 LSI로 구현된 마이크로 프로세서나, DSP내에서 이루어짐에 따라 원하는 신호의 직접적인 측정이 불가능해졌다.On the other hand, when an existing control system was implemented as an analog control system, it was possible to directly measure a desired signal using an oscilloscope and other measuring equipment. However, as a digital control system, various operations are performed in microprocessors or DSPs implemented with LSIs, making it impossible to directly measure a desired signal.

이에따라 종래에는 에뮬레이터(emulator)를 사용하여 상기 LSI내의 측정을 원하는 신호를 측정하였다. 이때 상기 에뮬레이터는 LSI로 구현된 마이크로 프로세서나 DSP를 사용하여 프로그램을 개발할 때 사용하는 장비이다. 한편 상기 에뮬레이터는 프로그램이 수행되는 과정을 개발자가 콘트롤을 하면서 원하는 동작이 이루어지는 지를 알 수 있게 한다. 좀 더 상세히 설명하면, 상기 에뮬레이터는 LSI의 내부동작을 외부에서 볼 수 있도록 어드레스 버스 데이타, 버스 내부 레지스터등을 감지 또는 콘트롤하는 기능을 가진다. 상기 에뮬레이터는 가격에 따라 다양한 기능을 제공한다.Accordingly, in the related art, an emulator is used to measure a signal to be measured in the LSI. At this time, the emulator is a device used when developing a program using a microprocessor or DSP implemented in LSI. On the other hand, the emulator allows the developer to control the process in which the program is executed and to know whether the desired operation is performed. In more detail, the emulator has a function of sensing or controlling address bus data, bus internal registers, and the like so that the internal operation of the LSI can be viewed from the outside. The emulator provides various functions depending on the price.

상기와 같은 종래의 에뮬레이터는 버퍼에 어느 정도의 사이클이 진행된 상황을 저장하여서 볼 수 있었다. 더 상세히 설명하면 파라메터의 값의 변화나 각 내부의 레지스터 값들의 변화를 기록했다가 그 값을 출력하는 것이 대부분이었다. 또한 아날로그로 보기 위해서는 또다른 D/A 변환을 실시하여 그 값을 보거나 프로그램으로 처리한 화면으로 보아야 하기 때문에 실시간의 파형으로 보는 기능이 없어서 개발시간의 지연은 물론 디버깅 작업이 쉽지 않은 문제점이 있었다.The conventional emulator as described above can be seen by storing a certain number of cycles in the buffer. In more detail, most of them recorded the change of the parameter value or the change of each internal register value and output the value. In addition, in order to see analog, another D / A conversion must be performed to see the value or viewed with a screen processed by a program. Therefore, there is no problem of delaying development time and debugging, since there is no function of viewing in real time waveform.

따라서 본 발명의 목적은 에뮬레이터에서 실시간 데이타를 볼 수 있는 실시간 데이타 출력장치를 제공함에 있다.Accordingly, an object of the present invention is to provide a real-time data output device that can view real-time data in the emulator.

상기한 목적을 달성하기 위한 본 발명은, 실시간 데이타 출력장치에 있어서, 피시험장치로부터 제공되는 데이타를 입력하여 저장한 후, 시프트 선택신호가 제공될 경우 소정 제어에 따라 제공되는 클럭으로 상기 저장되어 있는 데이타를 시프트하여 출력하는 입/출력 포트와, 상기 입/출력 포트에서 출력되는 데이타를 입력한 후 클럭을 인가하여 상기 입력한 데이타를 시프트하여 아날로그 혹은 디지털 형태로 실시간 출력한 후 에뮬레이터로 전송하는 인터페이스로 구성됨을 특징으로 한다.The present invention for achieving the above object, in the real-time data output device, after inputting and storing the data provided from the device under test, when the shift selection signal is provided is stored as a clock provided according to a predetermined control Input / output port for shifting and outputting the data, and inputting data output from the input / output port, and then applying a clock to shift the input data to output in real time in analog or digital form, and then transmitting to the emulator. It is characterized by consisting of the interface.

제1도는 본 발명에 따른 실시간 데이타 출력장치의 블럭도를 도시한 것이다.1 is a block diagram of a real-time data output apparatus according to the present invention.

제2도는 제1도의 입/출력포트를 상세히 도시한 것이다.2 shows the input / output port of FIG. 1 in detail.

제3도는 제1도의 입/출력포트의 데이타 시프트 과정을 도시한 것이다.FIG. 3 shows the data shift process of the input / output port of FIG.

제4도는 제1도의 인터페이스를 상세히 도시한 것이다.4 shows the interface of FIG. 1 in detail.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 입/출력 포트 12 : 인터페이스10: input / output port 12: interface

14 : 디코더 16, 18, 20 : 제1, 제2, 제3DDR14 decoder 16, 18, 20 first, second, 3DDR

22 : DDC 24 : 콘트롤러22: DDC 24: Controller

26, 28, 30 : 제1 제2 제3시프트 레지스터26, 28, 30: first second third shift register

32, 34 : 제1 제2D/A컨버터 36 : 래치32, 34: first 2D / A converter 36: latch

38 : LED어레이 구동부 40 : LED어레이38: LED array drive unit 40: LED array

이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be noted that in the following description, only parts necessary for understanding the operation according to the present invention will be described, and descriptions of other parts will be omitted so as not to distract from the gist of the present invention.

제1도는 본 발명의 바람직한 실시예에 따른 실시간 데이타 출력장치의 블럭도를 도시한 것이다. 상기 제1도의 실시간 데이타 출력장치는 입/출력포트(10)와 인터페이스(12)로 구성된다. 상기 입/출력포트(10)는 LSI 칩내에 위치한다. 상기 인터페이스(12)는 에뮬레이터내에 위치한다. 상기 입/출력포트(10)의 상세블럭도를 도시한 것이 제2도이다. 상기 제2도의 입/출력포트(10)는 제1, 제2, 제3DDR(Diag Dout Reg;16, 18, 20)와 DDC(Diag Dout Control;22)와 디코더(14)로 구성된다. 상기 LSI로 부터 제공되는 어드레스 데이타는 상기 데이타 어드레스 버스(Data Address Bus;이하 “DAB”라 함)를 통하여 디코더(14)로 전송된다. 상기 디코더(14)는 상기 제1, 제2, 제3DDR(16, 18, 20)과 DDC(22)를 선택하는 선택신호를 발생한다.1 is a block diagram of a real-time data output apparatus according to a preferred embodiment of the present invention. The real-time data output device of FIG. 1 comprises an input / output port 10 and an interface 12. The input / output port 10 is located in the LSI chip. The interface 12 is located in the emulator. FIG. 2 shows a detailed block diagram of the input / output port 10. The input / output port 10 of FIG. 2 includes first, second, and third DDRs (Diag Dout Reg; 16, 18, 20), DDC (Diag Dout Control) 22, and decoder 14. The address data provided from the LSI is transmitted to the decoder 14 through the data address bus (hereinafter referred to as "DAB"). The decoder 14 generates a selection signal for selecting the first, second, and third DDRs 16, 18, and 20 and the DDC 22.

또한 상기 LSI로부터 제공되는 데이타는 데이타 데이타 버스(Data Data Bus;이하 “DDB”라 함)를 통하여 제1, 제2, 제3DDR(16, 18, 20)의 입력단자 D에 입력된다.In addition, data provided from the LSI is input to the input terminals D of the first, second, and third DDRs 16, 18, and 20 through a data data bus (hereinafter, referred to as “DDB”).

이때 상기 디코더(14)에서 출력된 데이타에 대응하여 상기 제1DDR(16)이 선택될 경우에, 상기 제1DDR(16)은 상기 DDB로부터 제공되는 데이타를 입력받아 저장한다. 이때 본 발명의 실시예에서는 상기 DDR들(16, 18, 20)은 16비트 데이타를 저장할 수 있는 레지스터를 사용하였고, 상기 DDB는 16비트 병렬데이타를 인터페이스하는 버스를 사용하였다. 한편 상기 디코더(14)에서 출력된 데이타에 대응하여 상기 제2DDR(18)이 선택될 경우에, 상기 제2DDR(18)은 상기 DDB로부터 데이타를 입력받아 저장한다. 또한 상기 디코더(14)에서 출력된 데이타가 상기 제3DDR(20)이 선택될 경우에, 상기 제3DDR(20)은 상기 DDB로부터 데이타를 입력받아 저장한다.At this time, when the first DDR 16 is selected corresponding to the data output from the decoder 14, the first DDR 16 receives and stores data provided from the DDB. In this embodiment of the present invention, the DDRs 16, 18, and 20 use registers capable of storing 16-bit data, and the DDB uses a bus to interface 16-bit parallel data. On the other hand, when the second DDR 18 is selected corresponding to the data output from the decoder 14, the second DDR 18 receives and stores data from the DDB. When the third DDR 20 is selected as the data output from the decoder 14, the third DDR 20 receives data from the DDB and stores the data.

한편 상기 제1, 제2, 제3DDR(16, 18, 20)은 어드레스 데이타에 의해 선택적으로 설정된다. 이는 후술될 데이타 출력과정에서 개발자가 원하는 형태의 출력을 가능하도록 한다.Meanwhile, the first, second, and third DDRs 16, 18, and 20 are selectively set by the address data. This enables the developer to output the desired form in the data output process to be described later.

상기 디코더(14)에서 출력된 데이타에 대응하여 DDC(22)가 선택되면, DDC(22)는 클럭을 48에서부터 다운카운트를 수행한다. 상기 DDC(22)가 클럭을 최초 카운트할 때부터 카운트 값이 0될 때까지 DDC(22)의 출력단자 Q는 하이신호를 발생한다. 상기 DDC(22)의 출력신호는 상기 제1, 제2, 제3DDR(16, 18, 20)의 시프트 선택단자 S에 입력된다. 상기 시프트 선택단자 S에 하이상태의 신호가 입력되면 상기 제1, 제2, 제3DDR(16, 18, 20)은 시프트를 수행한다. 이때 상기 출력신호는 48클럭 동안 하이상태를 유지하므로 상기 시프트는 48클럭동안 수행된다. 상기 48클럭은 16비트 데이타의 저장이 가능한 DDR을 3개 사용함에 따라 설정된 것이다.When the DDC 22 is selected in response to the data output from the decoder 14, the DDC 22 down-clocks the clock from 48. The output terminal Q of the DDC 22 generates a high signal from when the DDC 22 first counts the clock until the count value becomes zero. The output signal of the DDC 22 is input to the shift select terminals S of the first, second, and third DDRs 16, 18, and 20. When the high signal is input to the shift select terminal S, the first, second, and third DDRs 16, 18, and 20 perform a shift. At this time, the output signal remains high for 48 clocks, so the shift is performed for 48 clocks. The 48 clocks are set by using three DDRs capable of storing 16-bit data.

여기서 상기 시프트과정을 상세히 설명하면 다음과 같다.Herein, the shift process will be described in detail.

제1DDR(16)의 최상위 비트는 제2DDR(18)의 최하위 비트와 연결되고, 제2DDR(18)의 최상위 비트는 제3DDR(20)의 최하위 비트와 연결된다. 이때 제3도의 MSB(Most Significant Bit)는 최상위 비트를 나타낸다. 또한 제2도의 LSB(Least Significant Bit)는 최하위 비트를 나타낸다.The most significant bit of the first DDR 16 is connected with the least significant bit of the second DDR 18, and the most significant bit of the second DDR 18 is connected with the least significant bit of the third DDR 20. At this time, the Most Significant Bit (MSB) of FIG. 3 represents the most significant bit. In addition, the LSB (Least Significant Bit) of FIG. 2 represents the least significant bit.

한편 상기 DDC(22)의 출력단자 Q에서 발생한 하이상태의 신호가 제1, 제2, 제3DDR(16, 18, 20)의 시프트 단자 S에 입력되면 제3DDR(20)의 최상위비트에 저장된 데이타부터 순차적으로 시프트되어 출력된다. 이때 출력되는 데이타를 DDO라 한다.On the other hand, when the high state signal generated at the output terminal Q of the DDC 22 is input to the shift terminals S of the first, second, and third DDRs 16, 18, and 20, the data stored in the most significant bit of the third DDR20. Are sequentially shifted and output. The output data at this time is called DDO.

이때 순차적으로 시프트되는 과정을 제3도에 도시하였다. 상기 제3도를 보아 알 수 있듯이 LSI로부터 출력되는 병렬데이타는 DDB를 통하여 제1, 제2, 제3DDR(16, 18, 20)에 입력된다. 상기와 같이 제1, 제2, 제3DDR(16, 18, 20)에 데이타가 입력되면 DDC(22)에서 제공하는 시프트 선택신호에 의해서 상기 데이타는 순차적으로 시프트되어 출력된다.In this case, a process of shifting sequentially is shown in FIG. 3. As shown in FIG. 3, parallel data output from the LSI is input to the first, second, and third DDRs 16, 18, and 20 through the DDB. As described above, when data is input to the first, second, and third DDRs 16, 18, and 20, the data is sequentially shifted and output by the shift select signal provided by the DDC 22.

이때 상기 순차는 제3DDR(20)의 MSB ⇒ ~ ⇒ 제3DDR(20)의 LSB ⇒ 제2DDR(18)의 MSB ⇒ ∼ ⇒ 제2DDR(18)의 LSB ⇒ 제1DDR(16)의 MSB ⇒ ∼ ⇒ 제 1DDR(16)의 LSB이다.At this time, the sequence is MSB ⇒ ⇒ MSB of the third DDR 20 LSB ⇒ MSB of the second DDR 18 LSB of the second DDR 18 MSB of the first DDR 16 MSB of the first DDR 16 LSB of the first DDR 16.

한편신호는 입/출력포트(10)의 입력과 출력을 선택적으로 설정하는 신호이다. 이제까지는 LSI로부터 데이타가 출력되는 경우에 대해서만 서술하였지만 상기 입력시에는 출력과 역으로 이해하면 된다. 또한 본 발명은 상기 입력시에 대해서는 직접적으로 관련이 없어 이에 대한 설명은 생략한다.Meanwhile The signal is a signal for selectively setting the input and output of the input / output port 10. So far, only the case where data is outputted from the LSI has been described, but the input is understood to be inverse to the output. In addition, since the present invention is not directly related to the input, a description thereof will be omitted.

상기와 같이 출력된 데이타는 에뮬레이터에 장착되는 인터페이스(12)에 전송된다. 이제 인터페이스(12)에서 상기 데이타를 처리하는 과정을 설명하겠다. 상기 인터페이스(12)는 콘트롤러(24)와 제1, 제2, 제3시프트 레지스터(26, 28, 30)와 제1,제2D/A컨버터(32, 34)와 래치(36)와 LED어레이 구동부(38)와 LED어레이(40)로 구성된다.The data output as described above is transmitted to the interface 12 mounted in the emulator. The process of processing the data at interface 12 will now be described. The interface 12 includes a controller 24, first, second, and third shift registers 26, 28, and 30, first and second D / A converters 32 and 34, a latch 36, and an LED array. It consists of a drive unit 38 and an LED array (40).

상기 입/출력포트(10)로부터 출력되는 데이타는 제1, 제2, 제3시프트 레지스터(26, 28, 30)에 시프트되면서 입력된다. 이때 콘트롤러(24)는 상기 시프트 레지스터들(26, 28, 30)에 시프트를 수행하기 위한 클럭을 인가한다. 이에따라 상기 시프트 레지스터들(26, 28, 30)은 상기 클럭을 제공받을 경우에 시프트를 수행한다. 상기 시프트되어 저장된 데이타중 제1시프트 레지스터(26)에 저장된 데이타는 제1D/A컨버터(32)에 병렬입력된다. 상기 제1D/A컨버터(32)는 콘트롤러(24)로부터 로드신호를 입력받을 경우에 병렬입력된 데이타의 D/A변환을 수행한다. 상기 제1D/A컨버터(32)는 D/A변환된 신호를 출력단자 Q에서 출력한다. 이때 상기 Q단자는 제1아날로그 출력단자와 연결된다. 이에따라 상기 신호는 제1아날로그 출력단자에서 출력되어 에뮬레이터에 전송된다.Data output from the input / output port 10 is input while being shifted to the first, second, and third shift registers 26, 28, and 30. At this time, the controller 24 applies a clock for performing a shift to the shift registers 26, 28, 30. Accordingly, the shift registers 26, 28, and 30 perform a shift when the clock is provided. The data stored in the first shift register 26 among the shifted and stored data is input in parallel to the first D / A converter 32. When the first D / A converter 32 receives a load signal from the controller 24, the first D / A converter 32 performs a D / A conversion of data inputted in parallel. The first D / A converter 32 outputs the D / A converted signal at the output terminal Q. In this case, the Q terminal is connected to the first analog output terminal. Accordingly, the signal is output from the first analog output terminal and transmitted to the emulator.

한편 상기 제2시프트 레지스터(28)에 시프트되어 저장된 데이타는 제2D/A컨버터(34)에 병렬입력된다. 이때 상기 제2D/A컨버터(34)는 콘트롤러(24)로부터 로드 신호를 입력받을 경우에 병렬입력된 데이타의 D/A변환을 수행한다. 상기 제2D/A컨버터(34)는 D/A변환된 신호를 출력단자 Q에서 출력한다. 이때 상기 Q단자는 제2아날로그 출력단자와 연결된다. 이에따라 상기 신호는 제2아날로그 출력단자에서 출력되어 에뮬레이터에 전송된다.On the other hand, data shifted and stored in the second shift register 28 is input in parallel to the second D / A converter 34. In this case, when the load signal is input from the controller 24, the second D / A converter 34 performs a D / A conversion of the data which are input in parallel. The second D / A converter 34 outputs the D / A converted signal at the output terminal Q. At this time, the Q terminal is connected to the second analog output terminal. Accordingly, the signal is output from the second analog output terminal and transmitted to the emulator.

한편 상기 제3시프트 레지스터(30)에 시프트되어 저장된 데이타는 래치(36)에 병렬입력된다. 이때 상기 래치(36)는 콘트롤러(24)로부터 로드신호를 제공받아 상기 데이타를 발광다이오드(Light Emitting Diode; 이하 “LED”라 함)어레이 구동부(38)에 전송한다. 상기 LED어레이 구동부(38)는 상기 데이타를 전송받아 LED어레이(40)를 발광시키기 위한 구동전류를 발생하여 LEB어레이(40)에 전송한다. 상기 LED어레이(40)는 상기 구동전류를 입력받아 발광한다. 또한 상기 래치(36)의 출력단자와 디지탈 출력단자가 연결되어 상기 신호를 디지탈 신호로 출력하여 에뮬레이터에 제공한다.Meanwhile, data shifted and stored in the third shift register 30 is input in parallel to the latch 36. At this time, the latch 36 receives the load signal from the controller 24 and transmits the data to the light emitting diode (LED) array driver 38. The LED array driver 38 receives the data, generates a driving current for emitting the LED array 40, and transmits the generated current to the LEB array 40. The LED array 40 receives the driving current and emits light. In addition, the output terminal of the latch 36 and the digital output terminal is connected to output the signal as a digital signal to the emulator.

한편 상기 제1, 제2, 제3DDR(16, 18, 20)에 저장되어 출력되는 데이타는 제1, 제2, 제3시프트 레지스터(26, 28, 30)에 저장되어 상기와 같이 아날로그 또는 디지탈 또는 LED로 표시될 수 있다. 이와 같은 경우 상기 입/출력 포트(10)에서 어드레스 정보에 의해서 DDR들(16, 18, 20)을 설정함에 따라 입력되는 신호를 아날로그 또는 디지탈 또는 LED어레이(38)로 나타내어 볼 수 있다. 또한 DDB로부터 입력되는 데이타를 여러 클럭이 지난 후에 에뮬레이터에 전송하거나 디스플레이하지 않고, 그대로 전송하여 나타내므로 실시간의 데이타를 볼 수 있다.On the other hand, data stored in the first, second, and third DDR3 (16, 18, 20) and outputted are stored in the first, second, and third shift registers (26, 28, 30) and are analog or digital as described above. Or LED. In this case, as the DDRs 16, 18, and 20 are set by the address information in the input / output port 10, an input signal may be represented by an analog or digital or LED array 38. In addition, the data input from the DDB is not transmitted or displayed to the emulator after several clocks. Instead, the data is displayed in real time.

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.Meanwhile, in the detailed description of the present invention, specific embodiments have been described, but various modifications are possible without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined not only by the scope of the following claims, but also by the equivalents of the claims.

상술한 바와 같이 본 발명은 에뮬레이터에서 LSI에서 원하는 데이타를 실시간으로 출력하여 볼 수 있는 이점이 있다.As described above, the present invention has the advantage that the emulator can output and view desired data in real time in the LSI.

Claims

In a real-time data output device, an input / output port for inputting and storing data provided from a device under test and then shifting and outputting the stored data with a clock provided according to a predetermined control when a shift selection signal is provided. And an interface for inputting data output from the input / output port, applying a clock, shifting the input data to output in real time in analog or digital form, and transmitting the data to an emulator. .

2. The system of claim 1, wherein the input / output port comprises: A decoder that receives the address data provided from the apparatus under test and generates a selection signal for selectively setting data output and data input, and outputs from the apparatus under test when the selection signal generated by the decoder sets data input; A first register configured to receive parallel data and latch the first data; Data output device.

The system of claim 1, wherein the interface; A second register for receiving and latching data output from the input / output port, a second controller for selectively setting a digital output and an analog output of the data latched in the second register, and an analog output from the second controller. The digital / analog converter converts the latched data to analog when the digital signal is set, and the digital output is set by the second controller. The latched data is output digitally, and the data is provided to cause the light emitting diode to emit light. A light emitting diode driver for providing a current and a light emitting diode for emitting light by receiving the current provided by the light emitting diode driver.