[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100271796B1 - 차동 증폭기 - Google Patents

차동 증폭기 Download PDF

Info

Publication number
KR100271796B1
KR100271796B1 KR1019980010267A KR19980010267A KR100271796B1 KR 100271796 B1 KR100271796 B1 KR 100271796B1 KR 1019980010267 A KR1019980010267 A KR 1019980010267A KR 19980010267 A KR19980010267 A KR 19980010267A KR 100271796 B1 KR100271796 B1 KR 100271796B1
Authority
KR
South Korea
Prior art keywords
voltage
input
resistance value
differential amplifier
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019980010267A
Other languages
English (en)
Other versions
KR19990075832A (ko
Inventor
이종천
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980010267A priority Critical patent/KR100271796B1/ko
Publication of KR19990075832A publication Critical patent/KR19990075832A/ko
Application granted granted Critical
Publication of KR100271796B1 publication Critical patent/KR100271796B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 차동 증폭기에 관한 것으로, 제 1 및 제 2 부하저항과, 제 1 및 제 2 구동트랜지스터, 제 1 및 제 2 가변저항, 정전류원을 포함하여 이루어진다. 소정의 저항값을 갖는 제 1 부하저항과, 게이트에 제 1 입력전압이 입력되는 제 1 구동 트랜지스터, 제 1 기준전압에 따라 저항값이 가변 조정되는 제 1 가변저항, 소정 크기의 전류구동능력을 갖는 정전류원이 전원전압 단자와 접지 단자 사이에 직렬 연결된다. 또 소정의 저항값을 갖는 제 2 부하저항과, 게이트에 제 2 입력전압이 입력되는 제 2 구동 트랜지스터, 제 2 기준전압에 따라 저항값이 가변 조정되는 제 2 가변저항이 상기 전원전압 단자와 상기 정전류원 사이에 직렬 연결된다. 이와 같은 본 발명의 차동 증폭기는 오프셋 전압의 크기에 따라 이 가변저항소자의 저항값을 조절하여 차동증폭기를 구성하는 소자들의 전기적 특성의 불일치에 의해 발생하는 오프셋 전압을 상쇄시켜서 안정된 동작특성을 갖도록 하는 효과를 제공한다.

Description

차동 증폭기
본 발명은 차동 증폭기에 관한 것으로, 두 개의 입력 전압의 차를 소정 크기로 증폭시켜서 출력하여, 반도체 메모리의 센스앰프 또는 레벨 쉬프터, 비교기 등으로도 이용되는 차동 증폭기에 관한 것이다.
차동 증폭기는 기본적으로 두 개의 입력신호의 차에 비례하여 증폭된 출력신호를 발생시키는 회로이다. 도 1은 종래의 차동 증폭기를 나타낸 회로도이다. 도 1에서 엔모스 트랜지스터(MN1)의 소스에는 부하저항(RL1)을 통하여 전원전압(VDD)에 의한 전류가 공급된다. 이 엔모스 트랜지스터(MN1)의 게이트에는 첫 번째 입력전압(Vin1)이 입력되고, 소스에는 정전류원(IS1)이 연결된다.
또 다른 엔모스 트랜지스터(MN2)의 소스에는 부하저항(RL2)을 통하여 전원전압(VDD)에 의한 전류가 공급된다. 이 엔모스 트랜지스터(MN2)의 게이트에는 두 번째 입력전압(Vin2)이 입력되고, 소스에는 상술한 정전류원(IS1)이 연결된다. 이 정전류원(IS1)은 접지에도 연결된다.
두 개의 엔모스 트랜지스터(MN1)(MN2)는 동일한 크기로 설계되어, 두 입력전압(Vin1)(Vin2)의 크기가 동일하면 각각의 드레인-소스 전류(IDS) 역시 동일하다. 만약 입력전압(Vin1)이 다른 입력전압(Vin2)보다 커지면 엔모스 트랜지스터(MN1)의 드레인-소스 전류가 증가하고, 반대로 엔모스 트랜지스터(MN2)의 드레인-소스 전류는 감소한다. 따라서 출력전압(Vout1)은 감소하고 다른 출력전압(Vout2)은 증가한다.
두 개의 출력전압(Vout1)(Vout2)의 전압차는 입력신호(Vin1)(Vin2)의 전압차가 소정 크기로 증폭된 것이다. 증폭도 A는 엔모스 트랜지스터(MN1)(MN2)의 드레인-소스 전류의 변화량과 게이트-소스 전압의 변화량의 비(즉, ΔIDS/ΔVGS)로 표현되는 전달 전도도(transconductance)에 비례한다.
따라서 상술한 종래의 차동 증폭기에서 출력전압이 입력전압의 차를 정확히 반영하도록 하기 위해서는 차동 증폭기를 구성하는 소자들의 전기적 특성이 이상적으로 일치해야 한다. 그러나 실제의 반도체 집적회로에서는 제조 공정상의 불일치로 인하여 각 소자의 전기적 특성이 완전히 일치하지 않는 것이 일반적이다. 이와 같은 전기적 특성의 불일치는 차동 증폭기에서 입력전압의 차가 출력전압에 충실히 반영되지 않도록 하기 때문에 회로의 신뢰도를 떨어뜨리는 원인이 된다. 특히 반도체 메모리에서는 차동 증폭기를 응용한 센스 앰프의 오프셋이 크면 비트라인(bit line)과 비트바라인(/bit line) 사이의 미세한 전압차를 검출하여 증폭하는 것이 불가능하기 때문에 메모리의 신뢰도를 떨어뜨리는 원인이 된다.
따라서 본 발명은 차동 증폭기에 오프셋 전압 제어용 가변저항소자를 부가하고, 차동 증폭기의 오프셋 전압의 크기에 따라 이 가변저항소자의 저항값을 조절하여 오프셋 전압을 상쇄시킬 수 있는 차동 증폭기를 제공하는데 그 목적이 있다.
도 1은 종래의 차동 증폭기를 나타낸 회로도.
도 2는 본 발명에 따른 차동 증폭기를 나타낸 회로도.
도 3은 도 2에 나타낸 차동 증폭기에서 기준전압의 크기에 따라 결정되는 저항의 변화를 나타낸 그래프.
도 4는 본 발명에 따른 차동 증폭기에 입력되는 기준전압 발생회로의 일실시예를 나타낸 회로도.
도 5는 본 발명에 따른 차동 증폭기를 이용한 반도체 메모리의 센스 앰프를 나타낸 회로도.
* 도면의 주요 부분에 대한 부호의 설명 *
MN : 엔모스 트랜지스터 MP : 피모스 트랜지스터
R, RL: 저항 Vin: 입력전압
Vout: 출력전압 Vref: 기준전압
SAN, SAP : 센스앰프 구동신호
본 발명은 제 1 및 제 2 부하저항과, 제 1 및 제 2 구동트랜지스터, 제 1 및 제 2 가변저항, 정전류원을 포함하여 이루어진다. 소정의 저항값을 갖는 제 1 부하저항과, 게이트에 제 1 입력전압이 입력되는 제 1 구동 트랜지스터, 제 1 기준전압에 따라 저항값이 가변 조정되는 제 1 가변저항, 소정 크기의 전류구동능력을 갖는 정전류원이 전원전압 단자와 접지 단자 사이에 직렬 연결된다. 또 소정의 저항값을 갖는 제 2 부하저항과, 게이트에 제 2 입력전압이 입력되는 제 2 구동 트랜지스터, 제 2 기준전압에 따라 저항값이 가변 조정되는 제 2 가변저항이 상기 전원전압 단자와 상기 정전류원 사이에 직렬 연결된다.
이와 같이 이루어지는 본 발명의 바람직한 실시예를 도 2 내지 도 5를 참조하여 설명하면 다음과 같다. 먼저 도 2는 본 발명에 따른 차동 증폭기를 나타낸 회로도이다. 도 2에서 구동 트랜지스터인 엔모스 트랜지스터(MN11)의 소스에는 부하저항(RL11)을 통하여 전원전압(VDD)에 의한 전류가 공급된다. 이 엔모스 트랜지스터(MN11)의 게이트에는 첫 번째 입력전압(Vin11)이 입력되고, 소스에는 가변저항으로 동작하는 엔모스 트랜지스터(MN13)와 정전류원(IS1)이 직렬 연결된다.
또 다른 구동 트랜지스터인 엔모스 트랜지스터(MN12)의 소스에는 부하저항(RL12)을 통하여 전원전압(VDD)에 의한 전류가 공급된다. 이 엔모스 트랜지스터(MN12)의 게이트에는 두 번째 입력전압(Vin12)이 입력되고, 소스에는 가변저항으로 동작하는 엔모스 트랜지스터(MN14)와 상술한 정전류원(IS1)이 역시 직렬 연결된다.
두 개의 엔모스 트랜지스터(MN13)(MN14)의 각각의 게이트에는 기준전압(Vref11)(Vref12)이 입력된다. 엔모스 트랜지스터(MN13)(MN14)는 소정의 턴 온 저항값을 제공하며, 이 턴 온 저항값은 각각의 게이트에 입력되는 기준전압(Vref11)(Vref12)에 의해 결정된다. 도 3은 도 2에 나타낸 차동 증폭기에서 기준전압의 크기에 따라 결정되는 저항의 변화를 나타낸 그래프이다. 도 3에는 기준전압(Vref12)이 다른 기준전압(Vref11)보다 큰 경우를 나타내었다. 이때 기준전압(Vref11)에 의해 엔모스 트랜지스터(MN13)에 흐르는 드레인-소스 전류(IDS1)보다 기준전압(Vref12)에 의해 엔모스 트랜지스터(MN14)에 흐르는 드레인-소스 전류(IDS2)가 더 큰 것을 알 수 있다. 도 3에 나타낸 특성곡선은 엔모스 트랜지스터(MN13)(MN14)의 각각의 턴 온 저항(RTO1)(RTO2)이 기준전압(Vref11)(Vref12)에 비례하고 드레인-소스 전류(IDS1)(IDS2)에 반비례하는 관계로부터 도출된 것이다.
기준전압(Vref11)(Vref12)은 하나의 고정된 값을 가질 수 있지만, 근본적으로는 본 발명에 따른 차동 증폭기의 웨이퍼 공정이 완료된 이후에 실시되는 소정의 테스트 과정을 통해 오프셋 전압의 크기를 검출함으로써 그 값이 결정된다고 할 수 있다. 즉, 검출된 오프셋 전압을 상쇄시킬 수 있는 저항값(즉, 엔모스 트랜지스터 MN13과 MN14의 턴 온 저항값)을 산출한 다음, 엔모스 트랜지스터(MN13)(MN14)가 산출된 저항값과 동일한 턴 온 저항값을 갖도록 할 수 있는 기준전압((Vref11)(Vref12)을 산출한다.
도 4는 본 발명에 따른 차동 증폭기에 입력되는 기준전압 발생회로의 일실시예를 나타낸 회로도이다. 도 4는 일종의 전압 분배기인데, 세 개의 저항(R1∼R3)이 전원전압(VDD) 단자와 접지(VSS) 단자 사이에 직렬 연결되고, 이와 병렬로 또 다른 세 개의 저항(R4∼R6)이 직렬 연결된다. 직렬 연결된 세 개의 저항들 가운데 중간에 연결된 저항(R2)(R5)은 가변저항으로서 두 개의 저항(R1)(R2)에 의해 분배된 전압을 더욱 세밀하게 가변시키기 위한 것이다. 이는 직렬 연결된 또 다른 세 개의 저항(R4∼R6)의 경우에도 동일하다. 즉, 두 개의 저항(R4)(R6)에 의해 분배된 전압을 가변저항(R5)을 통해 더욱 세밀하게 가변시키는 것이다. 이와 같은 기준전압 발생회로에서 기준전압(Vref11)은 가변저항(R2)에 의해 결정되는 전압이며, 다른 기준전압(Vref12)은 가변저항(R5)에 의해 결정되는 전압이다.
도 5는 본 발명에 따른 차동 증폭기를 이용한 반도체 메모리의 센스 앰프를 나타낸 회로도이다. 도 5에서 피모스 트랜지스터(MP31)와 두 개의 엔모스 트랜지스터(MN31)(MN32)가 직렬 연결되고, 이와 병렬로 또 다른 피모스 트랜지스터(MP32)와 두 개의 엔모스 트랜지스터(MN33)(MN34)가 직렬 연결된다. 피모스 트랜지스터(MP31)(MP32)의 소스에는 피모스 트랜지스터(MP33)를 통해 전원전압(VDD)이 공급되고, 엔모스 트랜지스터(MN32)(MN34)의 소스는 엔모스 트랜지스터(MN35)를 통해 접지(VSS)된다.
피모스 트랜지스터(MP31)와 엔모스 트랜지스터(MN31)의 게이트에는 비트바라인(/BL)에 실리는 전압이 공급된다. 또한 피모스 트랜지스터(MP32)와 엔모스 트랜지스터(MN33)의 공통 드레인 역시 비트바라인(/BL)에 연결된다. 피모스 트랜지스터(MP32)와 엔모스 트랜지스터(MN32)의 게이트에는 비트라인(BL)에 실리는 전압이 공급된다. 또한 피모스 트랜지스터(MP32)와 엔모스 트랜지스터(MN33)의 공통 드레인 역시 비트바라인(/BL)에 연결된다.
두 개의 엔모스 트랜지스터(MN32)(MN34)는 본 발명에 따라 부가된 것으로, 가변저항으로 동작한다. 즉, 기준전압(Vref21)(Vref22)에 의해 턴 온되어 소정의 턴 온 저항값을 제공한다.
전원전압(VDD)과 접지(VSS)에 각각 연결된 피모스 트랜지스터(MP33)와 엔모스 트랜지스터(MN35)의 각각의 게이트에는 센스앰프 구동신호(SAP)(SAN)가 입력된다. 이 센스앰프 구동신호(SAP)(SAN)는 상보신호로서, 센스앰프 구동신호(SAP)가 로우레벨로 되고 센스앰프 구동신호(SAN)가 하이레벨로 됨으로써 센스앰프가 동작할 수 있도록 한다.
비트라인(BL)과 비트바라인(/BL)을 통해 메모리 셀에 논리값 1의 데이타를 기록하거나 또는 메모리 셀로부터 논리값 1의 데이타 신호를 판독하는 경우에 비트라인(BL)의 전압이 비트라인 프리차지 전압(bit line precharge voltage)보다 다소 높아지며, 비트바라인(/BL)은 비트라인 프리차지 전압을 그대로 유지한다. 이때 비트라인(BL)과 비트바라인(/BL)의 전압차는 매우 작다. 반도체 메모리에서는 일반적으로 동작속도를 향상시키기 위하여 메모리 셀에 매우 적은 양의 전하가 저장되도록 설계하기 때문에 비트라인(BL)의 전압상승폭은 작을 수밖에 없다.
비트라인(BL)의 전압 상승에 의해 엔모스 트랜지스터(MN33)가 턴 온되어 비트바라인(/BL)의 전압은 접지 전압(VSS) 레벨까지 하강하지만, 비트바라인(/BL)의 전압 하강에 의해 피모스 트랜지스터(MP31)가 턴 온되어 비트라인(BL)의 전압이 전원전압(VDD)의 레벨까지 상승한다.
즉, 비트라인(BL)과 비트바라인(/BL)의 미세한 전압차가 전원전압(VDD)과 접지전압(VSS)의 레벨까지 증폭되는 것이다. 이와 같이 비트라인(BL)과 비트바라인(/BL)의 미세한 전압차를 전원전압(VDD)과 접지전압(VSS)까지 증폭하기 위해서는 비트라인(BL)과 비트바라인(/BL)의 미세한 전압차를 충분히 검출(sensing)할 수 있어야 한다. 그러나 공정상의 불일치 때문에 엔모스 트랜지스터(MN31)(MN33)의 특성이 일치하지 않아 허용된 값보다 큰 오프셋 전압이 발생할 수 있다. 이때 기준전압(Vref21)(Vref22)의 값을 조절하여 엔모스 트랜지스터(MN32)(MN34)의 턴 온 저항값을 제어함으로써 오프셋 전압을 상쇄시킬 수 있는 것이다.
본 발명은 차동 증폭기에 오프셋 전압 제어용 가변저항소자를 부가하고, 차동 증폭기의 오프셋 전압의 크기에 따라 이 가변저항소자의 저항값을 조절하여 차동증폭기를 구성하는 소자들의 전기적 특성의 불일치에 의해 발생하는 오프셋 전압을 상쇄시켜서 안정된 동작특성을 갖도록 하는 효과를 제공한다.

Claims (3)

  1. 차동 증폭기에 있어서,
    소정의 저항값을 갖는 제 1 부하저항과, 게이트에 제 1 입력전압이 입력되는 제 1 구동 트랜지스터, 제 1 기준전압에 따라 저항값이 가변 조정되는 제 1 가변저항, 소정 크기의 전류구동능력을 갖는 정전류원이 전원전압 단자와 접지 단자 사이에 직렬 연결되고;
    소정의 저항값을 갖는 제 2 부하저항과, 게이트에 제 2 입력전압이 입력되는 제 2 구동 트랜지스터, 제 2 기준전압에 따라 저항값이 가변 조정되는 제 2 가변저항이 상기 전원전압 단자와 상기 정전류원 사이에 직렬 연결되는 차동증폭기.
  2. 청구항 1에 있어서 상기 제 1 부하저항과 상기 제 2 부하저항은,
    각각의 소스에 상기 전원전압이 공급되고, 각각의 게이트가 각각의 드레인에 연결되어 상기 제 1 구동 트랜지스터의 드레인과 상기 제 2 구동 트랜지스터의 드레인에 각각 연결되는 차동 증폭기.
  3. 청구항 1에 있어서 상기 제 1 가변저항과 상기 제 2 가변저항은,
    상기 제 1 기준전압과 상기 제 2 기준전압이 각각의 게이트에 입력되어, 상기 제 1 기준전압과 상기 제 2 기준전압에 따라 전류구동능력이 결정되는 차동 증폭기.
KR1019980010267A 1998-03-25 1998-03-25 차동 증폭기 Expired - Fee Related KR100271796B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980010267A KR100271796B1 (ko) 1998-03-25 1998-03-25 차동 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980010267A KR100271796B1 (ko) 1998-03-25 1998-03-25 차동 증폭기

Publications (2)

Publication Number Publication Date
KR19990075832A KR19990075832A (ko) 1999-10-15
KR100271796B1 true KR100271796B1 (ko) 2000-11-15

Family

ID=19535343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980010267A Expired - Fee Related KR100271796B1 (ko) 1998-03-25 1998-03-25 차동 증폭기

Country Status (1)

Country Link
KR (1) KR100271796B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7564272B2 (en) 2005-09-26 2009-07-21 Oki Semiconductor Co., Ltd. Differential amplifier

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101298286B1 (ko) * 2011-11-30 2013-08-20 삼성전기주식회사 자이로센서 오프셋 자동 보정회로, 자이로센서 시스템 및 자이로센서 오프셋 자동 보정방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7564272B2 (en) 2005-09-26 2009-07-21 Oki Semiconductor Co., Ltd. Differential amplifier

Also Published As

Publication number Publication date
KR19990075832A (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
JP4509532B2 (ja) 少なくとも２つの異なった抵抗状態を有するメモリ用センス増幅器バイアス回路
US6147514A (en) Sense amplifier circuit
KR100442226B1 (ko) 반도체 집적 회로
EP1417752B1 (en) High-bandwidth low-voltage gain cell and voltage follower having an enhanced transconductance
JP2885120B2 (ja) 演算増幅器
US4940907A (en) Precision CMOS comparator with hysteresis
US4670675A (en) High gain sense amplifier for small current differential
KR100190763B1 (ko) 차동 증폭기
US7477560B2 (en) Semiconductor integrated circuit device and trimming method of semiconductor integrated circuit device
US5801523A (en) Circuit and method of providing a constant current
US6133764A (en) Comparator circuit and method
US5369614A (en) Detecting amplifier with current mirror structure
US6653892B2 (en) Squelch circuit to create a squelch waveform for USB 2.0
JPH052037A (ja) ゼロクロス検出回路
US20140354361A1 (en) Sense amplifiers including bias circuits
US7068552B2 (en) Sense amplifier
KR100271796B1 (ko) 차동 증폭기
KR100363139B1 (ko) 버퍼회로및바이어스회로
US7737781B2 (en) Differential amplifier and input circuit using the same
US6538496B1 (en) Low voltage, high impedance current mirrors
KR970001311B1 (ko) 차동 증폭기
JPH08307224A (ja) 演算増幅回路
KR100609995B1 (ko) 반도체 메모리 장치
KR100670727B1 (ko) 전류미러형 감지증폭기
KR100214477B1 (ko) 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980325

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19980325

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20000721

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000819

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000821

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20030718

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20040719

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20050721

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20060720

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20070720

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20080728

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20090727

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20100726

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee