KR100271661B1 - Method for fabricating semiconductor device - Google Patents
Method for fabricating semiconductor device Download PDFInfo
- Publication number
- KR100271661B1 KR100271661B1 KR1019980024399A KR19980024399A KR100271661B1 KR 100271661 B1 KR100271661 B1 KR 100271661B1 KR 1019980024399 A KR1019980024399 A KR 1019980024399A KR 19980024399 A KR19980024399 A KR 19980024399A KR 100271661 B1 KR100271661 B1 KR 100271661B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- oxide film
- etching
- forming
- oxide
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 150000004767 nitrides Chemical class 0.000 claims abstract description 41
- 238000005530 etching Methods 0.000 claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 238000002955 isolation Methods 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims abstract description 13
- 238000001312 dry etching Methods 0.000 claims abstract description 6
- 150000002500 ions Chemical class 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 12
- 238000000926 separation method Methods 0.000 abstract description 12
- 230000006866 deterioration Effects 0.000 abstract description 4
- 230000005684 electric field Effects 0.000 abstract description 4
- 238000000206 photolithography Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자 제조방법에 관한 것으로, 종래 반도체 소자 제조방법은 트랜치구조를 형성하고, 그 트랜치구조의 내부에 산화막을 증착하여 사용하는 분리구조의 측면에서 기판의 일부가 노출되어 전계 집중에 의해 기판에 형성한 반도체 소자의 특성이 열화되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판에 트랜치구조를 형성하고 그 트랜치구조 내에 산화막을 증착하여 분리구조를 형성하는 분리구조 형성단계와; 상기 분리구조의 측면 기판에 모스 트랜지스터를 제조하는 모스 트랜지스터 형성단계를 포함하는 반도체 소자 제조방법에 있어서, 상기 분리구조 형성단계는 기판의 상부에 패드산화막과 제 1질화막을 순차적으로 증착하고, 사진식각공정을 통해 상기 제 1질화막, 패드산화막 및 기판에 트랜치구조를 형성한 후, 그 트랜치구조 내에 제 1산화막을 증착하는 단계와; 상기 제 1질화막을 선택적으로 제거하고, 상기 제 1산화막 및 패드산화막의 상부전면에 얇은 제 2질화막과 두꺼운 제 2산화막을 증착하고, 건식식각하여 상기 제 1산화막의 측면에 산화막 측벽을 형성하는 단계와; 상기 산화막 측벽의 측면에 증착된 제 2질화막을 제거하고, 그 제 2질화막의 하부 기판을 소정 깊이로 식각하는 단계와; 상기 산화막 측벽 전부와 상기 제 1산화막의 상부 일부를 식각하는 단계와; 상기 측벽의 식각으로 노출된 제 2질화막을 식각하고, 그 하부의 제 1산화막 및 패드산화막을 식각하여 상기 기판에 형성한 트랜치구조의 내부에만 제 1산화막을 잔존시키는 단계로 구성되어 질화막을 이용하여 분리구조의 상부 측면부가 식각되는 것을 방지하여 그 분리구조의 측면에서 기판이 노출되는 것을 방지하여 전계집중에 의해 소자의 특성이 열화되는 것을 방지하는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device. In the related art, a method for manufacturing a semiconductor device includes forming a trench structure and exposing a part of a substrate in terms of a separation structure in which an oxide film is deposited inside the trench structure to expose a portion of the substrate. There is a problem in that the characteristics of the semiconductor device formed on the substrate deteriorate. In view of the above problems, the present invention provides a separation structure forming step of forming a isolation structure by forming a trench structure on a substrate and depositing an oxide film in the trench structure; In the method of manufacturing a semiconductor device comprising a MOS transistor forming step of manufacturing a MOS transistor on the side substrate of the isolation structure, the isolation structure forming step is to sequentially deposit a pad oxide film and the first nitride film on top of the substrate, and etching Forming a trench structure in the first nitride film, the pad oxide film, and the substrate through a process, and then depositing a first oxide film in the trench structure; Selectively removing the first nitride layer, depositing a thin second nitride layer and a thick second oxide layer on upper surfaces of the first oxide layer and the pad oxide layer, and dry etching to form an oxide sidewall on a side surface of the first oxide layer Wow; Removing the second nitride film deposited on the side surface of the oxide film sidewall and etching the lower substrate of the second nitride film to a predetermined depth; Etching all of the oxide sidewalls and an upper portion of the first oxide layer; Etching the second nitride film exposed by the etching of the sidewall, and etching the first oxide film and the pad oxide film below the first oxide film and leaving only the first oxide film inside the trench structure formed on the substrate. The upper side portion of the separation structure is prevented from being etched, thereby preventing the substrate from being exposed at the side of the separation structure, thereby preventing deterioration of device characteristics by electric field concentration.
Description
본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 분리구조의 주변부 기판에 단차를 형성하고, 그 단차영역에 모스 트랜지스터의 게이트를 형성하여 집적도를 향상시키며, 분리특성을 향상시키는데 적당하도록 한 반도체 소자 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and in particular, to form a step on a peripheral substrate of a separation structure, and to form a gate of a MOS transistor in the step area to improve the degree of integration and to improve the separation characteristics. It is about a method.
일반적으로, 모스 트랜지스터 등의 반도체 소자는 기판에 필드산화막으로 대표되는 분리영역을 형성하여 그 반도체 소자가 형성될 액티브영역을 정의하며, 그 액티브영역에 제조하게 된다. 상기 분리영역은 로코스(LOCOS)공정을 통해 제조하는 필드산화막이 면적을 많이 차지 하기 때문에 트랜치구조를 형성하고, 그 트랜치구조의 내부에 산화막을 증착하는 방법을 사용하고 있으며, 이와 같은 종래 반도체 소자 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.In general, a semiconductor device such as a MOS transistor forms an isolation region represented by a field oxide film on a substrate, defines an active region in which the semiconductor element is to be formed, and is manufactured in the active region. The isolation region uses a method of forming a trench structure and depositing an oxide film inside the trench structure because a field oxide film manufactured by a LOCOS process occupies a large area. When described in detail with reference to the accompanying drawings the manufacturing method as follows.
도1a 내지 도1c는 종래 반도체 소자 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 일부에 사진식각공정을 통해 트랜치구조를 형성하고, 그 트랜치구조 및 기판(1)의 상부에 산화막(2)을 증착하고, 그 산화막(2)을 식각하여 상기 트랜치구조의 내부에만 산화막(2)을 잔존시키는 단계(도1a)와; 상기 기판(1)의 상부 중앙에 게이트산화막과 다결정실리콘을 증착하여 게이트(3)를 형성하고, 그 게이트(3)의 측면 기판(1) 하부에 저농도 불순물 이온을 이온주입하여 저농도 소스 및 드레인(4)을 형성하는 단계(도1b)와; 상기 게이트(3)의 측면에 산화막 측벽(5)을 형성하고, 그 측벽(5)의 측면 기판(1)의 하부에 고농도 불순물 이온을 이온주입하여 고농도 소스 및 드레인(6)을 형성하는 단계(도1c)로 구성된다.1A to 1C illustrate a process cross-sectional view of a conventional semiconductor device manufacturing process. As shown therein, a trench structure is formed on a part of a substrate 1 through a photolithography process, and the oxide structure is formed on the trench structure and the substrate 1. (2) depositing and etching the oxide film (2) so that the oxide film (2) remains only inside the trench structure (FIG. 1A); A gate oxide film and polysilicon are deposited on the upper center of the substrate 1 to form the gate 3, and low concentration impurity ions are implanted under the side substrate 1 of the gate 3 to form a low concentration source and drain ( 4) forming (FIG. 1B); Forming an oxide film sidewall 5 on the side of the gate 3 and implanting high concentration impurity ions into the lower portion of the side substrate 1 of the sidewall 5 to form a high concentration source and drain 6 ( 1c).
이하, 상기와 같은 종래 반도체 소자 제조방법을 좀 더 상세히 설명한다.Hereinafter, a conventional method of manufacturing a semiconductor device as described above will be described in more detail.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 사진식각공정을 통한 건식식각으로, 다수의 트랜치구조를 형성한다. 이때의 사진식각공정의 하드마스크는 산화막 등의 절연막을 사용하여 기판(1)과 선택적식각이 가능하도록 한다.First, as shown in FIG. 1A, a plurality of trench structures are formed on the substrate 1 by dry etching through a photolithography process. In this case, the hard mask of the photolithography process may be selectively etched with the substrate 1 using an insulating film such as an oxide film.
그 다음, 상기 하드마스크를 제거하여 트랜치구조가 형성된 기판(1)을 모두 노출시키며, 상기 노출된 기판(1)의 상부에 산화막(2)을 두껍게 증착하여 상기 형성한 트랜치구조가 산화막(2)으로 채워질 수 있도록 한다.Thereafter, the hard mask is removed to expose all of the substrates 1 on which the trench structures are formed, and a thick oxide film 2 is deposited on the exposed substrate 1 to form the trench structures. To be filled.
그 다음, 상기 산화막(2)을 습식식각하여 트랜치구조가 형성되지 않은 영역의 기판(1) 상부를 노출시킨다. 이때, 상기 식각으로 트랜치구조의 내부에만 산화막(2)이 잔존하게 되며, 그 잔존하는 산화막의 주변부는 식각되어 상기 트랜치구조의 상부 주변의 각진 기판(1) 영역이 노출된다.Next, the oxide film 2 is wet-etched to expose the upper portion of the substrate 1 in the region where the trench structure is not formed. At this time, the oxide film 2 remains only inside the trench structure by the etching, and the peripheral portion of the remaining oxide film is etched to expose the angled substrate 1 region around the upper portion of the trench structure.
이와 같이 트랜치구조의 상부에서 각이진 기판(1) 영역이 노출되어 그 각진부분에서 전계가 집중되어 반도체 소자를 열화시키는 결과를 나타낸다.As described above, an area of the angled substrate 1 is exposed in the upper portion of the trench structure, and an electric field is concentrated in the angled portion, resulting in deterioration of the semiconductor device.
그 다음, 도1b에 도시한 바와 같이 상기 트랜치구조가 형성되지 않은 평탄한 기판(1)의 상부에 게이트 산화막과 다결정실리콘을 증착하고, 패터닝하여 상기 산화막(2)의 사이 기판(1)의 중앙부에 게이트(3)를 형성한다.Next, as shown in FIG. 1B, a gate oxide film and polysilicon are deposited on the flat substrate 1 on which the trench structure is not formed, and patterned to form a center portion of the substrate 1 between the oxide films 2. The gate 3 is formed.
그 다음, 상기 게이트(3)와 산화막(2)의 사이에 노출된 기판(1)에 불순물 이온을 저농도로 이온주입하여 저농도 소스 및 드레인(4)을 형성한다.Subsequently, a low concentration source and drain 4 are formed by implanting impurity ions at low concentration into the substrate 1 exposed between the gate 3 and the oxide film 2.
그 다음, 도1c에 도시한 바와 같이 상기 게이트(3)와 저농도 소스 및 드레인(4)의 상부에 산화막을 증착하고, 건식식각하여 상기 게이트(3)의 측면에 산화막 측벽(5)을 형성한다.Next, as shown in FIG. 1C, an oxide film is deposited on the gate 3, the low concentration source and the drain 4, and dry-etched to form an oxide film sidewall 5 on the side of the gate 3. .
그 다음, 상기 측벽(5)과 분리구조인 산화막(2)의 사이 기판(1)에 불순물 이온을 고농도로 이온주입하여 고농도 소스 및 드레인(6)을 형성하여 반도체 소자를 제조하게 된다.Then, a high concentration source and drain 6 are formed by implanting impurity ions into the substrate 1 between the sidewall 5 and the oxide film 2 having a separation structure to form a high concentration source and drain 6 to manufacture a semiconductor device.
상기한 바와 같이 종래 반도체 소자 제조방법은 트랜치구조를 형성하고, 그 트랜치구조의 내부에 산화막을 증착하여 사용하는 분리구조의 측면에서 기판의 일부가 노출되어 전계 집중에 의해 기판에 형성한 반도체 소자의 특성이 열화되는 문제점과 아울러 모스 트랜지스터의 게이트를 평면상에 형성하여 집적도가 감소하는 문제점이 있었다.As described above, the conventional semiconductor device manufacturing method forms a trench structure, and a portion of the substrate is exposed from the side of the isolation structure in which an oxide film is deposited inside the trench structure, whereby a portion of the substrate is formed on the substrate by electric field concentration. In addition to the deterioration of the characteristics, there is a problem that the integration degree is reduced by forming a gate of the MOS transistor on a plane.
이와 같은 문제점을 감안한 본 발명은 분리구조의 상부 측면이 식각되는 것을 방지하며, 모스 트랜지스터의 게이트를 각기다른 평면상에 형성하여 집적도를 향상시킨 반도체 소자 제조방법을 제공함에 그 목적이 있다.In view of the above problems, an object of the present invention is to prevent an upper side of an isolation structure from being etched, and to provide a method of fabricating a semiconductor device having improved gate density by forming gates of MOS transistors on different planes.
도1a 내지 도1c는 종래 반도체 소자의 제조공정 수순단면도.1A to 1C are cross-sectional views of a manufacturing process of a conventional semiconductor device.
도2a 내지 도2h는 본 발명 반도체 소자의 제조공정 수순단면도.2A to 2H are cross-sectional views of a manufacturing process of the semiconductor device of the present invention.
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
1:기판 2,4,6:산화막1: substrate 2, 4, 6: oxide film
3,5:질화막 7:게이트3, 5: nitride film 7: gate
8:저농도 소스 및 드레인 9:측벽8: Low concentration source and drain 9: Side wall
10:고농도 소스 및 드레인10: high concentration source and drain
상기와 같은 목적은 기판에 트랜치구조를 형성하고 그 트랜치구조 내에 산화막을 증착하여 분리구조를 형성하는 분리구조 형성단계와; 상기 분리구조의 측면 기판에 모스 트랜지스터를 제조하는 모스 트랜지스터 형성단계를 포함하는 반도체 소자 제조방법에 있어서, 상기 분리구조 형성단계는 기판의 상부에 패드산화막과 제 1질화막을 순차적으로 증착하고, 사진식각공정을 통해 상기 제 1질화막, 패드산화막 및 기판에 트랜치구조를 형성한 후, 그 트랜치구조 내에 제 1산화막을 증착하는 단계와; 상기 제 1질화막을 선택적으로 제거하고, 상기 제 1산화막 및 패드산화막의 상부전면에 얇은 제 2질화막과 두꺼운 제 2산화막을 증착하고, 건식식각하여 상기 제 1산화막의 측면에 산화막 측벽을 형성하는 단계와; 상기 산화막 측벽의 측면에 증착된 제 2질화막을 제거하고, 그 제 2질화막의 하부 기판을 소정 깊이로 식각하는 단계와; 상기 산화막 측벽 전부와 상기 제 1산화막의 상부 일부를 식각하는 단계와; 상기 측벽의 식각으로 노출된 제 2질화막을 식각하고, 그 하부의 제 1산화막 및 패드산화막을 식각하여 상기 기판에 형성한 트랜치구조의 내부에만 제 1산화막을 잔존시키는 단계로 구성하고, 상기 모스 트랜지스터 형성단계는 상기 분리구조 형성단계에서 기판의 식각으로 단차가 형성된 영역에 모스 트랜지스터의 게이트를 형성하고, 그 게이트의 측면 기판에 저농도 불순물 이온을 이온주입하여, 저농도 소스 및 드레인을 형성하는 단계와; 상기 게이트의 측면에 측벽을 형성하고, 그 측벽의 측면 기판 하부에 고농도 불순물 이온을 이온주입하여 고농도 소스 및 드레인을 형성하는 단계로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The above object is to form a trench structure on the substrate and to form an isolation structure by depositing an oxide film in the trench structure to form a separation structure; In the method of manufacturing a semiconductor device comprising a MOS transistor forming step of manufacturing a MOS transistor on the side substrate of the isolation structure, the isolation structure forming step is to sequentially deposit a pad oxide film and the first nitride film on top of the substrate, and etching Forming a trench structure in the first nitride film, the pad oxide film, and the substrate through a process, and then depositing a first oxide film in the trench structure; Selectively removing the first nitride layer, depositing a thin second nitride layer and a thick second oxide layer on upper surfaces of the first oxide layer and the pad oxide layer, and dry etching to form an oxide sidewall on a side surface of the first oxide layer Wow; Removing the second nitride film deposited on the side surface of the oxide film sidewall and etching the lower substrate of the second nitride film to a predetermined depth; Etching all of the oxide sidewalls and an upper portion of the first oxide layer; Etching the second nitride film exposed by the etching of the sidewall, and etching the first oxide film and the pad oxide film below the first oxide film and leaving the first oxide film only inside the trench structure formed on the substrate, wherein the MOS transistor is formed. The forming step may include forming a gate of the MOS transistor in a region where the step is formed by etching the substrate in the separation structure forming step, and implanting low concentration impurity ions into the side substrate of the gate to form a low concentration source and a drain; It is achieved by forming a sidewall on the side of the gate, and by implanting a high concentration of impurity ions into the lower side of the side substrate of the sidewall to form a high concentration source and drain, with reference to the accompanying drawings of the present invention It will be described in detail as follows.
도2a 내지 도2h는 본 발명 반도체 소자의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 산화막(2)과 질화막(3)을 순차적으로 증착하고, 사진식각공정을 통해 상기 질화막(3), 산화막(2) 및 기판(1)을 부분적으로 식각하여 트랜치구조를 형성한 후, 그 트랜치구조 내에 산화막(4)을 증착하는 단계(도2a)와; 상기 질화막(3)을 선택적으로 제거하고, 상기 산화막(2),(4)의 상부전면에 얇은 질화막(5)과 두꺼운 산화막(6)을 증착하고, 건식식각하여 상기 산화막(4)의 측면에 산화막 측벽(6)을 형성하는 단계(도2c)와; 상기 산화막 측벽(6)의 측면에 증착된 질화막(5)을 제거하고, 그 질화막(5)의 하부 기판(1)을 소정 깊이로 식각하는 단계(도2d)와; 상기 산화막 측벽(6)과 상기 산화막(4)을 식각하는 단계(도2e)와; 상기 측벽(6)의 식각으로 노출된 질화막(5)을 식각하고, 그 하부의 산화막(2),(4)을 식각하여 상기 기판(1)에 형성한 트랜치구조의 내부에만 산화막(4)을 잔존시키는 단계(도2f)와; 상기 기판(1)의 식각으로 단차가 형성된 영역에 모스 트랜지스터의 게이트(7)를 형성하고, 그 게이트(7)의 측면 기판(1)에 저농도 불순물 이온을 이온주입하여, 저농도 소스 및 드레인(8)을 형성하는 단계(도2g)와; 상기 게이트(7)의 측면에 측벽(9)을 형성하고, 그 측벽(9)의 측면 기판(1) 하부에 고농도 불순물 이온을 이온주입하여 고농도 소스 및 드레인을 형성하는 단계(도2h)를 포함하여 구성된다.2A to 2H are cross-sectional views of a manufacturing process of the semiconductor device according to the present invention. As shown therein, an oxide film 2 and a nitride film 3 are sequentially deposited on the substrate 1, and the photolithography process is performed. Partially etching the nitride film 3, the oxide film 2, and the substrate 1 to form a trench structure, and then depositing an oxide film 4 in the trench structure (FIG. 2A); The nitride film 3 is selectively removed, and a thin nitride film 5 and a thick oxide film 6 are deposited on the upper surfaces of the oxide films 2 and 4, and dry-etched to the side of the oxide film 4. Forming an oxide film sidewall 6 (FIG. 2C); Removing the nitride film 5 deposited on the side of the oxide sidewall 6 and etching the lower substrate 1 of the nitride film 5 to a predetermined depth (FIG. 2D); Etching the oxide sidewall (6) and the oxide film (4) (FIG. 2E); The nitride film 5 exposed by the etching of the sidewall 6 is etched, and the oxide film 4 is formed only in the trench structure formed on the substrate 1 by etching the oxide films 2 and 4 below. Remaining (FIG. 2F); The gate 7 of the MOS transistor is formed in an area where a step is formed by etching the substrate 1, and ionized implants of low concentration impurity ions into the side substrate 1 of the gate 7 to form a low concentration source and drain 8. Forming a) (Fig. 2g); Forming a sidewall 9 on the side of the gate 7 and implanting high concentration impurity ions under the side substrate 1 of the sidewall 9 to form a high concentration source and drain (FIG. 2H). It is configured by.
이하, 상기와 같은 본 발명 반도체 소자 제조방법을 좀 더 상세히 설명한다.Hereinafter, a method of manufacturing the semiconductor device of the present invention as described above will be described in more detail.
먼저, 도2a에 도시한 바와 같이 기판(1)의 상부에 산화막(2)과 질화막(3)을 순차적으로 증착한다. 이때의 산화막(2)은 질화막(3)이 상기 기판(1)의 상부에 직접 증착되는 경우 발생할 수 있는 기판(1)의 손상을 방지하는 패드산화막의 역할을 하게 된다.First, as shown in FIG. 2A, an oxide film 2 and a nitride film 3 are sequentially deposited on the substrate 1. At this time, the oxide film 2 serves as a pad oxide film that prevents damage to the substrate 1 that may occur when the nitride film 3 is directly deposited on the substrate 1.
그 다음, 사진식각공정을 통해 상기 질화막(3)과 산화막(2) 및 기판(1)의 일부를 건식식각하여 트랜치구조를 형성한다.Then, a trench structure is formed by dry etching the nitride film 3, the oxide film 2, and a part of the substrate 1 through a photolithography process.
그 다음, 상기 질화막(3)의 상부전면에 산화막(4)을 증착하고, 습식식각하여 상기 형성한 트랜치구조의 내부에 위치하는 산화막(4) 만을 잔존시킨다.Then, an oxide film 4 is deposited on the upper surface of the nitride film 3, and only the oxide film 4 located inside the trench structure formed by wet etching remains.
그 다음, 도2b에 도시한 바와 같이 상기 질화막(3)을 제거하여 상기 산화막(4)을 돌출시킨 후, 다시 얇은 질화막(5)과 두꺼운 산화막(6)을 상기 산화막(2),(4)의 상부전면에 증착한다.Then, as shown in FIG. 2B, the nitride film 3 is removed to protrude the oxide film 4, and then the thin nitride film 5 and the thick oxide film 6 are further replaced with the oxide films 2 and 4, respectively. It is deposited on the upper surface of the top.
그 다음, 도1c에 도시한 바와 같이 상기 산화막(6)을 건식식각하여 상기 질화막(5)의 일부를 사이에 두고 돌출된 산화막(4)의 측면부에 위치하는 측벽(6)을 형성한다.Next, as shown in FIG. 1C, the oxide film 6 is dry-etched to form sidewalls 6 positioned at the side portions of the oxide film 4 protruding with a portion of the nitride film 5 interposed therebetween.
그 다음, 도1d에 도시한 바와 같이 상기 산화막(4)과 산화막 측벽(6)을 식각마스크로 하는 식각공정으로 상기 측벽(6)의 측면에 증착된 질화막(5), 산화막(2)을 식각하여 기판(1)의 일부를 노출시킨다.Next, as illustrated in FIG. 1D, the nitride film 5 and the oxide film 2 deposited on the side surfaces of the sidewall 6 are etched by an etching process using the oxide film 4 and the oxide film sidewall 6 as an etch mask. A portion of the substrate 1 is exposed.
그 다음, 상기 노출된 기판(1)의 상부를 소정깊이로 식각한다. 이때의 식각은 건식식각인 이방성식각으로 실시한다.Then, the upper portion of the exposed substrate 1 is etched to a predetermined depth. At this time, the etching is performed by dry etching anisotropic etching.
이와 같은 공정으로 상기 측벽(6)의 하부 기판(1)과 측벽(6)의 측면 기판(1) 영역에는 단차가 발생한다. 즉, 기판(1)의 표면적이 증가하게 된다.In this process, a step is generated in the lower substrate 1 of the side wall 6 and the region of the side substrate 1 of the side wall 6. In other words, the surface area of the substrate 1 is increased.
그 다음, 도1e에 도시한 바와 같이 상기 측벽(6)을 제거하여 그 하부의 질화막(5)을 노출시킨다. 이때 측벽(6)의 제거와 동시에 상기 트랜치구조의 내부에 증착된 산화막(4)의 상부 또한 식각되어 그 산화막(4)의 표면이 상기 질화막(5)의 하부에 잔존하는 산화막(2)의 표면과 동일 평면상에 위치하도록 한다.Next, as shown in FIG. 1E, the sidewall 6 is removed to expose the lower nitride film 5 thereon. At the same time, the upper side of the oxide film 4 deposited inside the trench structure is also etched at the same time as the sidewall 6 is removed, so that the surface of the oxide film 2 remains below the nitride film 5. And coplanar with.
그 다음, 도2f에 도시한 바와 같이 상기 질화막(5)과 산화막(2)을 제거하여 단차가 형성된 기판(1)과 그 기판(1)의 단차중 표면의 높이가 높은 영역에 형성한 트랜치구조 내에 위치하는 분리구조인 산화막(4)을 형성한다.Next, as shown in FIG. 2F, the trench structure formed by removing the nitride film 5 and the oxide film 2 and forming a stepped substrate 1 and a region having a high surface height during the stepped substrate 1 is formed. An oxide film 4 having a separation structure located therein is formed.
그 다음, 도2g에 도시한 바와 같이 상기 기판(1)의 식각으로 단차가 형성된 영역에 게이트산화막과 다결정실리콘을 증착하여 게이트(7)를 형성한다. 이때, 상기 기판(1)의 식각된 영역측 단차영역에 게이트를 형성하여 좁은 면적에서 게이트를 형성하는 것과 동일한 효과를 나타낼 수 있다.Next, as shown in FIG. 2G, the gate 7 is formed by depositing a gate oxide film and polysilicon in a region where a step is formed by etching the substrate 1. In this case, a gate may be formed in the etched region side stepped region of the substrate 1 to have the same effect as forming a gate in a narrow area.
그 다음, 상기 게이트(7)의 측면 기판 하부에 저농도 불순물 이온을 이온주입하여 저농도 소스 및 드레인(8)을 형성한다.Next, low concentration impurity ions are implanted into the lower side substrate of the gate 7 to form the low concentration source and drain 8.
그 다음, 도2h에 도시한 바와 같이 상기 게이트(7)의 상부에 산화막을 증착하고, 건식식각하여 상기 게이트(7)의 측면에 측벽(9)을 형성하고, 그 측벽(9)의 측면에 기판(1)에 고농도 불순물 이온을 이온주입하여 고농도 소스 및 드레인(10)을 형성한다.Then, as shown in FIG. 2H, an oxide film is deposited on the gate 7 and dry-etched to form sidewalls 9 on the side surfaces of the gate 7 and on the side surfaces of the side walls 9. High concentration of impurity ions are implanted into the substrate 1 to form the high concentration source and drain 10.
상기한 바와 같이 본 발명은 질화막을 이용하여 분리구조의 상부 측면부가 식각되는 것을 방지하여 그 분리구조의 측면에서 기판이 노출되는 것을 방지하여 전계집중에 의해 소자의 특성이 열화되는 것을 방지하는 효과와 아울러 기판에 단차를 형성한 후, 그 단차가 발생한 부분에 모스 트랜지스터의 게이트를 형성하여 집적도를 향상시키는 효과가 있다.As described above, the present invention has the effect of preventing the upper side portion of the separation structure from being etched using the nitride film to prevent the substrate from being exposed from the side of the separation structure, thereby preventing the deterioration of the characteristics of the device due to electric field concentration. In addition, after the step is formed on the substrate, the gate of the MOS transistor is formed in a portion where the step occurs, thereby improving the degree of integration.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980024399A KR100271661B1 (en) | 1998-06-26 | 1998-06-26 | Method for fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980024399A KR100271661B1 (en) | 1998-06-26 | 1998-06-26 | Method for fabricating semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000003208A KR20000003208A (en) | 2000-01-15 |
| KR100271661B1 true KR100271661B1 (en) | 2000-12-01 |
Family
ID=19540958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980024399A KR100271661B1 (en) | 1998-06-26 | 1998-06-26 | Method for fabricating semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100271661B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100839752B1 (en) * | 2006-09-25 | 2008-06-19 | 전북대학교산학협력단 | Manufacture method of semiconductor device structure using self-aligned epitaxial layers |
-
1998
- 1998-06-26 KR KR1019980024399A patent/KR100271661B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000003208A (en) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH098321A (en) | Transistor structure of semiconductor element and its manufacture | |
| US6380088B1 (en) | Method to form a recessed source drain on a trench side wall with a replacement gate technique | |
| JPH05166835A (en) | Self-aligning polysilicon contact | |
| KR100271661B1 (en) | Method for fabricating semiconductor device | |
| KR100343471B1 (en) | Method for fabricating a semiconductor | |
| KR100280539B1 (en) | Semiconductor device manufacturing method | |
| KR100486120B1 (en) | Method for forming of mos transistor | |
| JP4180809B2 (en) | Manufacturing method of semiconductor device | |
| KR101119739B1 (en) | Method for Forming Transistor of Semiconductor Device | |
| KR20030049783A (en) | Method of forming an isolation film in semiconductor device | |
| KR100319634B1 (en) | Manufacturing method for semiconductor device | |
| KR100280522B1 (en) | Semiconductor Memory Manufacturing Method | |
| KR100525114B1 (en) | Manufacturing method of semiconductor device | |
| KR100273299B1 (en) | Method for fabricating mos transistor | |
| KR100280537B1 (en) | Semiconductor device manufacturing method | |
| JP3523244B1 (en) | Method for manufacturing semiconductor device | |
| KR100273685B1 (en) | Method for forming semiconductor device | |
| KR100307536B1 (en) | Manufacturing method for cell transistor in dram | |
| KR100760949B1 (en) | Method for Forming Semiconductor Device | |
| KR20010003046A (en) | method for forming self-align contact hole in semiconductor device | |
| KR100298463B1 (en) | Method for manufacturing semiconductor device the same | |
| KR0147770B1 (en) | Manufacture method of semiconductor device | |
| CN118039566A (en) | Semiconductor structure and preparation method thereof | |
| KR20000051805A (en) | Manufacturing method for semiconductor memory | |
| KR19990080191A (en) | MOS transistor manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090727 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |