[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100278285B1 - 씨모스 이미지센서 및 그 제조방법 - Google Patents

씨모스 이미지센서 및 그 제조방법 Download PDF

Info

Publication number
KR100278285B1
KR100278285B1 KR1019990006036A KR19990006036A KR100278285B1 KR 100278285 B1 KR100278285 B1 KR 100278285B1 KR 1019990006036 A KR1019990006036 A KR 1019990006036A KR 19990006036 A KR19990006036 A KR 19990006036A KR 100278285 B1 KR100278285 B1 KR 100278285B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
region
doped region
image sensor
gate
Prior art date
Application number
KR1019990006036A
Other languages
English (en)
Other versions
KR19990072885A (ko
Inventor
이주일
이난이
우드워드양
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19534037&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100278285(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Publication of KR19990072885A publication Critical patent/KR19990072885A/ko
Application granted granted Critical
Publication of KR100278285B1 publication Critical patent/KR100278285B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

본 발명은 이미지센서 및 그 제조방법에 관한 것으로, 예컨대 5V 이하의 낮은 전원전압에서 완전 공핍 가능 전압을 얻을 수 있는 저전압 포토다이오드(Photo Diode)를 갖는 CMOS 이미지센서를 제공하고자 하며, 또한 현재 성숙되어 있는 서브마이크론(Submicron)급 CMOS 공정을 이용하여 상기 저전압 포토다이오드와 MOSFET들로 구성된 CMOS 이미지센서의 단위화소(Unit Pixel)를 제조하는 방법을 제공하고자 하는 것이다. 아울러, 본 발명은 상기 저전압 포토다이오드에서 생성된 광전하를 플로팅확산영역으로 전송하는 효율, 즉 전하전달효율(charge transfer efficiency)을 극대화하기 위한 CMOS 이미지센서의 단위화소 및 그 제조방법을 제공하고자 한다.

Description

씨모스 이미지센서 및 그 제조방법{CMOS IMAGE SENSOR AND METHOD FOR FABRICATING THE SAME}
본 발명은 이미지센서 및 그 제조 방법에 관한 것으로, 특히 서브마이크론(submicron) CMOS(complementary metal oxide semiconductor) 기술을 사용하여 집적화한 CMOS 이미지센서의 단위 화소 구조 및 그 제조 방법에 관한 것이다.
CMOS 이미지센서는 아날로그 또는 디지털 TV나 비디오(Video) 등을 주축으로 한 기존 이미지센서 시장에서의 성장뿐만 아니라 컴퓨터(Computer) 산업과 통신산업 등의 발달에 따른 디지털 일렉트릭 스틸 카메라(Digital Electric Still Camera), PC 카메라, 디지털 캠코더(Camcoder), PCS(personal Communication System) 시장의 성장에 비례하여 수요의 증대가 기대되며, 또한, 비디오 게임(Video Game) 기기, 경비용 카메라(Security Camera), 의료용 마이크로 카메라(Micro Camera), HDTV 등의 분야에서도 수요증가가 예상되고 있다.
도1은 통상의 CCD(charge coupled device) 이미지센서의 구성을 나타내는 블록도로서, 도1에 도시된 바와 같이, 통상의 CCD 이미지센서(100)는 외부의 피사체 이미지를 촬상한 빛을 흡수하여 광전하 모으고 축적하는 광전변환 및 전하축적부(10)와, 광전변환 및 전하축적부(10)에서 발생된 전하를 운송하기 위한 전하운송부(20), 및 상기 전하운송부(20)로부터 운송된 광전하를 전기적 신호를 출력하는 신호변환부(30)로 구성된다.
상기 광전변환 및 전하축적부(10)는 주로 포토다이오드(photo diode)를 사용하는데, 포토다이오드는 P-N 접합(junction)을 이용하여 포텐셜 웰(potential well)을 형성시키고 빛에 의해 발생된 전하를 이 포텐셜 웰에 축적해 두는 소자이다. 광전변환 및 전하축적부(10)에서 발생된 전하는 포토다이오드의 포텐셜 웰에 갇혀있는데, 이 포텐셜 웰을 움직임으로써 필요한 곳으로 전하를 운송할 수 있다. 전하운송부(20)는 이러한 전하 운송을 담당한다. 신호변환부(30)는 운송된 전하로부터 전압을 발생시킨다. 한편, 신호 검출이 끝나면, 다음 차례를 기다리는 전하를 위하여 현재 포텐셜 웰의 전하는 배출할 필요가 있다. 이를 위하여 신호변환부의 포텐셜 웰의 장벽(barrier)을 제거하여 전하를 배출하는데 이를 리셋(reset)이라고 한다.
이상에서 설명한 바와 같이, 통상의 CCD 이미지센서는 CMOS 이미지센서와 달리 트랜지스터(Transistor)에 의한 스위칭(Switching) 방식이 아니라 전하 결합(Charge Coupling)에 의해서 신호를 검출한다. 그리고, 화소에 해당하고 광감지 역할을 하는 포토다이오드(Photo Diode)는 광전류를 즉시 추출하지 않고 일정 시간 누적시킨 다음 추출하므로 신호 전압을 누적 시간만큼 키울 수 있어 광감도(Sensitivity)가 좋고, 노이즈(Noise)를 줄일 수 있는 장점이 있는 반면, 광전하를 계속 운송해야 하므로 구동방식이 복잡하고, 약 8∼10 V의 고전압 및 약 1W 이상의 고전력 소모가 요구된다. 또한, CCD 기술은 서브마이크론(Submicron)급 CMOS 공정에서 사용되는 마스크 수(약 20개)에 비해 훨씬 많은 수(약 30∼40개)의 마스크가 필요하여 공정이 복잡하고 단가가 높을 수밖에 없다. 더욱이 CMOS 공정으로 진행되는 시그널 프로세싱 회로를 CCD 이미지센서 칩내에 구현할 수 없어 원칩화가 곤란하여 제품의 소형화가 어렵고, 그 기능의 다양성이 떨어지는 단점이 있다.
따라서, CMOS 제조 기술과 CCD 기술을 조합하여 트랜지스터(Transistor)에 의한 스위칭(Switching) 방식으로 신호를 검출하는 APS(active pixel sensor)가 많이 제안되고 있다. 이중 대표적인 기술에 대해 언급한다.
도2는 미국 특허 No. 5,471,515에서 Fossum 등이 제안한 APS(active pixel sensor)의 단위 화소 회로도를 나타낸다. 도 2의 APS는 광전하(Photogenerated Charge)를 모으기 위한 소자로서 모스 캐패시터(MOS Capacitor) 구조의 포토게이트(21)를 사용하고 있다. 그리고, 도2의 APS는 포토게이트(21)에서 생성된 전하를 플로팅 확산(floating diffusion)(22)으로 전달하기 위하여 트랜스퍼 게이트(23)를 구비하고, 또한 리셋 게이트(24) 및 드레인확산(25)을 구비하며, 소스 팔로우워(Source Follower) 역할을 하는 드라이브 트랜지스터(26)와 화소 어레이의 로우(row)를 선택하기 위한 셀렉트 트랜지스터(27) 및 로드(load) 트랜지스터(28)를 구비한다.
그러나, 도2에 도시된 APS에서 광감지 영역인 모스 캐패시터는 두꺼운 폴리실리콘(Polysilicon)으로 이루어져 있어, 적색광 보다 짧은 단파장의 청색광(Blue Light)이 투과하기 어렵기 때문에 낮은 조도(illumination)에서 상대적으로 양호한 칼라 이미지 구현이 곤란하다.
도3은 미국 특허 No. 5,625,210에서 Lee 등이 제안한 APS(active pixel sensor)의 단면도로서, 여기서는 잘 알려진 핀드 포토다이오드(Pinned photodiode)와 함께 집적화된 APS(active pixel sensor)를 개시하고 있다. 도3의 APS는 광전하 모으기 위하여 핀드 포토다이오드(PPD)를 사용하고 있으며, 핀드 포토다이오드(PPD)에 의해 생성된 광전하를 출력노드인 플로팅 N+접합(37)으로 운송하기 위하여 채널영역에 저농도 도핑영역인 N-영역(36)을 갖는 트랜스퍼 게이트(Tx)(35a)를 사용하고 있다. 또한, 상기 N+접합(37)을 자신의 일측 접합으로 가지며 전원전압 VDD가 접속된 N+접합(38)을 타측 접합으로 가지는 리셋 게이트(35b)를 구비하고 있다. 핀드 포토다이오드(PPD)는 P형 기판(31) 상에 성장된 P-에피(epi)층(32)에 이온주입을 실시하여 N+영역(33)과 P+영역(34)을 형성하는 것에 의해 제조된다. 미설명 도면부호 39는 필드산화막을 나타내고 35a, 35b, 35c는 각각 트랜지스터의 게이트를 나타낸다.
한편, 미국 특허 No. 5,625,210에서 Lee 등은 상기 핀드 포토다이오드(PPD)를 제조하기 위한 공정으로써, 도 4에 도시된 바와 같이 단일 마스크(예컨대 포토레지스트 패턴)(41)를 사용하여 N+및 P+이온주입을 순서적으로 실시하는 방법을 개시하고 있다. 즉, 단일 마스크를 사용하여 두 번의 이온주입으로 핀드 포토다이오드(PPD)를 형성할 수 있다고 주장하고 있다.
그러나, 앞서 언급한 바와 같이, 단일 마스크층을 사용하여 N+및 P+이온주입을 연속 실시하여 핀드 포토다이오드를 제조할 경우, N+영역(33)은 필드산화막(39)의 에지와 충분히 이격되지 못하여 필드산화막(39)의 에지에서 P+영역(34)과 P-에피층(32)이 서로 전기적으로 충분히 연결되지 않는다. 따라서, P+영역(34)과 P-에피층(32)이 3.3V와 같은 전원전압에서 등전위를 갖기 어려우며 이에 의해 N+영역(33)은 완전히 공핍(Fully Depletion)되지 못하여 안정된 피닝(Pinning) 전압을 얻을 수 없다.
그밖에 미국 특허 No. 5,567,632에서 Nakashiba와 Uchiya는 단일 마스크(Single Masking )와 경사 이온 주입법(Angled Implantation)을 이용한 핀드(Pinned)(또는 Buried) 포토다이오드 제조 방법을 제안하고 있으나, 이 방법은 양산체제에서 이온주입 각도를 모니터링하고 조절하기 매우 곤란하다. 즉, 포토다이오드의 N+영역 및 P+영역의 얼라인 정도를 안정적으로 조절하기 어렵다. 또한, 경사 이온주입에 의한 저전압 포토다이오드의 형성은 저온 열공정이 적용되는 일반적인 서브마이크론 CMOS 공정에서 안정적으로 구현하기 힘들다.
본 발명의 목적은 예컨대 5V 이하의 낮은 전원전압에서 완전 공핍 가능 전압을 얻을 수 있는 저전압 포토다이오드(low voltage Photo Diode)를 갖는 CMOS 이미지센서를 제공하는데 있다.
본 발명의 다른 목적은 서브마이크론(Submicron)급 CMOS 공정을 이용하여 상기 저전압 포토다이오드와 MOSFET들로 단위화소(Unit Pixel)를 구성한 CMOS 이미지센서 및 그 제조 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 광감지부에서 생성된 광전하를 플로팅 확산 영역으로 전송하는 효율, 즉 전하 전달 효율(charge transfer efficiency)을 극대화하기 위한 CMOS 이미지센서 및 그 제조 방법을 제공하는데 있다.
도1은 통상의 CCD(charge coupled device) 이미지센서의 구성을 나타내는 블록도.
도2는 종래기술에 따른 APS를 설명하기 위한 도면.
도3 및 도4는 개선된 종래의 APS의 설명하기 위한 도면.
도 5는 본 발명의 일실시예에 따른 CMOS 이미지센서의 단위 화소 회로도.
도 6은 본 발명의 일실시예에 따른 CMOS 이미지센서의 단위 화소 구조를 나타내는 도면.
도 7a 내지 도 7k는 본 발명의 일실시예에 따른 CMOS 이미지센서의 단위 화소 제조 공정도.
도8a 및 도8b는 각각 N-이온주입마스크와 P0이온주입마스크의 평면도.
* 도면의 주요부분에 대한 부호의 설명
601 : P+기판 602 : P에피층
603 : 저농도 N도핑영역 604 : 얕은 P도핑영역
605 : P웰 606 : 드레인접합
607 : 필드산화막 608 : 플로팅접합
Tx : 트랜스퍼 트랜지스터 Rx : 리셋 트랜지스터
Dx : 드라이브 트랜지스터 Sx : 셀렉트 트랜지스터
상기 목적을 달성하기 위한 본 발명의 저전압 포토다이오드는 필드영역과 활성영역을 갖는 제1도전형의 반도체층; 상기 반도체층 내에 형성되고 자신의 에지 일부가 상기 필드영역의 에지로부터 이격된 제2도전형의 제1도핑영역; 및 상기 제1도핑영역 상부와 상기 반도체층의 표면 하부에 형성되고 상기 제1도핑영역보다 더 큰 폭을 가짐으로써 자신의 일부영역이 상기 반도체층상에 형성된 제1도전형의 제2도핑영역을 포함하여, 구동시 상기 반도체층과 상기 제2도핑영역이 서로 등전위를 갖는 것을 특징으로 한다. 여기서, 상기 반도체층의 하부에 상기 반도체층의 도펀트 보다 높은 농도의 도펀트를 갖는 제1 도전형의 반도체기판을 더 포함하며, 상기 반도체층은 상기 반도체기판에 에피택셜 성장된 층인 것을 특징으로 한다.
또한, 본 발명의 저전압 포토다이오드 제조방법은, 제1도전형의 반도체층을 준비하는 단계; 상기 반도체층에 활성영역과 필드영역을 정의하는 단계; 활성영역의 상기 반도체층 일부영역와 상기 필드영역을 덮는 제1이온주입마스크를 사용한 이온주입에 의해 상기 반도체층 내에 제2도전형의 제1도핑영역을 형성하는 단계; 및 상기 일부영역을 포함하는 상기 반도체층을 노출시킨 제2이온주입마스크를 사용한 이온주입에 의해 상기 제1도핑영역 상부와 상기 반도체층의 표면 하부에 제1도전형의 제2도핑영역을 형성하는 단계를 포함하여 이루어진다. 여기서, 상기 저전압 포토다이오드는 서브마이크론 CMOS 제조공정의 온도 사이클 하에서 형성된다.
또한, 본 발명의 CMOS 이미지센서 제조방법은, 포토다이오드를 갖는 CMOS 이미지센서 제조방법에 있어서, 제1도전형의 반도체기판을 준비하는 단계; 필드영역과 활성영역을 정의하기 위하여 상기 반도체층 상에 소자분리막을 형성하는 단계; 상기 소자분리막으로부터 상기 포토다이오드가 형성될 광감지영역을 두고 떨어진 상기 반도체층 상에 트랜스퍼게이트를 패터닝하는 단계; 상기 광감지영역의 상기 반도체층이 노출되되, 상기 광감지영역의 상기 반도체층 일부분을 덮도록 상기 제1이온주입마스크를 형성하는 단계; 제2도전형 불순물을 이온주입하여 상기 반도체층 내부에 제1도핑영역을 형성하는 단계; 상기 제1이온주입마스크를 제거하는 단계; 상기 광감지영역의 상기 반도체층 일부분을 포함하는 상기 반도체층이 노출되도록 제2이온주입마스크를 형성하는 단계; 및 제1도전형 불순물을 이온주입하여 상기 제1도핑영역 상부와 상기 반도체층 하부에 제2도핑영역을 형성하는 단계를 포함하여, 상기 제2도핑영역이 상기 반도체층과 콘택된 것을 특징으로 한다. 여기서, 상기 이온주입되는 각 도펀트가 상기 트랜스퍼게이트를 통과하여 상기 트랜스퍼 게이트 하부의 상기 반도체층으로 주입되지 않을 정도의 두께를 갖도록 상기 트랜스퍼게이트를 형성하고, 상기 제1이온주입마스크가 상기 트랜스퍼게이트의 에지를 노출시키도록하여 상기 트랜스퍼게이트의 에지에 상기 제1도핑영역을 자기정렬시키고, 상기 제2이온주입마스크가 상기 트랜스퍼게이트의 에지를 노출시키도록하여 상기 트랜스퍼게이트의 에지에 상기 제2도핑영역을 자기정렬시킨다.
또한, 본 발명의 CMOS 이미지센서는, 제1도전형의 반도체층; 상기 반도체층에 국부적으로 형성된 제1 도전형의 웰영역; 상기 반도체층 내부에 형성되며 외부로부터의 빛을 감지하여 광전하를 생성하기 위한 저전압 포토다이오드; 상기 반도체층에 형성되어 상기 저전압 포토다이오드로부터 생성된 전하를 전달받아 저장하는 플로팅접합; 상기 플로팅접합으로부터 전기적 신호를 검출하기 위하여 상기 제1 도전형의 웰에 형성되며 양의 문턱전압을 갖는 적어도 하나의 트랜지스터; 및 상기 저전압 포토다이오드로부터 생성된 전하를 상기 플로팅접합으로 스위칭 전달하기 위하여 상기 반도체층상에 형성되며 음의 문턱전압을 갖는 트랜스퍼게이트를 포함하여 이루어진다.
또한, 본 발명의 CMOS 이미지센서의 단위화소는, CMOS 이미지센서의 단위화소에 있어서, 제1도전형의 반도체층; 상기 반도체층 내의 일부영역에 형성된 제1도전형의 웰영역; 상기 웰영역 이외의 상기 반도체층 내에 형성되며 외부로부터의 빛을 감지하여 광전하를 생성하기 위한 저전압 포토다이오드; 상기 웰영역 이외의 상기 반도체층의 표면 하부에 형성되어 상기 저전압 포토다이오드로부터 생성된 광전하를 전달받아 저장하는 제2도전형의 플로팅접합; 제1제어신호에 응답하여 상기 저전압 포토다이오드로부터 상기 플로팅접합으로 상기 광전하를 전달하기 위한 제1공핍형 트랜지스터; 제2제어신호에 응답하여 상기 플로팅접합을 리셋시키기 위한 제2공핍형 트랜지스터; 상기 웰영역에 형성된 소스/드레인 접합과, 상기 플로팅접합에 전기적으로 접속된 게이트를 갖는 제1증가형 트랜지스터; 및 상기 웰영역에 형성된 소스/드레인 접합을 가지며, 어드레싱을 위한 제3제어신호를 자신의 게이트로 인가받는 제2증가형 트랜지스터를 포함하며; 상기 제2공핍형 트랜지스터와 상기 제1증가형 트랜지스터는 공통 접합을 가지며, 상기 공통접합은 상기 반도체층과 상기 웰영역의 경계에 위치하는 것을 특징으로 한다.
또한 본 발명의 CMOS 이미지센서 제조방법은, 제1도전형의 반도체층을 준비하는 제1단계; 상기 반도체층의 일부영역에 제1도전형의 웰영역을 형성하는 제2단계; 상기 웰영역에 형성될 트랜지스터의 특성 조절을 위하여 상기 웰영역에 이온주입을 실시하는 제3단계; 상기 웰영역 상에 적어도 하나의 트랜지스터용 게이트를 형성하고 상기 웰영역 이외의 상기 반도체층 상에 트랜스퍼게이트 및 리셋게이트를 각각 형성하는 제4단계; 상기 트랜스퍼게이트와 인접한 상기 웰영역 이외의 상기 반도체층 내부에 상기 저전압 포토다이오드를 형성하는 제5단계; 상기 웰영역 상부가 오픈된 제1마스크를 형성하고 상기 트랜지스터의 저농도 소스/드레인 영역을 형성하기 위하여 저농도 제2도전형 불순물을 이온주입하는 제6단계; 상기 제1마스크를 제거하고, 상기 트랜지스터용 게이트, 상기 트랜스퍼게이트와 상기 리셋게이트의 각 측벽에 스페이서절연막을 형성하는 제7단계; 및 상기 저전압 포토다이오드를 덮는 제2마스크를 형성하고 고농도 제2도전형 불순물을 이온주입하여, 상기 트랜지스터의 고농도 소스/드레인을 형성하고 상기 트랜스퍼게이트와 상기 리셋게이트 사이의 상기 반도체층 표면 하부에 플로팅접합을 형성하며 상기 리셋게이트에 인접한 상기 반도체층 표면 하부에 드레인접합을 각각 형성하는 제8단계를 포함하여 이루어진다. 여기서, 상기 제3단계는, 상기 웰영역의 상부가 오픈된 제3마스크를 형성하는 단계; 상기 웰영역에 문턱전압 조절을 위한 이온주입을 실시하는 단계; 상기 웰영역에 펀치쓰루 조절을 위한 이온주입을 실시하는 단계; 및 상기 제3마스크를 제거하는 단계를 포함한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 설명하기로 한다.
도5는 저전압 포토다이오드(Low Voltage Photo Diode, LVPD)를 사용한 본 발명의 일실시예에 따른 CMOS 이미지센서의 단위화소(Unit Pixel) 회로도이다. 도 5에 도시된 바와 같이, 단위화소 내에는 1개의 저전압 포토다이오드(LVPD)(510)와 4개의 NMOS 트랜지스터(520, 530, 540, 550)로 구성되어 있다. 4개의 NMOS 트랜지스터는 저전압 포토다이오드(510)에서 모아진 광전하를 플로팅 노드(560)로 운송하기 위한 트랜스퍼 트랜지스터(520)와, 원하는 값으로 노드의 전위를 세팅하고 전하를 배출하여 플로팅 노드(560)를 리셋시키기 위한 리셋 트랜지스터(530)와, 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(540), 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 트랜지스터(550)로 구성된다. 미설명 도면부호 570은 로드(load) 트랜지스터를 나타낸다.
본 발명은 성숙되어 있는 서브마이크론 CMOS 제조 공정에 의해 상기 도5에 도시된 바와 같은 저전압 포토다이오드(LVPD)와 MOSFET들로 이루어진 CMOS 이미지센서를 구현한다.
또한, 4개의 트랜지스터 중에서 트랜스퍼 트랜지스터(520)와 리셋 트랜지스터(530)는 전하 운송 효율을 개선하고, 출력신호에서 전하 손실 및 전압 드롭을 감소시키기 위하여, 공핍 모드(depletion mode) 또는 낮은 문턱전압을 갖는 NMOS 트랜지스터로서 형성되어 진다. 특히, 이후에도 상세히 설명되겠지만 본 발명에서는 P-웰 없이 P-에피층에 트랜지스터를 형성하므로써 이에 적합한 트랜스퍼 트랜지스터(520)와 리셋 트랜지스터(530)로서의 NMOS 트랜지스터를 형성하였다. 이러한 네이티브(Native) NMOS 트랜지스터는 약하게(slightly) 음의 문턱 전압을 갖는다.
도6은 서브마이크론 CMOS 제조 공정에 의해 형성된 CMOS 이미지센서의 단위 화소 단면도를 나타낸다.
본 실시예에 따른 CMOS 이미지센서는 광감도(Sensitivity)를 개선하고, 광전하(photogenerated charge)의 'miscollection'을 감소시키는 것에 광전하의 전달 기능 변화(modulation transfer function )을 개선하기 위하여, 서브마이크론 CMOS 에피(Epi) 공정이 적용된다. 즉, 고농도의 P+기판(601)에 저농도의 P에피층(602)이 형성된 웨이퍼를 사용한다. 구체적으로, P 에피 웨이퍼를 사용하는 이유는 다음과 같다. 첫째, 저농도의 P에피층이 존재하므로 크고 깊게 저전압 포토다이오드에서의 공핍영역(Depletion region)을 증가시킬 수 있어 광전하를 모으기 위한 저전압 포토다이오드의 능력(ability)을 증가시킬 수 있기 때문에 광감도를 개선할 수 있다. 본 발명에서는 이러한 장점을 충분히 가질 수 있도록 P에피층(602)의 두께를 2∼5㎛로 형성하며, 웰 깊이 등을 기타 다른 요소를 감안하면 2∼5㎛가 바람직 하다. 둘째, P에피층(602)의 하부에 고농도의 P+기판(601)을 갖게되면, 이웃하는 단위화소(pixel)로 전하가 확산되기 전에 이 전하가 빨리 재결합(Recombination)되기 때문에 광전하의 불규칙 확산(Random Diffusion)을 감소시켜 광전하의 전달 기능 변화를 감소시킬 수 있다. 이와 같은 장점을 구현하기 위해서는 바람직하게 상기 P+기판(601)이 약 0.01Ωcm의 비저항을 갖고 상기 P에피층(602)은 약 10∼25Ωcm의 비저항을 갖도록, 즉 P+기판(601)이 P에피층(602)의 비저항 보다 적어도 만배의 고농도를 갖도록, P+기판(601) 및 P에피층(602)의 도펀트 농도를 조절하여야 한다.
P에피층(602)내에는 도6에 도시된 바와 같이, 깊은 저농도 N 도핑영역(Deep N-)(603), 및 얕은 P 도핑영역(Po)(604)이 적층되어 저전압 포토다이오드(LVPD)를 형성한다. P0/N-/P-에피 구조의 포토다이오드 구조는 소오스/드레인 PN 접합(Junction) 구조나 모스 캐패시터 구조에 비해 다음과 같은 장점이 있다. 첫째, 광감지영역(Light Sensing Region)이 폴리실리콘으로 덮여있지 않아 입사된 광자(Photon)를 전자(Electron)로 바꾸어 주는 능력(이를 Quantum Efficiency라 한다)이 우수하며, 특히 단파장의 청색광에 대한 광감도가 우수하다. 둘째, N-/P-에피 구조에 의해 광감지영역에서의 공핍 영역을 증가시킬 수 있어 장파장의 적색광 또는 적외선에 대한 광감도도 우수한 특성을 갖는다. 더불어 저전압 포토다이오드 구조를 사용하면 광감지영역에 모인 광전하(Photogenerated Charge)를 플로팅 노드(Floating Node)로 완전히 운송할 수 있어서 전하 운송 효율(Charge Transfer Efficiency)을 현저하게 증가시킬 수 있어 잔상현상(Image Lag)을 줄일 수 있고, 실리콘과 실리콘산화막 계면에서의 전위를 조절하는 것에 의해 원치 않는 다크 전류(Dark Current)를 감소시킬 수 있다. 셋째, 공핍층의 깊이를 증가시킬 수 있어 많은 양의 광전하를 내포할 수 있다.
이상과 같은 포토다이오드의 장점을 구현하기 위해서는 일반적인 서브마이크론 CMOS의 전원전압인 5V 또는 3.3V 또는 2.5V 내에서 완전 공핍(Fully Depletion) 상태가 될 수 있어야 한다. 그러나 일반적으로 CCD 공정에서는 광전하를 운송하는 구동전압으로 8V 이상의 고전압을 사용하므로 저전압 포토다이오드의 완전 공핍 가능 전압도 상대적으로 높은 5V 이상이다. 왜냐하면 일반적인 CCD 공정에서는 저전압 포토다이오드 형성 이온주입 후에 진행되는 고온 공정 때문에 5V 이하의 저전압에서 저전압 포토다이오드의 완전 공핍 상태(Fully Depletion)를 구현할 수 없기 때문이다. 또한, CCD 공정에서 사용되는 경사 이온주입에 의한 저전압 포토다이오드 형성은 저온 열공정이 적용되는 일반적인 서브마이크론 CMOS 공정에서는 안정적으로 구현하기 어렵다.
전원전압이 3.3V이고 디자인 룰이 0.5um인 CMOS 공정을 예를 들면 저전압 포토다이오드의 완전 공핍 가능 전압이 약 1.2V ~ 2.8V 범위에 있어야 한다. 만일 이 전압이 너무 높으면 저전압 포토다이오드내에서 생성된 광전하를 구동전압 3.3V에서 플로팅 노드로 완전히 운송하기 힘들고, 너무 낮으면 저전압 포토다이오드의 정전 용량(Charge Capacity)이 너무 작아 QE(Quantum Efficiency)가 저하된다.
본 발명에서는 이러한 문제를 추가 열공정 없이 일반적인 서브마이크론 CMOS 공정에서 적용되는 열공정을 그대로 사용하면서 단지 2개의 마스크와 2개의 이온주입(경사 이온주입 아님)만을 추가하여 완전 공핍 가능 전압이 약 1.2V ~ 2.8V(전원전압이 3.3V에서) 또는 약 1.2V ~ 4.5V(전원전압이 5V에서) 내에서 형성될 수 있도록 저전압 포토다이오드를 제조하는 것이다. 이 부분에 대한 구체적인 설명은 이후의 제조 공정 설명과 함께 기술될 것이다. 이러한 공정에 의해 본 발명의 저전압 포토다이오드는, 도 6에 도시된 바와 같이, 필드산화막(607)의 에지와 인접한 N-도핑영역(603)의 일측 에지가 필드산화막(607)의 에지에서 확실히 이격되어 Po도핑영역(604)과 P에피층(602)이 서로 전기적으로 충분히 연결될 수 있는 통로가 제공됨으로써, 5V 이하의 저전압에서 Po도핑영역(604)과 P에피층(602)은 서로 등전위를 갖게되어 N-도핑영역(603)은 약 1.2V ~ 4.5V에서 완전 공핍이 가능하다. 또한, 1.2V ~ 4,5V에서 완전공핍이 가능하도록 N-도핑영역(603)과 P0도핑영역(604)의 이온주입 에너지 및 도즈(dose)를 제어하는 것이 매우 중요한데, 실험결과 P-에피층은 약 E14 ions/㎤의 도펀트 농도를 갖고, N-도핑영역은 약 E17 ions/㎤의 도펀트 농도를 갖으며, P0도핑영역은 약 E18 ions/㎤의 도펀트 농도를 갖도록 실시 구성하였을 때가 가장 바람직하였다.
본 발명에서, 4개의 트랜지스터 중에서 트랜스퍼 트랜지스터(Tx)와 리셋 트랜지스터(Rx)는 출력전압의 동적범위(dynamic range)와 플로팅 노드의 완전한 리셋을 위하여 낮은 문턱전압 또는 공핍 모드 트랜지스터로서 제작되어 진다. 드라이브 트랜지스터(Dx) 및 셀렉트 트랜지스터(Sx)는 통상의 증가형(enhancement mode) NMOS 트랜지스터로 형성되는데, 이를 위해 드라이브 트랜지스터(Dx) 및 셀렉트 트랜지스터(Sx)가 형성될 활성영역은 P웰(605)이 형성되어야 한다.
한편, 기존의 서브마이크론 CMOS 공정에서 허용되는 웰 설계 규칙을 적용하면 이후 열공정에 의한 웰 내의 도펀트들이 측면 확산되어 저전압 포토다이오드와 트랜스퍼 및 리셋 트랜지스터의 전기적 특성이 저하된다. 따라서, P웰(605)은 저전압 포토다이오드와 트랜스퍼 및 리셋 트랜지스터의 전기적 특성을 저하시키지 않을 정도의 면적에 형성되는데, 도면에 도시된 바와 같이, 본 실시예에서는 P웰(605)의 일측 에지가 네이티브 트랜지스터인 리셋 트랜지스터(Rx)의 드레인접합(606) 일부만을 포함하도록 형성되고 P웰(605)의 타측 에지가 단위화소간의 분리를 위한 필드산화막(607)에 중첩된다. 이후의 설명에서는 이러한 웰 형성 기술을 '미니(Mini) P웰 공정'으로 명명한다. 더불어, P웰(602) 내에 형성되는 드라이브 트랜지스터(Dx)와 셀렉트 트랜지스터(Sx)의 접합(junction)은 LDD(lightly doped drain) 구조의 접합으로 형성되고, 트랜스퍼 트랜지스터(Tx)와 리셋 트랜지스터(Rx)는 LDD(lightly doped drain) 구조를 사용하지 않는다. 이는 리셋 전압으로부터 플로팅 노드의 분리를 개선하고, 플로팅 노드에 관련된 모든 캐패시턴스를 감소시키는 것에 의해 픽셀의 광감도를 증가시키며, 오버랩 캐패시턴스를 감소시키는 것에 의해 리셋 및 트랜스퍼 트랜지스터의 게이트에 인가되는 신호인 리셋 및 트랜스퍼 클럭 신호 간의 커플링 양을 감소시키기 위한 것이다.
이상에서 설명한 바와 같은, 본 발명의 단위화소로부터 출력이 발생되는 동작원리를 살펴보면 다음과 같다.
(a) 트랜스퍼 트랜지스터(Tx), 리셋 트랜지스터(Rx) 및 셀렉트 트랜지스터(Sx)를 오프시킨다. 이때 저전압 포토다이오드는 완전히 공핍(Fully Depletion) 된다.
(b) 광자(photons)가 실리콘기판에 흡수되어 광전하가 생성된다.
(c) 저전압 포토다이오드에 의해 광전하를 모은다.
(d) 광전하가 모여지는 적정 인터그레이션(Integration) 시간후에 리셋 트랜지스터(Rx)를 턴온시켜 플로팅 노드(Floating Node)를 리셋(Reset) 시킨다.
(e) 셀렉트 트랜지스터를 턴온시켜 독출(read out)을 위한 단위화소를 선택한다.
(f) 소스 팔로워 버퍼(Source Follower Buffer)의 출력전압(V1)을 측정한다. 이 값은 단지 플로팅 노드(Floating Node)의 직류 전위 변화(CD level shift)를 의미한다.
(g) 트랜스퍼 트랜지스터(Tx)를 턴온 시킨다.
(h) 모아진 모든 광전하(Photogenerated Charge)는 플로팅 노드(Floating Sensing Node)로 운송된다.
(i) 트랜스퍼 트랜지스터(Tx)를 턴오프 시킨다.
(j) 소스 팔로워 버퍼(Source Follower Buffer)의 출력전압(V2)을 측정한다.
출력신호(V1-V2)는 V1과 V2 사이의 차이에서 얻어진 광전하 운송의 결과이며, 이는 노이즈(Noise)가 배제된 순수 시그널 값이 된다. 이러한 방법을 CDS(Correlated Double Sampling)라고 하고,
(k) 상기 (a) 내지 (j)의 과정을 반복한다. 단, 저전압 포토다이오드는 (h) 과정에서 완전한 공핍상태(Fully Depletion)로 되어 있다.
도 7a 내지 도 7n은 본 발명의 일실시예에 따른 CMOS 이미지센서의 단위 화소 제조 공정도로서, 공정의 상세 설명과 더불어 앞서 설명되지 않은 본 발명의 특징 또는 앞서 설명된 본 발명의 특징들이 더욱 자세히 설명될 것이다.
도7a는 P+기판(701)에 P에피층(702)이 형성된 P형 에피 웨이퍼에 드라이브 트랜지스터(Dx)와 셀렉트 트랜지스터(Sx)가 형성될 P웰을 형성하기 위하여, 포토레지스트 패턴의 P웰 이온주입 마스크(703)를 형성하고 P웰 이온주입(704)을 실시하고 있는 상태를 나타낸다.
여기서, 앞서 설명한 바와 같이 단위화소 내에는 이러한 2개의 일반적인 서브마이크론 NMOS 트랜지스터(즉, 드라이브 트랜지스터와 셀렉트 트랜지스터) 이외에도 P형 에피층 위에 형성되어야 하는 1개의 저전압 포토다이오드와 2개의 네이티브 NMOS 트랜지스터(즉, 트랜스퍼 트랜지스터와 리셋 트랜지스터)가 존재하므로 일반적인 서브마이크론 CMOS 공정의 스탠더드(standard) P-웰 공정을 적용할 수가 없다. 왜냐하면 일반적인 서브마이크론 CMOS 공정에서 규격화 되어있는 웰 구조를 따르면, 적은 픽셀 구조에서 웰 형성 도펀트들이 측면 확산(Lateral Diffusion) 되기 때문에 저전압 포토다이오드와 네이티브 NMOS 트랜지스터들의 전기적인 특성이 열화되기 때문이다. 따라서, 본 발명에서는 저전압 포토다이오드와 네이티브 NMOS 트랜지스터들의 전기적인 특성이 열화되지 않을 정도의 면적에 P웰 이온주입(704)을 실시한다. 즉, '미니 P-웰 공정'을 실시한다.
이어서, 도7b에 도시된 바와 같이, P웰 이온주입 마스크(703)를 제거한 후, 열공정에 의한 측면 확산(Lateral Diffusion)을 통해 드라이브 트랜지스터와 셀렉트 트랜지스터를 내포할 수 있도록 P웰(705)을 형성시킨다.
도 7c는 필드영역과 활성영역(Active Region)을 정의하기 위한 소자분리를 위하여 필드산화막(707)을 형성한 상태의 단면도로서, 본 실시예에서는 패드산화막/버퍼 폴리실리콘막/질화막이 적층된 마스크 패턴(706)을 사용한 PBL(Poly Buffered LOCOS) 공정에 의해 필드산화막(707)을 형성하는 것을 보여주고 있으나, 통상의 LOCOS 공정 또는 트렌치 아이솔레이션 공정 등 그 어떠한 방법으로도 소자분리가 가능하다는 것을 당업자라면 충분히 이해할 수 있을 것이다.
이어서, 도7d는 소자분리 마스크 패턴(706)을 제거한 후, P웰(705) 영역의 상부가 오픈된 마스크 패턴(707)을 형성한 다음, P웰(705) 내에 트랜지스터의 문턱전압(Threshold Voltage)을 조절하는 N채널 문턱전압 조절(Vt adjust)과 펀치쓰루(punch through) 특성을 조절을 위한 일련의 이온주입(708)을 도시한 것으로, 이러한 이온주입 공정을 진행하여 단위화소내의 구성 요소중에서 드라이브 트랜지스터와 셀렉트 트랜지스터는 일반적인 서브마이크론 NMOS 트랜지스터 특성을 얻을 수 있다. 한편, P에피층(702)에 형성되어야 하는 1개의 저전압 포토다이오드와 2개의 네이티브 NMOS 트랜지스터가 형성될 영역에는 이러한 이온주입 공정이 진행되지 않는다.
도7e는 단위화소 내 4개의 NMOS 트랜지스터의 게이트 전극을 형성하기 위해 폴리실리콘막(709)과 텅스텐 실리사이드막(710)을 연속적으로 도포하고 마스크 및 식각 공정을 통해 게이트 전극(711)을 형성한 상태이다.
한편, 이후 형성되는 트랜스퍼 트랜지스터의 일측면에 근접하여 형성되는 저전압 포토다이오드의 도핑 프로파일(Doping profile)이 전하 운송 효율(Charge Transfer Efficiency)을 결정하게 되므로, 게이트 전극의 두께를 충분히 두껍게하여 저전압 포토다이오드의 P0도핑영역과 N-도핑영역을 각각 형성하기 위한 P0이온주입과 N-이온주입을 트랜스퍼 트랜지스터의 게이트의 일측면(712)에서 자기 정렬(Self Alignment)할 수 있도록 하는데, 만일 게이트 전극의 두께를 충분히 두껍게 하지 않으면 고에너지 N형 이온주입시 도펀트인 인(P31)이 트랜스퍼 트랜지스터의 게이트를 뚫고 들어가 고에너지 N형 이온주입과 저에너지 P형 이온주입을 트랜스퍼 트랜지스터의 일측면에서 자기 정렬 할 수 없게되어 전하 운송 효율(Charge Transfer Efficiency)을 떨어뜨리게 된다. 통상적으로, 서브마이크론 CMOS 공정에서 폴리실리콘막과 실리사이드막의 두께를 각각 1500Å 정도 이하로 형성하여 게이트 전극의 두께를 약 3000Å 이하의 두께로 형성하고 있으나, 본 발명에서는 이후의 공정에서 진행될 N-이온주입과 P0이온주입을 트랜스퍼 트랜지스터의 게이트의 일측면(712)에서 자기 정렬되도록 하기 위해 폴리실리콘막과 실리사이드막의 두께를 각각 2000Å 및 1500Å 정도 형성하여 게이트 전극의 두께를 약 3500Å의 두께로 충분히 두껍게 형성한다.
도7f는 저전압 포토다이오드의 저농도 N-도핑영역을 형성하기 위한 이온주입 마스크 패턴(713)을 형성하고 고에너지 및 저농도의 N-이온주입(714)을 실시하는 상태를 나타내는 것으로, 이때 N-이온주입 마스크 패턴(713)의 평면도가 도8a에 도시되어 있는바, N-이온주입마스크패턴(713)은 그 에지가 저전압 포토다이오드가 형성될 활성영역과 필드영역(필드산화막이 형성된 영역)간의 경계면(도면의 점선)에 실질적으로 정렬되되 활성영역의 일부(800)를 덮는 패턴 형상을 갖는다. 즉, 저전압 포토다이오드가 형성될 활성영역의 에지 일부(800)는 N형 불순물이 이온주입되지 않아 N-도핑영역이 형성되지 않는다. 도8a의 A-A'를 따라 나타나는 단면으로 도7f에서 마스크 패턴(713)이 도시되어 있다.
도7g는 상기 마스크 패턴(713)을 제거하고 다시 P0이온주입을 위한 마스크 패턴(717)을 형성하고 P0이온주입(718)을 실시하는 상태의 단면도로서, 도8b에 도시된 바와 같이, P0이온주입마스크(717)는 저전압 포토다이오드가 형성될 활성영역을 모두 오픈시키도록 필드영역과 활성영역의 에지에 실질적으로 정렬된다. 결국, P0이온주입 마스크 패턴(717)은 N-이온주입 마스크 패턴(713)보다 활성영역을 더 넓게 오픈시킨다.
따라서, 도7h에 도시된 바와 같이, 필드산화막(707)의 에지와 그와 인접한 N-도핑영역(721)의 에지는 서로 확실히 이격되며, 이에 의해 저전압 포토다이오드는 동작시 Po도핑영역(721)과 P에피층(722)이 전기적으로 충분히 연결될 수 있는 통로가 제공됨으로써, 5V 이하의 저전압에서 Po도핑영역(721)과 P에피층(702)은 서로 등전위를 갖게되어 N-도핑영역(721)은 약 1.2V ~ 4.5V에서 완전 공핍이 가능하다. 만약, 저에너지 P0도핑영역이 P에피층과 전기적으로 연결되지 않으면, 저전압 포토다이오드는 정상적으로 동작하지 않고 단순한 PN 접합과 같이 동작할 것이다.
계속해서, 도7h에 도시된 바와 같이, P0이온주입용 마스크 패턴(717)을 제거하고, 드라이브 트랜지스터 및 셀렉트 트랜지스터의 N형 LDD 이온주입을 위한 마스크 패턴(723)을 형성하고, N형 LDD 이온주입(724)을 실시한다. 이 마스크 패턴(723)은 P웰(705) 영역의 상부가 오픈된다. 이에 의해 단위화소내의 구성요소중에서 드라이브 트랜지스터와 셀렉트 트랜지스터는 일반적인 서브마이크론 NMOS 트랜지스터 특성을 얻을 수 있다. 한편, P에피층에 형성되어야 하는 저전압 포토다이오드와 2개의 네이티브 NMOS 트랜지스터가 형성될 영역에는 이러한 N형 LDD 이온주입(724)이 진행되지 않는다.
이어서, 도 7i에 도시된 바와 같이, 마스크 패턴(723)을 제거하고, 단위화소 내 4개의 NMOS 트랜지스터의 소오스/드레인 형성을 위해 고온의 저압화학기상증착법(Low Pressure Chemical Vapour Deposition)으로 산화막을 도포하고 건식 전면식각(Etch back)을 통해 산화막 스페이서(Spacer)(726)를 형성한 후, 고농도 N형 도펀트 이온주입을 위한 마스크 패턴(727)을 다시 형성한 다음, N+이온주입(728)을 실시한다. N+이온주입(728)용 마스크 패턴(727)은 저전압 포토다이오드 영역을 덮도록 트랜스퍼 트랜지스터의 게이트 중앙에 그 일측 에지가 정렬된다.
도 7j는 마스크 패턴(727)을 제거하고 지금까지의 공정에 의해 완료된 CMOS 이미지센서의 단위화소 구조를 나타내는 것으로, 일반적인 서브마이크론 NMOS 트랜지스터로서 드라이브 트랜지스터(Dx)와 셀렉트 트랜지스터(Sx)가 형성되고, 네이티브 NMOS 트랜지스터로서 트랜스퍼 트랜지스터(Tx)와 리셋 트랜지스터(Rx)가 형성된다. 네이티브 NMOS 트랜지스터는 공핍 모드로서 음의 문턱전압(Negative Threshold Voltage)을 갖는다.
이러한 네이티브 공핍 모드 트랜지스터의 특성은 본 발명의 트랜스퍼 트랜지스터(Tx)에서 유용하게 이용된다. 즉 이러한 특성이 없으면 저전압 포토다이오드의 정전용량(Charge Capacity)을 초과하는 양만큼의 광전하가 흘러 넘쳐 이웃하는 픽셀에 모이게 된다. 그 결과, 강한 광원으로부터 픽셀들간에 크로스 토크(Pixel to Pixel Cross Talk)가 발생되고, 화면상에 광원 주위로 뿌옇게 번지는 현상인 블루밍(Blooming)이 나타난다. 트랜스퍼 트랜지스터(Tx)를 네이티브 공핍 모드 트랜지스터로 구성하면 앞서 설명한 바와 같은 문제점을 방지할 수 있다.
한편, 저전압 포토다이오드의 N-도핑영역과 P0도핑영역은 고온의 저압화학기상증착법(LPCVD)을 통한 스페이서 산화막 형성 공정으로 트랜스퍼 트랜지스터(Tx)의 일측면 및 필드산화막과 활성영역의 경계면에서의 자기정렬(Self Alignment)이 완성된다. 저전압 포토다이오드로부터 플로팅 노드인 N+접합(729)으로의 전하 운송 특성은 N-도핑영역(721)이 트랜스퍼 트랜지스터(Tx) 일측면 하부의 P0도핑영역(722)을 너무 적게 침범하면 트랜스퍼 트랜지스터(Tx) 일측면 부위에서 전위장벽(Potential Barrier)을 형성하여 전하운송효율(Charge Transfer Efficiency)을 저하시키므로 고온의 저압화학기상증착법(LPCVD)을 통한 스페이서 산화막 형성 공정으로 트랜스퍼 트랜지스터(Tx)의 일측면에서 측면 도핑 프로파일을 적절하게 조절할 수 있다.
도 7k는 백엔드(Backend) 까지의 공정이 완성된 단위 화소 단면도로서 층간절연막들(PMD, IMD1, IMD2)과 금속배선(M1, M2)이 형성되고, 습기 또는 스크랫치(Scratch)로부터 소자를 보호하기 위하여 산화막 또는/및 질화막으로 이루어진 보호막(passivation layer)이 형성되며, 칼라 이미지 구현을 위해서 이와 같은 단위화소 배열(Unit Pixel Array)위에 적색(Red), 초록색(Green) 및 청색(Blue)으로 구성된 또는 황색(Yellow), 자홍색(Magenta) 및 청록색(Cyan)으로 구성된 칼라필터 배열 공정을 진행한다. 이와 같은 공정이 모두 완료된 후 광감지 영역인 저전압 포토다이오드 위에는 절연막, 보호막 및 칼라필터만이 위치하게 된다.
본 실시예에서 구체적으로 언급되지 않았지만 광차단(light shielding) 공정과 마이크로렌즈 형성과 같은 광집속 공정이 추가될 수 있는 등, 본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명은 현재 성숙되어 있는 서브마이크론(Submicron)급 CMOS 공정을 이용하여, 예컨대 5V 이하의 낮은 전원전압에서 완전 공핍 가능 전압을 얻을 수 있는 저전압 포토다이오드를 갖는 CMOS 이미지센서 및 그 제조방법을 제공하므로써, 기존의 CCD 이미지센서가 갖는 단점을 극복할 수 있다.

Claims (46)

  1. 이미지센서의 포토다이오드에 있어서,
    필드영역과 활성영역을 갖는 제1도전형의 반도체층;
    상기 반도체층 내에 형성되고 자신의 에지 일부가 상기 필드영역의 에지로부터 이격된 제2도전형의 제1도핑영역; 및
    상기 제1도핑영역 상부와 상기 반도체층의 표면 하부에 형성되고 상기 제1도핑영역보다 더 큰 폭을 가지므로써 자신의 일부영역이 상기 반도체층상에 형성된 제1도전형의 제2도핑영역을 포함하여,
    구동시 상기 반도체층과 상기 제2도핑영역이 서로 등전위를 갖는 이미지센서의 포토다이오드.
  2. 제1항에 있어서,
    상기 반도체층의 하부에 상기 반도체층의 도펀트 보다 높은 농도의 도펀트를 갖는 제1 도전형의 반도체기판을 더 포함하는 것을 특징으로 하는 이미지센서의 포토다이오드.
  3. 제2항에 있어서,
    상기 반도체층의 비저항은 약 10-25Ωcm이고, 상기 반도체기판의 비저항은 약 0.01Ωcm인 것을 특징으로 하는 이미지센서의 포토다이오드.
  4. 제3항에 있어서,
    상기 반도체층은 상기 반도체기판에 에피택셜 성장된 층인 것을 특징으로 하는 이미지센서의 포토다이오드.
  5. 제2항 내지 제4항중 어느한 항에 있어서,
    상기 반도체층은 상기 반도체기판 상에 2∼5㎛의 두께로 형성된 것을 특징으로 하는 이미지센서의 포토다이오드.
  6. 제1항에 있어서,
    상기 반도체층은 약 E14 ions/㎤의 도펀트 농도를 갖는 것을 특징으로 하는 이미지센서의 포토다이오드.
  7. 제6항에 있어서,
    상기 제1도핑영역은 약 E17 ions/㎤의 도펀트 농도를 갖는 것을 특징으로 하는 이미지센서의 포토다이오드.
  8. 제7항에 있어서,
    상기 제2도핑영역은 약 E18 ions/㎤의 도펀트 농도를 갖는 것을 특징으로 하는 이미지센서의 포토다이오드.
  9. 제8항에 있어서,
    상기 저전압 포토다이오드는 1.2V 내지 4.5V에서 완전공핍가능전압을 갖는 것을 특징으로 하는 이미지센서의 포토다이오드.
  10. 제1항에 있어서,
    상기 제1도전형 및 제2도전형은 각각 서로 상보적인 P형 또는 N형인 것을 특징으로 하는 이미지센서의 포토다이오드.
  11. CMOS 이미지센서의 단위화소에 있어서,
    제1도전형의 반도체층;
    상기 반도체층에 국부적으로 형성된 제1 도전형의 웰영역;
    상기 반도체층 내부에 형성되며 외부로부터의 빛을 감지하여 광전하를 생성하기 위한 저전압 포토다이오드;
    상기 반도체층에 형성되어 상기 저전압 포토다이오드로부터 생성된 전하를 전달받아 저장하는 플로팅접합;
    상기 플로팅접합으로부터 전기적 신호를 검출하기 위하여 상기 제1 도전형의 웰에 형성되며 양의 문턱전압을 갖는 적어도 하나의 트랜지스터; 및
    상기 저전압 포토다이오드로부터 생성된 전하를 상기 플로팅접합으로 스위칭 전달하기 위하여 상기 반도체층상에 형성되며 음의 문턱전압을 갖는 트랜스퍼트랜지스터
    를 포함하여 이루어진 CMOS 이미지센서의 단위화소.
  12. 제11항에 있어서,
    상기 플로팅접합에 저장된 상기 광전하를 리셋시키며, 음의 문턱전압을 갖는 리셋트랜지스터를 더 포함하는 것을 특징으로 하는 CMOS 이미지센서의 단위화소.
  13. 제11항에 있어서,
    상기 플로팅접합은 상기 반도체층의 표면 하부에 형성된 제2도전형의 도핑영역으로 이루어지며, 저농도의 도핑영역 없이 고농도의 도핑영역으로 이루어진 것을 특징으로 하는 CMOS 이미지센서의 단위화소.
  14. 제11항에 있어서,
    상기 저전압 포토다이오드는,
    상기 반도체층 내에 형성되는 제2도전형의 제1도핑영역; 및
    상기 제1도핑영역 상부와 상기 반도체층의 표면 하부에 형성되고 상기 제1도핑영역보다 더 큰 폭을 가지므로써 자신의 일부영역이 상기 반도체층상에 형성된 제1도전형의 제2도핑영역을 포함하여,
    상기 반도체층과 상기 제2도핑영역이 서로 등전위를 갖는 것을 특징으로 하는 CMOS 이미지센서의 단위화소.
  15. 제14항에 있어서,
    상기 저전압 포토다이오드는 1.2V 내지 4.5V에서 완전공핍가능전압을 갖는 것을 특징으로 하는 CMOS 이미지센서의 단위화소.
  16. CMOS 이미지센서의 단위화소에 있어서,
    제1도전형의 반도체층;
    상기 반도체층 내의 일부영역에 형성된 제1도전형의 웰영역;
    상기 웰영역 이외의 상기 반도체층 내에 형성되며 외부로부터의 빛을 감지하여 광전하를 생성하기 위한 저전압 포토다이오드;
    상기 웰영역 이외의 상기 반도체층의 표면 하부에 형성되어 상기 저전압 포토다이오드로부터 생성된 광전하를 전달받아 저장하는 제2도전형의 플로팅접합;
    제1제어신호에 응답하여 상기 저전압 포토다이오드로부터 상기 플로팅접합으로 상기 광전하를 전달하기 위한 제1공핍형 트랜지스터;
    제2제어신호에 응답하여 상기 플로팅접합을 리셋시키기 위한 제2공핍형 트랜지스터;
    상기 웰영역에 형성된 소스/드레인 접합과, 상기 플로팅접합에 전기적으로 접속된 게이트를 갖는 제1증가형 트랜지스터; 및
    상기 웰영역에 형성된 소스/드레인 접합을 가지며, 어드레싱을 위한 제3제어신호를 자신의 게이트로 인가받는 제2증가형 트랜지스터를 포함하며;
    상기 제2공핍형 트랜지스터와 상기 제1증가형 트랜지스터는 공통 접합을 가지며, 상기 공통접합은 상기 반도체층과 상기 웰영역의 경계에 위치하는 것을 특징으로 하는 CMOS 이미지센서의 단위화소.
  17. 제16항에 있어서,
    상기 제1 및 제2 증가형 트랜지스터는 각각 LDD 구조를 갖는 것을 특징으로 하는 CMOS 이미지센서의 단위화소.
  18. 제16항 또는 제17항에 있어서,
    상기 저전압 포토다이오드는,
    상기 반도체층 내에 형성되는 제2도전형의 제1도핑영역; 및
    상기 제1도핑영역 상부와 상기 반도체층의 표면 하부에 형성되고 상기 제1도핑영역보다 더 큰 폭을 가지므로써 자신의 일부영역이 상기 반도체층상에 형성된 제1도전형의 제2도핑영역을 포함하여,
    구동시 상기 반도체층과 상기 제2도핑영역이 서로 등전위를 갖는 것을 특징으로 하는 CMOS 이미지센서의 단위화소.
  19. 제18항에 있어서,
    상기 저전압 포토다이오드는 1.2V 내지 4.5V에서 완전공핍가능전압을 갖는 것을 특징으로 하는 CMOS 이미지센서의 단위화소.
  20. 제18항에 있어서,
    상기 반도체층은 상기 반도체층의 도펀트 보다 높은 농도의 도펀트를 갖는 제1도전형의 반도체기판 상에 성장된 에피택셜층인 것을 특징으로 하는 CMOS 이미지센서의 단위화소.
  21. 제18항에 있어서,
    상기 제1 및 제2 공핍형 트랜지스터는 각각 폴리실리콘막 및 실리사이드막이 적층되어 형성된 게이트전극을 갖는 것을 특징으로 하는 CMOS 이미지센서의 단위화소.
  22. 제21항에 있어서,
    상기 제1 및 제2 공핍형 트랜지스터의 각 게이트전극은 측벽에 형성된 스페이서절연막을 포함하는 것을 특징으로 하는 CMOS 이미지센서의 단위화소.
  23. 이미지센서의 포토다이오드 제조방법에 있어서,
    제1도전형의 반도체층을 준비하는 단계;
    상기 반도체층에 활성영역과 필드영역을 정의하는 단계;
    활성영역의 상기 반도체층 일부영역와 상기 필드영역을 덮는 제1이온주입마스크를 사용한 이온주입에 의해 상기 반도체층 내에 제2도전형의 제1도핑영역을 형성하는 단계; 및
    상기 일부영역을 포함하는 상기 반도체층을 노출시킨 제2이온주입마스크를 사용한 이온주입에 의해 상기 제1도핑영역 상부와 상기 반도체층의 표면 하부에 제1도전형의 제2도핑영역을 형성하는 단계
    를 포함하여 이루어진 이미지센서의 포토다이오드 제조방법.
  24. 제23항에 있어서,
    상기 제1도핑영역이 상기 반도체층보다 높은 도펀트 농도를 갖도록 이온주입하고, 상기 제2도핑영역이 상기 제1도핑영역보다 높은 농도를 갖도록 이온주입하는 것을 특징으로 하는 이미지센서의 포토다이오드 제조방법.
  25. 제23항 또는 제24항에 있어서,
    상기 반도체층은 상기 반도체층의 도펀트 보다 높은 농도의 도펀트를 갖는 제1도전형의 반도체기판 상에 에피택셜 성장시켜 형성하는 것을 특징으로 하는 이미지센서의 포토다이오드 제조방법.
  26. 포토다이오드를 갖는 CMOS 이미지센서 제조방법에 있어서,
    제1도전형의 반도체기판을 준비하는 단계;
    필드영역과 활성영역을 정의하기 위하여 상기 반도체층 상에 소자분리막을 형성하는 단계;
    상기 소자분리막으로부터 상기 포토다이오드가 형성될 광감지영역을 두고 떨어진 상기 반도체층 상에 제1게이트를 패터닝하는 단계;
    상기 광감지영역의 상기 반도체층이 노출되되, 상기 광감지영역의 상기 반도체층 일부분을 덮도록 상기 제1이온주입마스크를 형성하는 단계;
    제2도전형 불순물을 이온주입하여 상기 반도체층 내부에 제1도핑영역을 형성하는 단계;
    상기 제1이온주입마스크를 제거하는 단계;
    상기 광감지영역의 상기 반도체층 일부분을 포함하는 상기 반도체층이 노출되도록 제2이온주입마스크를 형성하는 단계;
    제1도전형 불순물을 이온주입하여 상기 제1도핑영역 상부와 상기 반도체층 하부에 제2도핑영역을 형성하는 단계를 포함하여,
    상기 제2도핑영역이 상기 반도체층과 상기 소자분리막의 에지 부위에서 서로 콘택된 것을 특징으로 하는 CMOS 이미지센서 제조방법.
  27. 제26항에 있어서,
    상기 이온주입되는 각 도펀트가 상기 제1게이트 하부의 상기 반도체층으로 주입되지 않을 정도의 두께를 갖도록 상기 제1게이트를 형성하는 하는 것을 특징으로 하는 CMOS 이미지센서 제조방법.
  28. 제27항에 있어서,
    상기 제1이온주입마스크가 상기 제1게이트의 에지를 노출시키도록하여 상기 제1게이트의 에지에 상기 제1도핑영역을 자기정렬시키는 것을 특징으로 하는 CMOS 이미지센서 제조방법.
  29. 제27항에 있어서,
    상기 제2이온주입마스크가 상기 제1게이트의 에지를 노출시키도록하여 상기 제1게이트의 에지에 상기 제2도핑영역을 자기정렬시키는 것을 특징으로 하는 CMOS 이미지센서 제조방법.
  30. 제27항에 있어서,
    상기 제1게이트는 폴리실리콘막 및 실리사이드막이 적층되어 형성된 것을 특징으로 하는 CMOS 이미지센서 제조방법.
  31. 제30항에 있어서,
    상기 폴리실리콘막 및 실리사이드막의 두께를 각각 약 2000Å 및 약 1500Å으로 형성하는 것을 특징으로 하는 CMOS 이미지센서 제조방법.
  32. 제26항 내지 제31항중 어느한 항에 있어서,
    상기 반도체층은 상기 반도체층보다 높은 도펀트 농도를 갖는 제1도전형의 반도체기판 상에 성장된 에피택셜층인 것을 특징으로 하는 CMOS 이미지센서 제조방법.
  33. 제32항에 있어서,
    상기 제1 도전형 및 제2 도전형은 각각 서로 상보적인 P형 또는 N형인 것을 특징으로 하는 CMOS 이미지센서 제조방법.
  34. CMOS 이미지센서 제조방법에 있어서,
    제1도전형의 반도체층을 준비하는 제1단계;
    상기 반도체층의 일부영역에 제1도전형의 웰영역을 형성하는 제2단계;
    상기 웰영역에 형성될 트랜지스터의 특성 조절을 위하여 상기 웰영역에 이온주입을 실시하는 제3단계;
    상기 웰영역 상에 적어도 하나의 출력 트랜지스터용 게이트를 형성하고 상기 웰영역 이외의 상기 반도체층 상에 제1게이트 및 제2게이트을 각각 형성하는 제4단계;
    상기 제1게이트와 인접한 상기 웰영역 이외의 상기 반도체층 내부에 저전압 포토다이오드를 형성하는 제5단계;
    상기 웰영역 상부가 오픈된 제1마스크를 형성하고 상기 트랜지스터의 저농도 소스/드레인 영역을 형성하기 위하여 저농도 제2도전형 불순물을 이온주입하는 제6단계;
    상기 제1마스크를 제거하고, 상기 트랜지스터용 게이트, 상기 제1게이트 및 상기 제2게이트의 각 측벽에 스페이서절연막을 형성하는 제7단계; 및
    상기 저전압 포토다이오드를 덮는 제2마스크를 형성하고 고농도 제2도전형 불순물을 이온주입하여, 상기 트랜지스터의 고농도 소스/드레인을 형성하고 상기 제1게이트와 상기 제2게이트 사이의 상기 반도체층 표면 하부에 플로팅접합을 형성하며 상기 제2게이트에 인접한 상기 반도체층 표면 하부에 드레인접합을 각각 형성하는 제8단계
    를 포함하여 이루어진 CMOS 이미지센서 제조방법.
  35. 제34항에 있어서,
    상기 반도체층은 상기 반도체층의 도펀트 보다 높은 농도의 도펀트를 갖는 제1도전형의 반도체기판 상에 성장된 에피택셜층인 것을 특징으로 하는 CMOS 이미지센서 제조방법.
  36. 제35항에 있어서,
    상기 반도체층은 상기 반도체기판 상에 2∼5㎛의 두께로 형성되는 것을 특징으로 하는 CMOS 이미지센서 제조방법.
  37. 제34항에 있어서,
    상기 적어도 하나의 트랜지스터는,
    상기 드레인접합에 자신의 일측접합이 접속된 드라이브트랜지스터; 및
    상기 드라이브트랜지스터의 타측 접합에 자신의 일측접합이 접속된 셀렉트트랜지스터
    를 포함하는 것을 특징으로 하는 CMOS 이미지센서 제조방법.
  38. 제34항에 있어서,
    상기 제3단계는,
    상기 웰영역의 상부가 오픈된 제3마스크를 형성하는 단계;
    상기 웰영역에 문턱전압 조절을 위한 이온주입을 실시하는 단계;
    상기 웰영역에 펀치쓰루 조절을 위한 이온주입을 실시하는 단계; 및
    상기 제3마스크를 제거하는 단계를 포함하는 것을 특징으로 하는 CMOS 이미지센서 제조방법.
  39. 제34항에 있어서,
    상기 제4단계는,
    전체구조 상부에 폴리실리콘막 및 실리사이드막을 형성하는 단계; 및
    마스크 및 식각 공정으로 상기 트랜지스터용 게이트, 상기 제1게이트 및 상기 제2게이트를 각각 패터닝하는 단계를 포함하는 것을 특징으로 하는 CMOS 이미지센서 제조방법.
  40. 제34항에 있어서,
    상기 제2단계와 상기 제3단계 사이에, 활성영역과 필드영역을 정의하기 위하여 상기 필드영역에 필드절연막을 형성하는 제9단계를 더 포함하는 것을 특징으로 하는 CMOS 이미지센서 제조방법.
  41. 제40항에 있어서,
    상기 저전압 포토다이오드를 형성하는 제5단계는,
    상기 활성영역의 상기 반도체층 일부영역과 상기 필드영역을 덮는 제1이온주입마스크를 사용한 이온주입에 의해 상기 반도체층 내에 제2도전형의 제1도핑영역을 형성하는 단계; 및
    상기 일부영역을 포함하는 상기 반도체층을 노출시킨 제2이온주입마스크를 사용한 이온주입에 의해 상기 제1도핑영역 상부와 상기 반도체층의 표면 하부에 제1도전형의 제2도핑영역을 형성하는 단계를 포함하는 것을 특징으로 하는 CMOS 이미지센서 제조방법.
  42. 제41항에 있어서,
    상기 제1도핑영역이 상기 반도체층보다 높은 도펀트 농도를 갖도록 이온주입하고, 상기 제2도핑영역이 상기 제1도핑영역보다 높은 농도를 갖도록 이온주입하는 것을 특징으로 하는 CMOS 이미지센서 제조방법.
  43. 제42항에 있어서,
    상기 저전압 포토다이오드는 1.2V 내지 4.5V에서 완전공핍 가능 전압을 갖는 것을 특징으로 하는 CMOS 이미지센서 제조방법.
  44. 제34항에 있어서,
    상기 제1도전형 및 제2도전형은 각각 서로 상보적인 P형 또는 N형인 것을 특징으로 하는 CMOS 이미지센서 제조방법.
  45. 제34항에 있어서,
    상기 제8단계 후,
    전체구조 상부에 층간절연막 및 금속배선을 형성하는 단계;
    보호층을 형성하는 단계; 및
    상기 보호층 상에 칼라필터를 형성하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 CMOS 이미지센서 제조방법.
  46. 제45항에 있어서,
    상기 금속배선은 상기 저전압 포토다이오드 상부에서 오픈된 것을 특징으로 하는 CMOS 이미지센서 제조방법.
KR1019990006036A 1998-02-28 1999-02-24 씨모스 이미지센서 및 그 제조방법 KR100278285B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR19980006687 1998-02-28
KR1019980006687 1998-02-28

Publications (2)

Publication Number Publication Date
KR19990072885A KR19990072885A (ko) 1999-09-27
KR100278285B1 true KR100278285B1 (ko) 2001-01-15

Family

ID=19534037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990006036A KR100278285B1 (ko) 1998-02-28 1999-02-24 씨모스 이미지센서 및 그 제조방법

Country Status (9)

Country Link
US (2) US6184055B1 (ko)
JP (1) JP4390896B2 (ko)
KR (1) KR100278285B1 (ko)
CN (2) CN100377362C (ko)
DE (1) DE19908457B4 (ko)
FR (2) FR2775541B1 (ko)
GB (1) GB2334817B (ko)
NL (2) NL1011381C2 (ko)
TW (1) TW457644B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040036049A (ko) * 2002-10-23 2004-04-30 주식회사 하이닉스반도체 필팩터가 개선된 씨모스 이미지 센서의 단위화소
US7741665B2 (en) 2006-10-25 2010-06-22 Electronics And Telecommunications Research Institute High-quality CMOS image sensor and photo diode

Families Citing this family (147)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11264761A (ja) * 1998-03-18 1999-09-28 Honda Motor Co Ltd 光センサ回路およびこれを用いたイメージセンサ
JP3571909B2 (ja) * 1998-03-19 2004-09-29 キヤノン株式会社 固体撮像装置及びその製造方法
JP4200545B2 (ja) * 1998-06-08 2008-12-24 ソニー株式会社 固体撮像素子およびその駆動方法、並びにカメラシステム
US6489643B1 (en) * 1998-06-27 2002-12-03 Hynix Semiconductor Inc. Photodiode having a plurality of PN junctions and image sensor having the same
JP3457551B2 (ja) * 1998-11-09 2003-10-20 株式会社東芝 固体撮像装置
EP2287917B1 (en) * 1999-02-25 2016-05-25 Canon Kabushiki Kaisha Light-receiving element and photoelectric conversion device
AU3511400A (en) * 1999-03-01 2000-09-21 Photobit Corporation Active pixel sensor with fully-depleted buried photoreceptor
US6724426B1 (en) * 1999-03-08 2004-04-20 Micron Technology, Inc. Multi junction APS with dual simultaneous integration
JP3576033B2 (ja) * 1999-03-31 2004-10-13 株式会社東芝 固体撮像装置
US6310366B1 (en) * 1999-06-16 2001-10-30 Micron Technology, Inc. Retrograde well structure for a CMOS imager
US6333205B1 (en) * 1999-08-16 2001-12-25 Micron Technology, Inc. CMOS imager with selectively silicided gates
US6593607B1 (en) * 1999-09-30 2003-07-15 Pictos Technologies, Inc. Image sensor with enhanced blue response and signal cross-talk suppression
US6410905B1 (en) * 1999-12-17 2002-06-25 Scientific Imaging Technologies, Inc. CCD with enhanced output dynamic range
KR100390822B1 (ko) * 1999-12-28 2003-07-10 주식회사 하이닉스반도체 이미지센서에서의 암전류 감소 방법
US6407440B1 (en) * 2000-02-25 2002-06-18 Micron Technology Inc. Pixel cell with high storage capacitance for a CMOS imager
KR100359770B1 (ko) * 2000-03-02 2002-11-04 주식회사 하이닉스반도체 씨모스 이미지 센서의 액티브 픽셀 회로
US6465846B1 (en) * 2000-03-22 2002-10-15 Seiko Instruments Inc. Semiconductor integrated circuit device having trench-type photodiode
JP2001298663A (ja) * 2000-04-12 2001-10-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
JP3664939B2 (ja) * 2000-04-14 2005-06-29 富士通株式会社 Ｃｍｏｓイメージセンサ及びその製造方法
KR100386609B1 (ko) * 2000-04-28 2003-06-02 주식회사 하이닉스반도체 씨모스 이미지 센서 및 그의 제조 방법
US6429499B1 (en) * 2000-05-18 2002-08-06 International Business Machines Corporation Method and apparatus for a monolithic integrated MESFET and p-i-n optical receiver
JP3688980B2 (ja) * 2000-06-28 2005-08-31 株式会社東芝 Ｍｏｓ型固体撮像装置及びその製造方法
TW449939B (en) * 2000-07-03 2001-08-11 United Microelectronics Corp Photodiode structure
KR100533166B1 (ko) * 2000-08-18 2005-12-02 매그나칩 반도체 유한회사 마이크로렌즈 보호용 저온산화막을 갖는 씨모스이미지센서및 그 제조방법
CN100446264C (zh) * 2000-10-19 2008-12-24 量子半导体有限公司 制作和cmos电路集成在一起的异质结光电二极管的方法
DE10052680C2 (de) * 2000-10-24 2002-10-24 Advanced Micro Devices Inc Verfahren zum Einstellen einer Form einer auf einem Substrat gebildeten Oxidschicht
US6566697B1 (en) * 2000-11-28 2003-05-20 Dalsa, Inc. Pinned photodiode five transistor pixel
JP4270742B2 (ja) 2000-11-30 2009-06-03 Ｎｅｃエレクトロニクス株式会社 固体撮像装置
KR100521972B1 (ko) * 2000-12-30 2005-10-17 매그나칩 반도체 유한회사 광감지 영역에 연결된 전원공급선을 구비하는 이미지 센서
US6713796B1 (en) 2001-01-19 2004-03-30 Dalsa, Inc. Isolated photodiode
KR20020096336A (ko) * 2001-06-19 2002-12-31 삼성전자 주식회사 씨모스형 촬상 장치
US6765276B2 (en) * 2001-08-23 2004-07-20 Agilent Technologies, Inc. Bottom antireflection coating color filter process for fabricating solid state image sensors
US6541329B1 (en) * 2001-09-07 2003-04-01 United Microelectronics Corp. Method for making an active pixel sensor
US6462365B1 (en) * 2001-11-06 2002-10-08 Omnivision Technologies, Inc. Active pixel having reduced dark current in a CMOS image sensor
US6545303B1 (en) * 2001-11-06 2003-04-08 Fillfactory Method to increase conversion gain of an active pixel, and corresponding active pixel
JP3723124B2 (ja) * 2001-12-14 2005-12-07 株式会社東芝 固体撮像装置
JP3781672B2 (ja) * 2001-12-14 2006-05-31 株式会社東芝 固体撮像装置
KR20030052588A (ko) * 2001-12-21 2003-06-27 주식회사 하이닉스반도체 전하운송효율을 높인 이미지센서 및 그 제조방법
KR100462164B1 (ko) * 2002-01-11 2004-12-17 매그나칩 반도체 유한회사 필팩터를 향상시킨 씨모스 이미지센서
JP2003264277A (ja) * 2002-03-07 2003-09-19 Fujitsu Ltd Ｃｍｏｓイメージセンサおよびその製造方法
JP4541666B2 (ja) * 2002-06-20 2010-09-08 三星電子株式会社 イメージセンサ及びその製造方法
JP4412903B2 (ja) * 2002-06-24 2010-02-10 株式会社ルネサステクノロジ 半導体装置
KR100893054B1 (ko) * 2002-07-05 2009-04-15 매그나칩 반도체 유한회사 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법
US6906302B2 (en) * 2002-07-30 2005-06-14 Freescale Semiconductor, Inc. Photodetector circuit device and method thereof
KR100508086B1 (ko) 2002-09-11 2005-08-17 삼성전자주식회사 씨모스 이미지 센서 및 그 제조방법
JPWO2004025732A1 (ja) 2002-09-12 2006-01-12 松下電器産業株式会社 固体撮像装置およびその製造方法
KR100486113B1 (ko) 2002-09-18 2005-04-29 매그나칩 반도체 유한회사 렌즈 내장형 이미지 센서의 제조 방법
US6586789B1 (en) * 2002-10-07 2003-07-01 Lixin Zhao Pixel image sensor
US6818930B2 (en) * 2002-11-12 2004-11-16 Micron Technology, Inc. Gated isolation structure for imagers
WO2004044989A1 (en) * 2002-11-12 2004-05-27 Micron Technology, Inc. Grounded gate and isolation techniques for reducing dark current in cmos image sensors
JP4208559B2 (ja) * 2002-12-03 2009-01-14 キヤノン株式会社 光電変換装置
US6974715B2 (en) * 2002-12-27 2005-12-13 Hynix Semiconductor Inc. Method for manufacturing CMOS image sensor using spacer etching barrier film
KR100461975B1 (ko) * 2002-12-27 2004-12-17 매그나칩 반도체 유한회사 이미지센서의 트렌치 소자분리막 형성방법
US6730899B1 (en) * 2003-01-10 2004-05-04 Eastman Kodak Company Reduced dark current for CMOS image sensors
US6764890B1 (en) 2003-01-29 2004-07-20 Cypress Semiconductor Corporation Method of adjusting the threshold voltage of a mosfet
JP4281375B2 (ja) * 2003-02-19 2009-06-17 ソニー株式会社 Ｃｍｏｓ固体撮像装置およびその駆動方法
EP1465258A1 (en) * 2003-02-21 2004-10-06 STMicroelectronics Limited CMOS image sensors
US6812539B1 (en) * 2003-04-10 2004-11-02 Micron Technology, Inc. Imager light shield
KR100949666B1 (ko) * 2003-04-29 2010-03-29 매그나칩 반도체 유한회사 반도체 소자의 제조방법
KR100523671B1 (ko) 2003-04-30 2005-10-24 매그나칩 반도체 유한회사 이중 게이트절연막을 구비하는 씨모스 이미지 센서 및그의 제조 방법
US6974943B2 (en) * 2003-07-22 2005-12-13 Omnivision Technologies, Inc. Active pixel cell using negative to positive voltage swing transfer transistor
US7022965B2 (en) * 2003-07-22 2006-04-04 Omnivision Tehnologies, Inc. Low voltage active CMOS pixel on an N-type substrate with complete reset
US6900484B2 (en) * 2003-07-30 2005-05-31 Micron Technology, Inc. Angled pinned photodiode for high quantum efficiency
KR100523233B1 (ko) * 2003-08-23 2005-10-24 삼성전자주식회사 씨모스 이미지 센서 및 이미지 센싱 방법
KR100544957B1 (ko) * 2003-09-23 2006-01-24 동부아남반도체 주식회사 시모스 이미지 센서의 제조방법
JP4578792B2 (ja) * 2003-09-26 2010-11-10 富士通セミコンダクター株式会社 固体撮像装置
US7354789B2 (en) * 2003-11-04 2008-04-08 Dongbu Electronics Co., Ltd. CMOS image sensor and method for fabricating the same
KR100603247B1 (ko) * 2003-12-31 2006-07-20 동부일렉트로닉스 주식회사 시모스 이미지 센서 및 그 제조방법
US7214575B2 (en) * 2004-01-06 2007-05-08 Micron Technology, Inc. Method and apparatus providing CMOS imager device pixel with transistor having lower threshold voltage than other imager device transistors
US7196304B2 (en) 2004-01-29 2007-03-27 Micron Technology, Inc. Row driver for selectively supplying operating power to imager pixel
US7037764B2 (en) * 2004-02-26 2006-05-02 Micron Technology, Inc. Method of forming a contact in a pixel cell
US20050224901A1 (en) * 2004-03-30 2005-10-13 Xinping He Active pixel having buried transistor
KR100698069B1 (ko) * 2004-07-01 2007-03-23 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
KR101115092B1 (ko) * 2004-07-29 2012-02-28 인텔렉츄얼 벤처스 투 엘엘씨 전하운송효율을 향상시키기 위한 이미지 센서 및 제조 방법
KR101069103B1 (ko) * 2004-07-29 2011-09-30 크로스텍 캐피탈, 엘엘씨 전하운송효율을 향상시키기 위한 이미지센서 및 제조 방법
DE102004053077B4 (de) * 2004-11-03 2006-11-02 X-Fab Semiconductor Foundries Ag Vertikale PIN-Fotodiode und Verfahren zur Herstellung, kompatibel zu einem konventionellen CMOS-Prozess
KR100649023B1 (ko) * 2004-11-09 2006-11-28 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
KR100649012B1 (ko) * 2004-12-30 2006-11-27 동부일렉트로닉스 주식회사 색재현성 향상을 위한 씨모스 이미지 센서 및 그 제조방법
KR101199100B1 (ko) * 2004-12-30 2012-11-08 인텔렉츄얼 벤처스 투 엘엘씨 소스 팔로워에서 비대칭적인 웰의 배치를 갖는 씨모스이미지센서
KR100640958B1 (ko) * 2004-12-30 2006-11-02 동부일렉트로닉스 주식회사 보호막을 이용한 씨모스 이미지 센서 및 그 제조방법
KR100606918B1 (ko) * 2004-12-30 2006-08-01 동부일렉트로닉스 주식회사 버티컬 씨모스 이미지 센서의 핫 픽셀 및 그 제조방법
KR100672708B1 (ko) * 2004-12-30 2007-01-22 동부일렉트로닉스 주식회사 시모스 이미지 센서의 격리막 형성방법
JP4691990B2 (ja) * 2005-01-05 2011-06-01 ソニー株式会社 固体撮像装置及びその製造方法
US20060183268A1 (en) * 2005-02-14 2006-08-17 Omnivision Technologies, Inc. Salicide process for image sensor
US7205627B2 (en) * 2005-02-23 2007-04-17 International Business Machines Corporation Image sensor cells
US7935994B2 (en) * 2005-02-24 2011-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Light shield for CMOS imager
KR100907739B1 (ko) 2005-03-11 2009-07-14 후지쯔 마이크로일렉트로닉스 가부시키가이샤 포토다이오드 영역을 매립한 이미지 센서 및 그 제조 방법
JP4224036B2 (ja) * 2005-03-17 2009-02-12 富士通マイクロエレクトロニクス株式会社 フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
JP2006294871A (ja) * 2005-04-11 2006-10-26 Matsushita Electric Ind Co Ltd 固体撮像装置
KR100723485B1 (ko) * 2005-04-11 2007-05-31 삼성전자주식회사 씨모스 이미지센서 및 그 제조 방법
KR100782463B1 (ko) * 2005-04-13 2007-12-05 (주)실리콘화일 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법
JP4340660B2 (ja) * 2005-04-14 2009-10-07 シャープ株式会社 増幅型固体撮像装置
KR100670510B1 (ko) * 2005-04-26 2007-01-16 매그나칩 반도체 유한회사 씨모스 이미지 센서의 제조 방법
KR100682829B1 (ko) * 2005-05-18 2007-02-15 삼성전자주식회사 씨모스 이미지 센서의 단위 픽셀, 픽셀 어레이 및 이를포함한 씨모스 이미지 센서
US7115924B1 (en) 2005-06-03 2006-10-03 Avago Technologies Sensor Ip Pte. Ltd. Pixel with asymmetric transfer gate channel doping
KR100672688B1 (ko) * 2005-06-07 2007-01-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
KR100698090B1 (ko) * 2005-06-07 2007-03-23 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
CN100395883C (zh) * 2005-06-28 2008-06-18 中芯国际集成电路制造(上海)有限公司 利用独立的源极形成的cmos图像传感器件和方法
KR100718878B1 (ko) * 2005-06-28 2007-05-17 (주)실리콘화일 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법
CN100416845C (zh) * 2005-07-12 2008-09-03 北京思比科微电子技术有限公司 低衬底漏电流的空穴积累型有源像素及其制造方法
JP4807014B2 (ja) * 2005-09-02 2011-11-02 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US20070074518A1 (en) * 2005-09-30 2007-04-05 Solar Turbines Incorporated Turbine engine having acoustically tuned fuel nozzle
KR100752185B1 (ko) * 2005-10-13 2007-08-24 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
US7323378B2 (en) * 2005-10-20 2008-01-29 Pixart Imaging Inc. Method for fabricating CMOS image sensor
JP4848739B2 (ja) * 2005-11-01 2011-12-28 ソニー株式会社 物理量検出装置および撮像装置
US7633106B2 (en) * 2005-11-09 2009-12-15 International Business Machines Corporation Light shield for CMOS imager
JP2007228460A (ja) * 2006-02-27 2007-09-06 Mitsumasa Koyanagi 集積センサを搭載した積層型半導体装置
JP5016244B2 (ja) * 2006-03-17 2012-09-05 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR100776146B1 (ko) * 2006-05-04 2007-11-15 매그나칩 반도체 유한회사 화소를 버스트 리셋 동작과 통합하여 개선된 성능을 갖는ｃｍｏｓ이미지 센서
KR100757654B1 (ko) * 2006-05-26 2007-09-10 매그나칩 반도체 유한회사 시모스 이미지 센서 및 그 제조 방법
KR100801447B1 (ko) * 2006-06-19 2008-02-11 (주)실리콘화일 배면 광 포토다이오드를 이용한 이미지센서 및 그 제조방법
KR100781892B1 (ko) * 2006-08-28 2007-12-03 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서 및 그 제조 방법
KR100789624B1 (ko) * 2006-08-31 2007-12-27 동부일렉트로닉스 주식회사 시모스 이미지 센서 및 이의 제조 방법
US7795655B2 (en) * 2006-10-04 2010-09-14 Sony Corporation Solid-state imaging device and electronic device
US8030114B2 (en) * 2007-01-31 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure to reduce dark current in image sensors
KR100880528B1 (ko) * 2007-06-01 2009-01-28 매그나칩 반도체 유한회사 Ｃｍｏｓ 이미지 센서
KR100871792B1 (ko) * 2007-06-26 2008-12-05 주식회사 동부하이텍 이미지센서 및 그 제조방법
KR20090003854A (ko) * 2007-07-05 2009-01-12 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR100871798B1 (ko) * 2007-09-07 2008-12-02 주식회사 동부하이텍 이미지 센서 및 그 제조방법
JP2009117613A (ja) * 2007-11-06 2009-05-28 Toshiba Corp 半導体装置
KR100882468B1 (ko) * 2007-12-28 2009-02-09 주식회사 동부하이텍 이미지센서 및 그 제조방법
JP2009088545A (ja) * 2008-11-28 2009-04-23 Nec Electronics Corp 固体撮像装置
JP5446282B2 (ja) * 2009-01-21 2014-03-19 ソニー株式会社 固体撮像素子およびカメラシステム
JP2010278303A (ja) * 2009-05-29 2010-12-09 Toshiba Corp 固体撮像装置
JP5387212B2 (ja) * 2009-07-31 2014-01-15 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US9698196B2 (en) * 2009-08-14 2017-07-04 Heptagon Micro Optics Pte. Ltd. Demodulation pixel incorporating majority carrier current, buried channel and high-low junction
JP5351066B2 (ja) * 2010-01-25 2013-11-27 浜松ホトニクス株式会社 Ｏｃｔ装置
BR112013028972A2 (pt) 2011-05-12 2017-02-07 Olive Medical Corp otimização de área de estrutura de pixel utilizando um esquema de empilhamento para um sensor de imagem híbrido com elementos de interconexão veriticais mínimos
EP2877079B1 (en) 2012-07-26 2021-04-21 DePuy Synthes Products, Inc. Camera system with minimal area monolithic cmos image sensor
AU2014223163A1 (en) 2013-02-28 2015-08-20 Olive Medical Corporation Videostroboscopy of vocal chords with CMOS sensors
EP2967286B1 (en) 2013-03-15 2021-06-23 DePuy Synthes Products, Inc. Minimize image sensor i/o and conductor counts in endoscope applications
BR112015023206A2 (pt) 2013-03-15 2017-08-22 Olive Medical Corp Sincronização de sensor de imagem sem temporizador de entrada e temporizador de transmissão de dados
JP6119454B2 (ja) * 2013-06-24 2017-04-26 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置を測定する方法
TWI500322B (zh) * 2013-10-14 2015-09-11 Pixart Imaging Inc 影像感測裝置以及使用此影像感測裝置的光學導航裝置
JP6892221B2 (ja) * 2016-03-04 2021-06-23 エイブリック株式会社 半導体装置の製造方法
JP6659447B2 (ja) * 2016-05-02 2020-03-04 浜松ホトニクス株式会社 距離センサ
RU2634324C1 (ru) * 2016-05-18 2017-10-25 Публичное акционерное общество "Интерсофт Евразия", ПАО "Интерсофт Евразия" Сенсор ионизирующего излучения на основе кремния бестигельной зонной плавки р-типа проводимости
KR102617389B1 (ko) * 2016-10-06 2023-12-26 에스케이하이닉스 주식회사 이미지 센서
CN106565930A (zh) * 2016-11-08 2017-04-19 武汉理工大学 一种磷系阻燃剂及基于其制备的全水发泡含磷阻燃聚氨酯泡沫
US10616519B2 (en) 2016-12-20 2020-04-07 Microsoft Technology Licensing, Llc Global shutter pixel structures with shared transfer gates
US10389957B2 (en) 2016-12-20 2019-08-20 Microsoft Technology Licensing, Llc Readout voltage uncertainty compensation in time-of-flight imaging pixels
TWI621273B (zh) * 2017-04-27 2018-04-11 立錡科技股份有限公司 具有可調整臨界電壓之高壓空乏型mos元件及其製造方法
US10971533B2 (en) 2018-01-29 2021-04-06 Stmicroelectronics (Crolles 2) Sas Vertical transfer gate with charge transfer and charge storage capabilities
FR3098075A1 (fr) * 2019-06-28 2021-01-01 Stmicroelectronics (Crolles 2) Sas Pixel et son procédé de commande
CN112447775A (zh) * 2019-08-28 2021-03-05 天津大学青岛海洋技术研究院 一种提高量子效率的cmos图像传感器像素制作方法
CN114203625A (zh) * 2020-09-02 2022-03-18 长鑫存储技术有限公司 半导体器件及其制造方法
CN117766556A (zh) * 2023-12-25 2024-03-26 脉冲视觉(北京)科技有限公司 感光器件及其制备方法和传感器像素单元

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4484210A (en) * 1980-09-05 1984-11-20 Nippon Electric Co., Ltd. Solid-state imaging device having a reduced image lag
DE3168333D1 (en) 1980-09-19 1985-02-28 Nec Corp Semiconductor photoelectric converter
JPS62124771A (ja) * 1985-11-25 1987-06-06 Sharp Corp 固体撮像装置
US4984047A (en) 1988-03-21 1991-01-08 Eastman Kodak Company Solid-state image sensor
JP2695824B2 (ja) * 1988-03-25 1998-01-14 株式会社日立製作所 固体撮像素子
JPH01292856A (ja) * 1988-05-20 1989-11-27 Hitachi Ltd 固体撮像装置
US5162887A (en) * 1988-10-31 1992-11-10 Texas Instruments Incorporated Buried junction photodiode
US5051797A (en) 1989-09-05 1991-09-24 Eastman Kodak Company Charge-coupled device (CCD) imager and method of operation
US5262871A (en) * 1989-11-13 1993-11-16 Rutgers, The State University Multiple resolution image sensor
JP3125303B2 (ja) 1990-11-26 2001-01-15 日本電気株式会社 固体撮像素子
JP3097186B2 (ja) 1991-06-04 2000-10-10 ソニー株式会社 固体撮像装置
JPH05251684A (ja) 1991-11-25 1993-09-28 Eastman Kodak Co ブルーミング防止特性を向上させたｃｃｄ画像センサ
JP2970158B2 (ja) 1991-12-20 1999-11-02 日本電気株式会社 固体撮像装置の製造方法
JP3049930B2 (ja) * 1992-03-25 2000-06-05 株式会社ニコン 非破壊読み出し型固体撮像素子
JP2621767B2 (ja) * 1993-07-30 1997-06-18 日本電気株式会社 固体撮像素子
US5471515A (en) 1994-01-28 1995-11-28 California Institute Of Technology Active pixel sensor with intra-pixel charge transfer
JPH0897393A (ja) * 1994-09-29 1996-04-12 Canon Inc 光電変換装置とラインセンサアレイ及び半導体装置
US5576763A (en) 1994-11-22 1996-11-19 Lucent Technologies Inc. Single-polysilicon CMOS active pixel
CN1091302C (zh) * 1995-04-05 2002-09-18 松下电器产业株式会社 光检测装置及其制造方法
US5625210A (en) * 1995-04-13 1997-04-29 Eastman Kodak Company Active pixel sensor integrated with a pinned photodiode
US5587596A (en) * 1995-09-20 1996-12-24 National Semiconductor Corporation Single MOS transistor active pixel sensor cell with automatic anti-blooming and wide dynamic range
JP3624042B2 (ja) * 1996-01-19 2005-02-23 キヤノン株式会社 光電変換装置
JPH09266296A (ja) 1996-03-28 1997-10-07 Nec Corp 固体撮像装置
EP0809299B1 (en) * 1996-05-22 2008-04-23 Eastman Kodak Company Active pixel sensor with punch-through reset and cross-talk suppression
US5881184A (en) * 1996-05-22 1999-03-09 Eastman Kodak Company Active pixel sensor with single pixel reset
FR2751824B1 (fr) 1996-07-26 2000-07-28 Zhu Yi Ming Capteur d'image a acces aleatoire en technologie cmos a filtrage passe-bas integre
US5760458A (en) 1996-10-22 1998-06-02 Foveonics, Inc. Bipolar-based active pixel sensor cell with poly contact and increased capacitive coupling to the base region
US5903021A (en) * 1997-01-17 1999-05-11 Eastman Kodak Company Partially pinned photodiode for solid state image sensors
GB2324651B (en) * 1997-04-25 1999-09-01 Vlsi Vision Ltd Improved solid state image sensor
US6127697A (en) * 1997-11-14 2000-10-03 Eastman Kodak Company CMOS image sensor
JP4109743B2 (ja) * 1998-03-19 2008-07-02 株式会社東芝 固体撮像装置
TW379499B (en) * 1998-05-14 2000-01-11 Ind Tech Res Inst Active pixel sensing cell
JP2000082839A (ja) * 1998-06-29 2000-03-21 Hyundai Electronics Ind Co Ltd フォトダイオ―ド、これを用いたイメ―ジセンサの単位画素及びこれからデ―タを得る方法
KR100291179B1 (ko) * 1998-06-29 2001-07-12 박종섭 자기정렬된실리사이드층을갖는씨모스이미지센서및그제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040036049A (ko) * 2002-10-23 2004-04-30 주식회사 하이닉스반도체 필팩터가 개선된 씨모스 이미지 센서의 단위화소
US7741665B2 (en) 2006-10-25 2010-06-22 Electronics And Telecommunications Research Institute High-quality CMOS image sensor and photo diode

Also Published As

Publication number Publication date
CN1171315C (zh) 2004-10-13
US6184055B1 (en) 2001-02-06
JP4390896B2 (ja) 2009-12-24
NL1014309A1 (nl) 2000-02-29
CN1231516A (zh) 1999-10-13
NL1011381A1 (nl) 1999-09-01
GB2334817A (en) 1999-09-01
US6180969B1 (en) 2001-01-30
CN100377362C (zh) 2008-03-26
FR2779870A1 (fr) 1999-12-17
FR2779870B1 (fr) 2005-05-13
JPH11317512A (ja) 1999-11-16
CN1534790A (zh) 2004-10-06
DE19908457B4 (de) 2013-11-28
DE19908457A1 (de) 1999-09-02
FR2775541B1 (fr) 2002-08-02
KR19990072885A (ko) 1999-09-27
TW457644B (en) 2001-10-01
FR2775541A1 (fr) 1999-09-03
NL1011381C2 (nl) 2000-02-15
NL1014309C2 (nl) 2004-01-27
GB2334817B (en) 2003-07-30
GB9904689D0 (en) 1999-04-21

Similar Documents

Publication Publication Date Title
KR100278285B1 (ko) 씨모스 이미지센서 및 그 제조방법
US7495273B2 (en) Double pinned photodiode for CMOS APS and method of formation
US6784013B2 (en) Method of forming an imaging device
US7250325B2 (en) Image sensor with deep well region and method of fabricating the image sensor
US6927089B2 (en) CMOS imager and method of formation
US20060255372A1 (en) Color pixels with anti-blooming isolation and method of formation
US20090065829A1 (en) Image Sensor and Method for Manufacturing the Same
US20050161713A1 (en) Imager floating diffusion region and process for forming same
KR100326267B1 (ko) 큰정전용량의포토다이오드를갖는이미지센서및그제조방법
KR100329770B1 (ko) 반구형상의포토다이오드를갖는이미지센서
KR20010004105A (ko) 이미지센서 및 그 제조방법
KR20010004106A (ko) 이미지센서 및 그 제조방법
KR100440775B1 (ko) 이미지센서 제조 방법
KR100873812B1 (ko) 전하용량을 향상시키기 위한 이미지센서 및 그 제조 방법
KR100748314B1 (ko) 이미지센서 및 그 제조 방법
KR100851497B1 (ko) 저조도 특성을 향상시킬 수 있는 이미지센서 및 그 제조방법
KR20030056060A (ko) 전하용량을 향상시키기 위한 이미지센서 및 그 제조 방법
KR20000041447A (ko) 이미지센서의 핀드 포토다이오드 및 그 제조방법
GB2383900A (en) CMOS image sensor
KR20010061311A (ko) 바이폴라트랜지스터를 이용한 이미지센서의 제조 방법
KR20030057710A (ko) 감도개선을 위한 씨모스 이미지센서 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
J204 Request for invalidation trial [patent]
J301 Trial decision

Free format text: TRIAL DECISION FOR INVALIDATION REQUESTED 20070312

Effective date: 20080530

J2X1 Appeal (before the patent court)

Free format text: INVALIDATION

J122 Written withdrawal of action (patent court)
J122 Written withdrawal of action (patent court)
FPAY Annual fee payment

Payment date: 20120927

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140929

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20170929

Year of fee payment: 18

EXPY Expiration of term