KR100253567B1 - 번인 테스트를 위한 내부전압 발생장치 - Google Patents
번인 테스트를 위한 내부전압 발생장치 Download PDFInfo
- Publication number
- KR100253567B1 KR100253567B1 KR1019970030218A KR19970030218A KR100253567B1 KR 100253567 B1 KR100253567 B1 KR 100253567B1 KR 1019970030218 A KR1019970030218 A KR 1019970030218A KR 19970030218 A KR19970030218 A KR 19970030218A KR 100253567 B1 KR100253567 B1 KR 100253567B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- burn
- test
- normal operation
- circuit
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 70
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 9
- 230000035882 stress Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 238000012216 screening Methods 0.000 description 2
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 description 1
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is DC as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
본 발명은 반도체 소자의 번인 테스트 장치에 관한 것으로 번인 테스트신호에 의해 정상동작시는 정상동작 전압을 발생시키고 번인 테스트 모드시는 번인 테스트 전압을 발생시키는 장치를 구현하여 정상동작 모드시 고전압 마진을 향상시킨 것이다.
Description
본 발명은 반도체 소자의 번인 테스트를 위한 내부전압 발생장치에 관한 것으로, 더 상세하게는 소정의 제어신호에 의하여 칩의 정상 동작 및 번인 테스트 동작을 위한 내부전압을 제어하므로서 칩의 정상 동작시 고전압 마진을 향상시키기 위한 내부전압 발생장치에 관한 것이다.
일반적으로 불량 디램을 조기에 가려내기 위해서 스크리닝 테스트를 실시하는데 주로 Burn-In Test Mode(고온 고전압 동작 시험)를 이용한다. 번-인테스트 모드에서는 고온, 고전압처럼 가혹한 조건에서 디램을 동작시켜 단시간내에 잠재적 결함을 노출시키는 동작이다.
따라서 칩 내부의 각 부분이 적절한 스트레스, 특히 가속 스트레스를 받아야 하는데 이때 내부 회로는 과도한 스트레스를 받지 않도록 내부전압을 조절하여 단지 스크리닝을 위한 스트레스만이 인가되도록 해야 한다.
외부에서 칩에 가해지는 전압 보다 낮은 전압으로 칩 내부의 회로를 동작시키는 칩의 경우 외부전압(Vext)이 일정 전위 이상(도1의 경우 Vs로 표시되어 있는 칩동작 최소전압) 일정 전위 이하(도1의 경우 Vtri로 표시되어 있는 트리거 전압)에서는 내부전압(Vint)은 가능한 변위가 적은 일정한 값을 가지도록하고 외부전압(Vext)이 일정 전압 이상(도1의 경우 Vtri로 표시되어 있는 트리거 전압)에서는 내부 전압이 외부 바이어스에 따라 증가하여 번-인 테스트가 가능한 레벨에 이르도록 하고 있다.
여기서 트리거 전압(Vtri)이란 사용자 전압이 아닌 생산자 전압으로 정상동작전압보다 높은 전압이며 번인 테스트를 위해 필요한 최소전압을 말한다.
도1은 종래에 사용되는 일반적인 내부전압 발생회로에 대한 특성 곡선으로, 외부전압의 변화에 따라 정상적인 동작 모드에서 번인 테스트 모드로 들어가게 된다. 외부전압(Vext)이 트리거 전압(Vtri) 보다 큰 구간(c)에서는 외부전압(Vext)의 증가에 따라 내부전압(Vint)이 증가하여 번-인 테스트 모드로 동작하게 된다.
이때 칩의 정상적인 동작 모드는 (b) 영역으로 내부전압(Vint)의 전위는 칩의 정상적인 동작에 필요한 전위이며 특성 곡선의 기울기가 (a)와 (c)에 비해 적을수록, 즉 기울기가 0에 가까울수록 좋다.
트리거 전압(Vtri)의 값은 스팩(Spec.)이 정하는 칩의 동작전위 보다 큰 값이어야 하며 사용자(User)가 아닌 생산자의 입장에서 칩의 에이징 테스트(Aging Test)를 위해 선정하는 값이 된다.
그런데, 이러한 트리거 전압(Vtri)이 존재한다는 것은 칩을 쓰는 사용자의 입장에서는 칩을 정상 동작시키는 외부전압의 상한값이 존재한다는 것이 되며 주위의 조건에 의한 트리거 전압(Vtri)이 변화할 경우 칩의 동작이 불안정하게 되는 문제점이 있다.
따라서, 본 발명은 이러한 종래의 문제점을 해결하기 위한 것으로 외부의 제어신호에 프로그램되는 칩 내부의 레지스터 셋팅에 의해 정상 동작 모드와 번인 테스트 동작 모드를 구동시켜 정상 모드시 트리거 전압이 발생되지 않도록 하므로서 정상 동작 마진을 향상시키기 위한 내부전압 발생장치를 제공함에 그 목적이 있다.
도1은 종래기술에 따른 정상 동작 및 번인 테스트 모드시 발생되는 내부전압에 대한 특성 곡선.
도2는 본 발명의 제1 실시예에 따른 정상 동작 및 번인 테스트 모드시의 내부전압 발생 블럭도.
도3은 상기 도2에 대한 상세회로도.
도4는 본 발명의 제2 실시예에 따른 정상 동작 및 번인 테스트 모드시의 내부전압 발생 블럭도.
도5는 상기 도4에 대한 상세회로도.
도6a는 상기 도3, 도5의 정상동작 모드시 발생되는 내부전압에 대한 특성 곡선.
도6b는 상기 도3, 도5의 번인 테스트 모드시 발생되는 내부전압에 대한 특성 곡선.
* 도면의 주요부분에 대한부호의 설명
10 : 내부전압 발생회로 20 : 스타트업 회로
30 : 기준전압 발생회로 40 : 커런트 미러 증폭회로
50,70,90 : 정상동작 및 번인 테스트 전압 발생회로
60,80 : 비교전압 발생회로
Vint : 내부전압 Vext : 외부전압
Vref : 비교전압 Vs : 최소 정상 동작전압
Vtri : 트리거 전압 Bint : 번인 테스트 신호
상기 목적 달성을 위한 본 발명의 번인 테스트용 내부전압 발생장치는 스타트업회로와, 상기 스타트업 회로의 출력전위에 의해 동작하여 일정전위를 출력하는 기준전압 발생회로와, 상기 기준전압 발생회로의 출력단에 접속되며 일정전위를 출력하는 커런트 미러 증폭회로를 포함하며, 번인 테스트 신호에 제어되며 상기 커런트 미러 증폭회로의 출력전위와 내부전위를 비교하여 정상동작 전압 또는 번인 테스트 전압을 출력하는 정상동작 및 번인 테스트 전압 발생수단을 구비함을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
이하, 첨부도면을 참조하여 본 발명의 제1, 제2 실시예를 상세히 설명하기로 한다.
도2는 본 발명의 제1 실시예에 따른 정상 동작 모드 및 번인 테스트 모드시 내부전압 발생 블럭도를 나타낸 것으로, 내부전압 발생회로(10)는 번인 테스트 신호의 전압 레벨에 따라 정상 동작 모드 또는 번인 테스트 모드에 필요한 전압을 만들어 낸다.
도3은 상기 도2의 내부전압 발생 블럭도에 대한 구체적인 회로도로서,기준전압 발생회로(30)에 항상 전류를 흐르게 하여 정상동작 상태를 유지하도록 하는 스타트업 회로(20)와, 상기 스타트업 회로(20)에서 출력되는 신호를 이용하여 제1 노드(N1)에 이를 공급하는 기준전압 발생회로(30)와, 상기 기준전압 발생회로(30)의 출력단인 제1 노드(N1)상의 신호에 의해 동작하여 제1 노드(N1)상의 전위가 제2 노드(N2)상의 전위와 같도록 피드백 루프를 이루며 제3 노드(N3)상으로 정상동작 전압을 발생시키는 커런트 미러 증폭회로(40)와, 번인 테스트 신호(Bint)에 제어되어 정상 동작전압 또는 번인 테스트 전압을 발생시키는 정상동작 및 번인 테스트 전압 발생회로(50)로 구성된다.
상기 정상동작 및 번인 테스트 전압 발생회로(50)는 게이트가 제4 노드(N4)에 접속되고 외부전압(Vext) 단자와 제5 노드(N5) 사이에 접속된 제1 피모스형 트랜지스터(MP1)와, 게이트가 상기 제3 노드(N3)에 접속되고 제5 노드(N5)와 제6 노드(N6) 사이에 접속된 제1 엔모스형 트랜지스터(MN1)와, 게이트가 상기 제4 노드(N4)에 접속되고 외부전압(Vext) 단자와 제4 노드(N4) 사이에 접속된 제2 피모스형 트랜지스터(MP2)와, 게이트가 내부전압 단자에 접속되고 상기 제4 노드(N4)와 제6 노드(N6) 사이에 접속된 제2 엔모스형 트랜지스터(MN2)와, 게이트가 상기 제1 노드(N1)에 접속되고 상기 제6 노드(N6)와 제7노드(N7) 사이에 접속된 제3 엔모스형 트랜지스터(MN3)와, 번인 테스트 신호(Bint)를 반전시켜 제4 엔모스형 트랜지스터(MN4) 게이트 단자로 출력하는 제1인버터(IV1)와, 게이트가 상기 제1 인버터(IV1) 출력단자에 접속되고 상기 제7노드(N7)와 접지전압 단자 사이에 접속된 제4 엔모스형 트랜지스터(MN4)와, 게이트가 상기 제1 인버터(IV1) 출력단자에 접속되고 외부전압(Vext) 단자와 제4노드(N4) 사이에 접속된 제3 피모스형 트랜지스터(MP3)와, 게이트가 상기 제5노드(N5)에 접속되고 외부전압(Vext) 단자와 내부전압(Vint) 단자 사이에 접속된 제4 피모스형 트랜지스터(MF4)와, 상기 제1 인버터(IV1) 출력신호를 반전시켜 제5 엔모스형 트랜지스터(MN5) 게이트 단자로 출력하는 제2 인버터(IV2)와, 게이트가 상기 제2 인버터(IV2) 출력단자에 접속되고 상기 제5 노드(N5)와 접지전압 단자 사이에 접속되는 제5 엔모스형 트랜지스터(MN5)로 구성된다.
여기서 제3 노드(N3)의 파형은 도6a이다.
정상 모드 동작시 번인 테스트 신호(Bint)는 로우로 이때 제4 엔모스형 트랜지스터(MN4)는 턴-온되고 제5 엔모스형 트랜지스터(MN5)는 턴-오프, 제3피모스형 트랜지스터(MP3)는 턴-오프, 제4 엔모스형 트랜지스터(MN4)는 턴-온되므로 제1, 제2 피모스형 트랜지스터(MP2)와 제1, 제2, 제3, 제4 엔모스형 트랜지스터는 커런트 미러 앰프를 구성하고 이때 제1 엔모스형 트랜지스터(MN1)의 게이트인 제3 노드(N3)와 제2 엔모스형 트랜지스터(MN2)의 게이트인 내부전압(Vint) 단자가 같도록 피드백 루프가 작용한다.
따라서, 정상 동작 모드시는 도6a와 같은 신호가 발생된다.
번인 테스트 동작시는 번인 테스트 신호(Bint)는 하이가 된다.
따라서 제4 엔모스형 트랜지스터(MN4)는 턴-오프되고 턴-온된 제3 피모스형 트랜지스터(MP3)에 의해 제1, 제1 피모스형 트랜지스터(MP1)도 턴-오프가 되어 커런트 미러는 제4 피모스형 트랜지스터(MP4)의 게이트에 전혀 영향을 미치지 못하며 제5 엔모스형 트랜지스터(MN5)는 턴-온되어 상기 제4 피모스형 트랜지스터(MP4)의 게이트를 항상 로우로 유지한다.
따라서, 내부전압(Vint)은 외부전압(Vext)에 비례하여 증가한다.
도6b는 번인 테스트 동작시의 특성 곡선이다.
도4는 본 발명의 제2 실시예에 따른 정상 및 번인 테스트 전압 발생장치에 대한 블럭도로서, 비교전압 발생회로(60)에서 발생되는 비교전압(Vref)과 내부전압(Vint)을 번인 테스트 신호(Bint)에 의해 비교하여 정상 동작 또는 번인 테스트 전압을 발생시킨다.
도5는 상기 도4에 대한 구체적인 회로도로서, 비교전압(Vref)을 발생시켜 정상동작 및 번인 테스트 전압 발생회로(90)의 일측 입력단자로 출력하는 비교전압 발생회로(80)와, 번인 테스트 신호(Bint)에 제어되어 비교전압(Vref) 및 내부전압(Vint)을 상호 비교하여 정상동작 또는 번인 테스트 전압을 발생시키는 정상동작 및 번인 테스트 전압 발생회로(90)로 구성된다.
상기 정상동작 및 번인 테스트 전압 발생회로(90)는 게이트가 제1l 노드에 접속되고 외부전압(Vext) 단자와 제12 노드 사이에 접속된 제10 피모스형 트랜지스터(MP10)와, 게이트가 상기 비교전압 발생회로 출력단에 접속되고 제12 노드와 제14 노드 사이에 접속된 제10 엔모스형 트랜지스터(MN10)와, 게이트가 상기 제11 노드에 접속되고 외부전압(Vext) 단자와 상기 제11 노드 사이에 접속된 제11 피모스형 트랜지스터(MP11)와, 게이트가 내부전압(Vint) 단자에 접속되고 상기 제11 노드와 제14 노드 사이에 접속된 제11 노드와, 번인 테스트 신호(Bint)를 반전시켜 제13 노드로 출력하는 제3 인버터(IV3)와, 게이트가 상기 제3 인버터(IV3) 출력단에 접속되고 상기 제14 노드와 접지전압 단자 사이에 접속된 제12 엔모스형 트랜지스터(MN12)와, 게이트가 상기 제13 노드에 접속되고 외부전압(Vext) 단자와 제11 노드 사이에 접속된 제12 피모스형 트랜지스터(MP12)와, 상기 제13 노드상의 전위를 반전시켜 제13 엔모스형 트랜지스터 게이트 단자로 출력하는 제4 인버터(IV4)와, 게이트가 상기 제4 인버터(IV4)출력단에 접속되고 상기 제12 노드와 접지전압 단자 사이에 접속된 제13 엔모스형 트랜지스터(MN13)와, 게이트가 상기 제12 노드에 접속되고 외부전압(Vext) 단자와 내부전압(Vint) 단자 사이에 접속된 제13 피모스형 트랜지스터(MP13)로 구성된다.
정상 동작시는 번인 테스트 신호(Bint)는 "로우", 따라서 제12 엔모스형 트랜지스터(MN12)는 턴-온되고 제13 엔모스형 트랜지스터(MN13)는 턴-오프되어 상기 제13 엔모스형 트랜지스터(MN13)는 제13 피모스형 트랜지스터(MP13)의 게이트에 전혀 영향을 미치지 못하고, 제12 엔모스형 트랜지스터(MN12)가 턴-온되어 제10, 제11 피모스형 트랜지스터와 제10, 제11, 제12 엔모스형 트랜지스터로 구성된 커런트 미러가 동작되어 제10 엔모스형 트랜지스터(MN10)의 게이트와 제11 엔모스형 트랜지스터(MN11)의 게이트인 비교전압(Vref)과 내부전압(Vint)이 같은 전위를 갖도록 피드백 루프가 동작되어 제13피모스형 트랜지스터(MP13)의 게이트를 제어하게 된다.
따라서, 정상동작에 필요한 내부전압은 도6a에 도시된 바와 같은 특성곡선을 갖게 된다.
번인 테스트 모드시는 번인 테스트 신호(Bint)는 "하이", 따라서 제12 엔모스형 트랜지스터(MN12)는 턴-오프되고, 턴-온된 제12 피모스형 트랜지스터(MP12)에 의해 제10, 제11 피모스형 트랜지스터도 턴-오프가 되어 커런트 미러는 제13 피모스형 트랜지스터(MP13)의 게이트에 전혀 영향을 미치지 못한다.
이때 제13 엔모스형 트랜지스터(MN13)는 턴-온되어 제13 피모스형 트랜지스터(MP13)의 게이트를 항상 0V로 유지시킨다.
따라서 제13 피모스형 트랜지스터(MP13)는 턴-온되어 외부전압(Vext)이 내부전압(Vint) 단자로 전달되고 내부전압(Vint)은 결국 외부전압(Vext)의 증가에 비례하여 상승하며 번인 테스트 전압을 발생시킨다.
도6b는 외부전압에 비례하여 내부전압이 증가하는 번인 테스트 전압의 특성 곡선을 나타낸다.
지금까지 설명한 본 발명에 따른 정상동작 및 번인 테스트 전압 발생장치는 번인 테스트 신호(Bint)에 의해 정상동작 모드와 번인 테스트 모드를 선택적으로 동작하므로 트리거 전압(Vtri)이 발생되지 않아 정상동작 모드시 고전압 마진이 향상되는 것을 알 수 있다.
이상에서 설명한 본 발명은 칩 동작전압의 고전압 마진을 크게 하면서도 효율적인 번인 테스트가 가능하며 고전압 마진을 갖는 칩을 설계할 수 있는 효과가 있다.
본 발명의 바람직한 실시예들은 예시의 목적을 위한 것으로 당업자라면 첨부된 특허청구의 범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.
Claims (4)
- 스타트업 회로와, 상기 스타트업 회로의 출력전위에 의해 동작하여 일정전위를 출력하는 기준전압 발생회로와, 상기 기준전압 발생회로의 출력단에 접속되며 일정전위를 출력하는 커런트 미러 증폭회로를 포함하며, 번인 테스트 신호에 제어되며 상기 커런트 미러 증폭회로의 출력전위와 내부전위를 비교하여 정상동작 전압 또는 번인 테스트 전압을 출력하는 정상동작 및 번인 테스트 전압 발생수단을 구비함을 특징으로 하는 반도체 소자의 내부전압 발생장치.
- 제1항에 있어서, 상기 정상동작 및 번인 테스트 전압 발생수단은 정상동작 모드시 외부전압이 최소정상 동작 이상의 전압에서 정상동작에 필요한 내부전압을 가지며, 외부전압에 대한 내부전압의 기울기는 최소 정상 동작전압 이하에서의 상기 내부전압의 기울기 보다 작으며, 번인 테스트 모드시의 상기 내부전압의 기울기보다 작은 것을 특징으로 하는 반도체 소자의 내부전압 발생장치.
- 제1항 또는 제2항에 있어서, 상기 정상동작 및 번인 테스트 전압 발생수단은 번인 테스트 신호에 제어되어 정상동작 모드 또는 번인 테스트 모드를 선택적으로 진행하는 것을 특징으로 하는 반도체 소자의 내부전압 발생장치.
- 제1항 또는 제2항에 있어서, 상기 정상동작 및 번인 테스트 전압 발생수단은 정상동작 모드시 피드백 루프를 형성하여 일정 레벨의 동작전압을 발생시키고, 번인 테스트 모드시 외부전압에 비례하는 번인 테스트 전압을 발생시키는것을 특징으로 하는 반도체 소자의 내부전압 발생장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970030218A KR100253567B1 (ko) | 1997-06-30 | 1997-06-30 | 번인 테스트를 위한 내부전압 발생장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970030218A KR100253567B1 (ko) | 1997-06-30 | 1997-06-30 | 번인 테스트를 위한 내부전압 발생장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990005996A KR19990005996A (ko) | 1999-01-25 |
| KR100253567B1 true KR100253567B1 (ko) | 2000-05-01 |
Family
ID=19512979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970030218A KR100253567B1 (ko) | 1997-06-30 | 1997-06-30 | 번인 테스트를 위한 내부전압 발생장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100253567B1 (ko) |
-
1997
- 1997-06-30 KR KR1019970030218A patent/KR100253567B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990005996A (ko) | 1999-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6867641B2 (en) | Internal voltage generator for semiconductor device | |
| US6166589A (en) | Reference voltage generator circuit for an integrated circuit device | |
| KR20030088863A (ko) | 두개의 내부 전원 기준 전압 발생 회로를 구비한 내부전원 전압 제어 장치 | |
| KR100648857B1 (ko) | 파워업 신호 발생 장치 및 그 생성 방법 | |
| KR100253567B1 (ko) | 번인 테스트를 위한 내부전압 발생장치 | |
| KR100267088B1 (ko) | 반도체메모리장치의기준전압발생회로 | |
| KR20060104899A (ko) | 온도변화 적응형 내부 전원 발생 장치 | |
| KR100457160B1 (ko) | 반도체 메모리 테스트 장치 | |
| KR100460073B1 (ko) | 반도체메모리의번-인모드제어회로 | |
| KR100258362B1 (ko) | 반도체 소자의 기준전압 발생장치 | |
| KR100265594B1 (ko) | 파워-업회로 | |
| KR100889310B1 (ko) | 전압공급회로 | |
| KR0183874B1 (ko) | 반도체 메모리장치의 내부 전원전압 발생회로 | |
| KR100365943B1 (ko) | 내부전원전위를 이용한 번인테스트용 고전압 발생장치 | |
| KR100527526B1 (ko) | 저전압 동작 특성을 개선한 내부전압 발생장치 | |
| KR970010650B1 (ko) | 반도체집적회로의 고전압 검출회로 | |
| KR20090047700A (ko) | 기준전압 발생회로 | |
| KR100256124B1 (ko) | 파워-업 회로 | |
| KR19990061029A (ko) | 반도체 메모리 장치의 데이타 입력버퍼 | |
| KR100303995B1 (ko) | 내부전압 강하회로 | |
| KR100554846B1 (ko) | 네가티브 워드라인 전압 검출 회로 | |
| KR19990055789A (ko) | 고전압 검출 장치 | |
| KR100459207B1 (ko) | 플래쉬메모리기준전압측정회로 | |
| KR20030008476A (ko) | 내부 승압 전압 발생 회로를 구비한 반도체 집적 회로 장치 | |
| KR20040007904A (ko) | 안티퓨즈 제어 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |