[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100251457B1 - Video codec capable of real-time processing - Google Patents

Video codec capable of real-time processing Download PDF

Info

Publication number
KR100251457B1
KR100251457B1 KR1019970060911A KR19970060911A KR100251457B1 KR 100251457 B1 KR100251457 B1 KR 100251457B1 KR 1019970060911 A KR1019970060911 A KR 1019970060911A KR 19970060911 A KR19970060911 A KR 19970060911A KR 100251457 B1 KR100251457 B1 KR 100251457B1
Authority
KR
South Korea
Prior art keywords
data
processor
video codec
control unit
assigned
Prior art date
Application number
KR1019970060911A
Other languages
Korean (ko)
Other versions
KR19990040509A (en
Inventor
최건영
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970060911A priority Critical patent/KR100251457B1/en
Publication of KR19990040509A publication Critical patent/KR19990040509A/en
Application granted granted Critical
Publication of KR100251457B1 publication Critical patent/KR100251457B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
    • H04N19/427—Display on the fly, e.g. simultaneous writing to and reading from decoding memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Studio Devices (AREA)
  • Image Processing (AREA)

Abstract

PURPOSE: A video code capable of real-time processing is provided to enable real-time process to data input from a camera with independently processing own assigned function in a main processor and a co-processor. CONSTITUTION: A video capture part(12) converts an analog image signal photographed by a camera(11) into a digital image signal, and thereafter converts the digital signal into data format appropriate for video codec processing. A C.M.(Common Memory) part(13) receives data outputted from the video capture part(12) and stores data. A main processor(14) reads necessary data from the C.M. part(13) for storing data in an L.M.(Local Memory) part(15) or temporarily storing data in an inner memory part of a DSP, and transmits data required by a co-processor(16) for processing the assigned function to the first IPC(Inter Processor Communication Module). The first IPC stores input data. The co-processor(16) reads necessary data from the first IPC for processing the assigned function and outputs data related to the processed result to the second IPC. The second IPC stores input data. The co-processor(16) outputs a process completion signal to the main processor(14). The main processor(14) processes own function independent of the co-processor(16), recognizes that the co-processor(16) processes the own assigned function if receiving the process completion signal from the co-processor(16), and reads data stored in the second IPC for processing the other function independent of the co-processor(16).

Description

실시간수행이 가능한 비데오코덱Real-time video codec

본 발명은 카메라로부터 입력받는 데이터에 대한 실시간수행(real-time processing)이 가능한 비데오코덱에 관한 것이다.The present invention relates to a video codec capable of real-time processing on data received from a camera.

최근 영상신호 압축/복원(video codec)에 관한 국제표준규격들(H.261, H.263, MPEG1, MPEG2)이 확정되면서 이들 표준을 수행하는 코덱칩(codec chip)들이 출시되고 있으며, 이러한 칩들은 주로 디코더(decoder)용 칩이다. 또한, 현 시장에는 강력한 처리능력을 지닌 DSP칩들(혹은 마이크로프로세서)이 나와 있으며 DCT칩(Discrete Cosine Transform chip), 움직임추정칩(motion estimation chip) 등 비데오코덱의 일부 기능만을 지원하는 코-프로세서(co-processor)들이 출시되어 있다. 그리고, 쌍방향의 비데오통신을 하기위해서는 인코더(encoder)용 칩을 필요로 하는데 현재 시판되고 있는 인코더용 칩은 그다지 많지 않으며 상당히 고가이다. 그래서, 비데오코덱을 구현함에 있어 강력한 DSP칩(혹은 마이크로프로세서)을 여러 개 사용하여 알고리즘을 소프트웨어적으로 구현하거나 코-프로세서를 여러 개 조합하여 하드웨어적으로 구현한다. 이에 대한 종래 비데오코덱의 구현에 대한 일 례를 도 1에 도시하였다.Recently, as international standard standards (H.261, H.263, MPEG1, MPEG2) regarding video signal compression / reconstruction (video codec) have been confirmed, codec chips that implement these standards have been released. These are mainly chips for decoders. In addition, there are DSP chips (or microprocessors) with powerful processing capabilities in the market, and co-processors that support only some of the video codec's functions, such as discrete cosine transform chips and motion estimation chips. co-processors are available. In order to perform two-way video communication, an encoder chip is required, but there are not many encoder chips currently on the market and are quite expensive. Thus, in implementing a video codec, algorithms are implemented in software using several powerful DSP chips (or microprocessors) or hardware in combination of several co-processors. An example of the implementation of the conventional video codec is shown in FIG.

도시한 바와 같이 카메라(11)로 촬영되는 아날로그이미지신호(analog image signal)는 비데오캡쳐(video capture)부(12)로 입력된다. 비데오캡쳐부(12)는 입력받은 아날로그신호를 디지탈신호로 변환한 후 비데오코덱처리에 적합한 데이터포맷 즉, CIF, QCIF 또는 CCIR601로 변환하여 C.M.(Common Memory)부(13)로 출력한다. C.M.부(13)는 입력받은 데이터를 저장한다. 그러면 마이크로프로세서 혹은 DSP로 구성되며 전체시스템을 제어하는 메인프로세서(main processor)(14)가 C.M.부(13)에서 필요한 데이터를 읽어들여 L.M.(Local Memory)부(15)에 저장하여 두거나 미도시한 DSP의 내부메모리부에 임시 저장하여 둔다. 그래서, 메인프로세서(14)는 자신에게 할당되는 기능(function)을 수행할 때 L.M.부(15) 혹은 내부메모리부에 저장된 데이터를 읽어들여 사용한다. 그리고, 메인프로세서(14)는 코-프로세서(16)가 자신에게 할당된 기능을 수행하기 위해 필요로 하는 데이터를 코-프로세서(16)로 전달한다. 이 때, 메인프로세서(14)의 데이터 입/출력속도와 코-프로세서(16)의 데이터 입/출력속도가 다르기 때문에 메인프로세서(14)는 코-프로세서(16)의 동작상태를 체크하고 있어야 한다. 그래서, 메인프로세서(14)는 코-프로세서(16)의 데이터 입력시각에 맞추어 데이터를 전송해야 한다. 또한, 메인프로세서(14)는 코-프로세서(16)가 자신에게 할당된 기능에 대한 수행을 완료하였는 가를 확인한 후 그 수행결과에 대한 데이터를 코-프로세서(16)의 데이터 출력시각에 맞추어서 읽어들여야 한다. 이렇게 해서 메인프로세서(14)는 코-프로세서(16)로부터 데이터를 읽어들여 L.M.부(15) 혹은 내부메모리부에 저장하여 둔다. 그리고 나서 메인프로세서(14)는 L.M.부(15) 혹은 내부메모리부에 저장된 데이터를 읽어들여 할당된 다음 기능을 수행하고, 이 비데오코덱은 상술한 과정을 반복 수행한다.As shown, an analog image signal captured by the camera 11 is input to the video capture unit 12. The video capture unit 12 converts the input analog signal into a digital signal, and then converts the analog signal into a data format suitable for video codec processing, that is, CIF, QCIF, or CCIR601, and outputs it to the C.M. (Common Memory) unit 13. The C.M. unit 13 stores the received data. Then, the main processor 14, which is composed of a microprocessor or a DSP and controls the entire system, reads data required from the CM unit 13 and stores the data in the LM (Local Memory) unit 15 or not shown. Temporarily store it in the internal memory of the DSP. Thus, the main processor 14 reads and uses data stored in the L.M. 15 or the internal memory when performing a function assigned to the main processor 14. The main processor 14 then delivers the data needed by the co-processor 16 to perform its assigned functions to the co-processor 16. At this time, since the data input / output speed of the main processor 14 and the data input / output speed of the co-processor 16 are different, the main processor 14 should check the operation state of the co-processor 16. . Thus, the main processor 14 must transmit data in accordance with the data input time of the co-processor 16. In addition, the main processor 14 checks whether the co-processor 16 has completed the execution of the function assigned to it, and then reads data on the result of the co-processor 16 in accordance with the data output time of the co-processor 16. do. In this way, the main processor 14 reads data from the co-processor 16 and stores it in the L.M. 15 or internal memory. The main processor 14 then reads the data stored in the L.M. 15 or the internal memory, and performs the next assigned function, and the video codec repeatedly performs the above-described process.

상술한 바와 같이 종래 비데오코덱의 메인프로세서(14)는 할당된 매 기능을 수행함에 있어 코-프로세서(16)의 상태를 항시 체크하고 있어야만 한다. 그래서, 메인프로세서(14)와 코-프로세서(16)는 각자에게 할당된 기능을 수행함에 있어 종속적인 관계를 유지하게 된다. 그 결과, 비데오코덱은 카메라(11)로부터 입력받는 데이터에 대해 실시간수행(real-time processing)의 처리를 할 수 없는 문제점이 있었다.As described above, the main processor 14 of the conventional video codec must always check the state of the co-processor 16 in performing every assigned function. Thus, the main processor 14 and the co-processor 16 maintains a subordinate relationship in performing their assigned functions. As a result, the video codec has a problem that it is not possible to process the real-time processing on the data received from the camera (11).

따라서, 이와 같은 문제점을 해결하기 위해 본 발명에서는 메인프로세서(14)와 코-프로세서(16)사이에 일종의 버퍼를 위치시켜 코-프로세서(16)에 필요한 데이터와 코-프로세서(16)의 수행결과에 대한 데이터를 저장시키고, 코-프로세서(16)가 자신의 동작을 완료하면 메인프로세서(14)에 동작완료를 알려줌으로써 실시간수행의 구현이 가능한 비데오코덱을 제공하고자 한다.Therefore, in order to solve this problem, in the present invention, a kind of buffer is placed between the main processor 14 and the co-processor 16 to perform the data required for the co-processor 16 and the result of performing the co-processor 16. To store the data for, and when the co-processor 16 completes its operation to inform the main processor 14 of the operation to provide a video codec that can be implemented in real time.

도 1은 종래 비데오코덱의 구성을 나타낸 도면,1 is a view showing the configuration of a conventional video codec,

도 2는 본 발명에 따른 비데오코덱의 구성을 나타낸 도면.2 is a view showing the configuration of a video codec according to the present invention.

<도면의 주요부분에 대한 설명><Description of main parts of drawing>

11 : 카메라 12 : 비데오캡쳐부11: camera 12: video capture unit

13 : C.M.(Common Memory)부 14 : 메인프로세서(main processor)13: C.M. (Common Memory) part 14: main processor

15 : L.M.(Local Memory)부 16 : 코-프로세서(co-processor)15: L.M. (Local Memory) part 16: co-processor

21, 22 : IPC(Inter Processor Communication module)21, 22: Inter Processor Communication Module (IPC)

이와 같은 목적을 달성하기 위한 본 발명의 특징은 비데오코덱처리를 위한 데이터포맷으로 변환된 데이터를 저장하는 저장부를 구비하는 비데오코덱에 있어서, 주제어부로부터 필요데이터를 입력받아 저장하는 제 1버퍼부, 제 1버퍼부에 저장된 필요데이터를 읽어들여 할당된 기능을 수행하며, 할당된 기능수행에 대한 결과데이터를 출력하고, 할당된 기능수행을 완료하였다는 기능수행의 완료신호를 주제어부로 출력하는 부제어부, 부제어부로부터 결과데이터를 입력받아 저장하는 제 2버퍼부 및 비데오코덱의 전반적인 제어를 하고, 저장부로부터 부제어부가 자신에게 할당된 기능을 수행하기 위해 필요로 하는 데이터를 읽어들여 제 1버퍼부로 출력하고, 부제어부로부터 기능수행의 완료신호를 입력받으면 부제어부의 기능수행이 완료되었음을 인식하고서 제 2버퍼부로부터 결과데이터를 읽어들여 자신에게 할당된 다음 기능을 수행하는 주제어부를 구비하는 실시간수행(real-time implemen tation)이 가능한 비데오코덱에 있다.A feature of the present invention for achieving the above object is a video codec having a storage unit for storing data converted to a data format for video codec processing, the first buffer unit for receiving and storing necessary data from the main control unit, The sub-control unit reads the necessary data stored in the first buffer unit to perform the assigned function, outputs the result data for the assigned function execution, and outputs a completion signal of the function execution to the main control unit indicating that the assigned function execution is completed. The controller controls the second buffer and the video codec to receive and store the result data from the sub-controller, and reads the data necessary for the sub-controller to perform its assigned function from the storage and outputs it to the first buffer. When the completion signal of the function execution is received from the sub controller, the function execution of the sub controller is completed. There is a video codec capable of real-time implementation having a main control unit that recognizes and reads the result data from the second buffer unit and performs the next function assigned to itself.

첨부한 도면을 참조하여 본 발명을 구현한 바람직한 실시 예를 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명에 따른 비데오코덱의 구성을 나타낸 도면이다. 도시한 바와 같이 본 발명에 따른 비데오코덱은 종래 비데오코덱의 모든 구성부를 포함하고, 일종의 버퍼에 해당하며 FIFO 혹은 2port RAM 등의 메모리소자로서 구성할 수 있는 두 개의 IPC(Inter Processor Communication module)(21, 22)를 더 구비하여 구성을 이룬다.2 is a view showing the configuration of a video codec according to the present invention. As shown, the video codec according to the present invention includes two components of a conventional video codec, which corresponds to a kind of buffer, and can be configured as two interprocessor communication modules (IPCs) such as FIFO or 2port RAM. , 22) further comprises a configuration.

이와 같이 구성을 이루는 본 발명에 따른 비데오코덱의 동작에 대해 알아보도록 한다.This will be described with respect to the operation of the video codec according to the present invention constituted as described above.

카메라(11)로 촬영되는 아날로그이미지신호는 비데오캡쳐부(12)로 입력된다. 비데오캡쳐부(12)는 입력받은 아날로그신호를 디지지탈신호로 변환한 후 비데오코덱처리에 적합한 데이터포맷으로 변환하여 C.M.부(13)로 출력한다. C.M.부(13)는 입력받은 데이터를 저장한다. 그러면 마이크로프로세서 혹은 DSP에 해당하며 전체시스템을 제어하는 메인프로세서(14)는 C.M.부(13)에서 필요한 데이터를 읽어들여 L.M.부(15)에 저장하여 두거나 미도시한 DSP의 내부메모리부에 임시 저장하여 둔다. 그리고, 메인프로세서(14)는 코-프로세서(16)가 자신에게 할당된 기능을 수행하기 위해 필요로 하는 데이터를 제 1IPC(21)로 전달한다. 그러면 제 1IPC(21)는 입력받은 데이터를 저장한다. 그리고, 코-프로세서(16)는 자신에게 할당된 기능을 수행하기 위한 필요데이터를 제 1IPC(21)로부터 읽어들인다. 그래서, 코-프로세서(16)는 자신의 할당된 기능을 수행하고, 그 수행된 결과에 대한 데이터를 제 2IPC(22)로 출력한다. 제 2IPC(22)는 입력받는 데이터를 저장한다. 그리고, 코-프로세서(16)는 할당된 기능을 수행하였다는 수행완료신호를 메인프로세서(14)로 출력한다. 그러면 메인프로세서(14)는 코-프로세서(16)와 독립적으로 자신의 기능을 수행하고 있다가 코-프로세서(16)로부터 수행완료신호를 입력받으면 코-프로세서(16)가 자신의 할당된 기능을 수행하였음을 인식한다. 그리고, 메인프로세서(14)는 진행중이던 기능을 다 수행한 후 제 2IPC(22)에 저장된 데이터를 읽어들이고, 코-프로세서(16)와는 독립적으로 또 다른 기능을 수행한다. 이처럼 상술한 과정이 반복수행됨으로써 메인프로세서(14)와 코-프로세서(16)는 각각 독립적으로 각자에게 할당된 기능을 수행하고, 그럼으로써 비데오코덱은 실시간수행이 가능하게 된다.The analog image signal photographed by the camera 11 is input to the video capture unit 12. The video capture unit 12 converts the received analog signal into a digital signal and then converts the analog signal into a data format suitable for video codec processing and outputs it to the C.M. The C.M. unit 13 stores the received data. Then, the main processor 14, which corresponds to a microprocessor or DSP and controls the entire system, reads out data required from the CM unit 13 and stores the data in the LM unit 15 or temporarily stores it in the internal memory of the DSP (not shown). Leave it. The main processor 14 then transfers the data required by the co-processor 16 to perform its assigned function to the first IPC 21. Then, the first IPC 21 stores the received data. The co-processor 16 then reads from the first IPC 21 the necessary data for performing the function assigned to it. Thus, the co-processor 16 performs its assigned function and outputs data about the result of the execution to the second IPC 22. The second IPC 22 stores the received data. The co-processor 16 outputs a completion signal indicating that the assigned function has been performed to the main processor 14. Then, the main processor 14 performs its function independently of the co-processor 16, and when the completion signal is received from the co-processor 16, the co-processor 16 performs its assigned function. Recognize that you performed. The main processor 14 reads the data stored in the second IPC 22 after performing all the functions in progress and performs another function independently of the co-processor 16. As described above, the above-described process is repeatedly performed, so that the main processor 14 and the co-processor 16 independently perform their respective assigned functions, thereby enabling the video codec to perform real-time performance.

그리고, 도시한 도 2와 같은 비데오코덱에서 처리해야하는 데이터량이 많아서 1개의 메인프로세서와 코-프로세서로 실시간수행이 불가능할 경우에는 도 2와 같은 비데오코덱과 동일 구성을 지닌 비데오코덱을 도 2의 비데오코덱에 병렬로 연결하여 또 다른 비데오코덱을 구성함으로써 실시간수행을 가능토록할 수 있다. 이 때 구성되는 비데오코덱은 카메라와 비데오캡쳐부를 공용으로 한다.In addition, when a large amount of data to be processed in the video codec as shown in FIG. 2 is impossible to perform real time with one main processor and a co-processor, the video codec having the same configuration as the video codec as shown in FIG. In parallel, another video codec can be configured to enable real-time performance. The video codec configured at this time is used for the camera and the video capture unit in common.

상술한 바와 같이, 메인프로세서와 코-프로세서가 독립적으로 자신의 할당된 기능을 수행하므로 본 발명에 따른 비데오코덱은 카메라로부터 입력받는 데이터에 대해 실시간수행을 할 수 있는 잇점을 제공한다.As described above, since the main processor and the co-processor independently perform their assigned functions, the video codec according to the present invention provides an advantage of real-time performance on data received from a camera.

Claims (5)

비데오코덱처리를 위한 데이터포맷으로 변환된 데이터를 저장하는 저장부를 구비하는 비데오코덱에 있어서,A video codec having a storage unit for storing data converted into a data format for video codec processing, 주제어부로부터 필요데이터를 입력받아 저장하는 제 1버퍼부;A first buffer unit for receiving and storing necessary data from the main control unit; 상기 제 1버퍼부에 저장된 필요데이터를 읽어들여 할당된 기능을 수행하며, 할당된 기능수행에 대한 결과데이터를 출력하고, 할당된 기능수행을 완료하였다는 기능수행의 완료신호를 상기 주제어부로 출력하는 부제어부;Reads the necessary data stored in the first buffer unit to perform the assigned function, outputs the result data for the assigned function execution, and outputs a completion signal of the function execution indicating completion of the assigned function execution to the main controller. Sub-control unit; 상기 부제어부로부터 결과데이터를 입력받아 저장하는 제 2버퍼부; 및A second buffer unit for receiving and storing result data from the sub-control unit; And 비데오코덱의 전반적인 제어를 하고, 상기 저장부로부터 상기 부제어부가 자신에게 할당된 기능을 수행하기 위해 필요로 하는 데이터를 읽어들여 상기 제 1버퍼부로 출력하고, 상기 부제어부로부터 기능수행의 완료신호를 입력받으면 상기 부제어부의 기능수행이 완료되었음을 인식하고서 상기 제 2버퍼부로부터 결과데이터를 읽어들여 자신에게 할당된 다음 기능을 수행하는 주제어부를 구비하여 실시간수행(real-time processing)이 가능한 비데오코덱.Perform overall control of the video codec, read data required for the sub-control unit to perform the function assigned to it from the storage unit, output the data to the first buffer unit, and input the completion signal of the function execution from the sub-control unit. A video codec capable of real-time processing having a main control unit that reads the result data from the second buffer unit and performs the next function assigned to itself after recognizing that the function execution of the sub-control unit is completed. 제 1항에 있어서, 상기 주제어부와 부제어부는 각자에게 할당된 기능을 각각 독립적으로 수행하는 것을 특징으로 하는 비데오코덱.The video codec according to claim 1, wherein the main control unit and the sub-control unit independently perform functions assigned to each. 제 1항에 있어서, 상기 제 1버퍼부 및 제 2버퍼부는 IPC(Inter Processor Communication module)인 것을 특징으로 하는 비데오코덱.The video codec according to claim 1, wherein the first buffer unit and the second buffer unit are interprocessor communication modules (IPCs). 제 1항 또는 제 2항에 있어서, 상기 주제어부는 마이크로프로세서 혹은 DSP로 구성되는 것을 특징으로 하는 비데오코덱.The video codec according to claim 1 or 2, wherein the main control unit is composed of a microprocessor or a DSP. 제 1항 또는 제 2항에 있어서, 상기 부제어부는 DCT칩 혹은 움직임추정칩(motion estimation chip)으로 구성되는 것을 특징으로 하는 비데오코덱.The video codec according to claim 1 or 2, wherein the sub-control unit comprises a DCT chip or a motion estimation chip.
KR1019970060911A 1997-11-18 1997-11-18 Video codec capable of real-time processing KR100251457B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970060911A KR100251457B1 (en) 1997-11-18 1997-11-18 Video codec capable of real-time processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970060911A KR100251457B1 (en) 1997-11-18 1997-11-18 Video codec capable of real-time processing

Publications (2)

Publication Number Publication Date
KR19990040509A KR19990040509A (en) 1999-06-05
KR100251457B1 true KR100251457B1 (en) 2000-04-15

Family

ID=19525012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970060911A KR100251457B1 (en) 1997-11-18 1997-11-18 Video codec capable of real-time processing

Country Status (1)

Country Link
KR (1) KR100251457B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9001267B2 (en) 2011-11-11 2015-04-07 Qualcomm Incorporated Method and apparatus for tightly coupled, low power image processing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9001267B2 (en) 2011-11-11 2015-04-07 Qualcomm Incorporated Method and apparatus for tightly coupled, low power image processing

Also Published As

Publication number Publication date
KR19990040509A (en) 1999-06-05

Similar Documents

Publication Publication Date Title
US5926208A (en) Video compression and decompression arrangement having reconfigurable camera and low-bandwidth transmission capability
JP4138056B2 (en) Multi-standard decompression and / or compression device
US7847832B2 (en) Electronic camera that reduces processing time by performing different processes in parallel
US20130064304A1 (en) Method and System for Image Processing in a Microprocessor for Portable Video Communication Devices
CN101218603A (en) Temporal image buffer for an image processor using a compressed raw image
JP4367337B2 (en) Multimedia processing system and multimedia processing method
JP2006514501A (en) Improved mobile phone with camera
JPH07177523A (en) Architecture of video data decoder
KR100251457B1 (en) Video codec capable of real-time processing
EP1689187A1 (en) Method and system for video compression and decompression (CODEC) in a microprocessor
US6075897A (en) Image compression apparatus
CN100417193C (en) Image pickup apparatus and moving picture photographing method thereof
Okada et al. A single chip motion JPEG codec LSI
KR970010047B1 (en) A signal processing system for image signal compression/decompression
KR100266268B1 (en) Digital still camera able to use its memory with double efficiency
US20060176959A1 (en) Method and system for encoding variable length code (VLC) in a microprocessor
Read et al. Implementing a videoconferencing system based on a single‐chip signal and image processor
JPH09130799A (en) Image compression processing method and video conference system
JP2005142699A (en) Image companding apparatus
RU2000129202A (en) VIDEO CAMERA
JP2005176001A (en) Semiconductor device and image processor
KR100225865B1 (en) Video telephone system using universal bus
WANG et al. AN EMBEDDED WEB MEDIA DEVELOPMENT PLATFORM
Chester The Harris video teleconferencing chip set
KR970066836A (en) Multimedia subdevice

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101230

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee