KR100251153B1 - Three electrodes plasma display driving apparatus and its screen protection method - Google Patents
Three electrodes plasma display driving apparatus and its screen protection method Download PDFInfo
- Publication number
- KR100251153B1 KR100251153B1 KR1019970040488A KR19970040488A KR100251153B1 KR 100251153 B1 KR100251153 B1 KR 100251153B1 KR 1019970040488 A KR1019970040488 A KR 1019970040488A KR 19970040488 A KR19970040488 A KR 19970040488A KR 100251153 B1 KR100251153 B1 KR 100251153B1
- Authority
- KR
- South Korea
- Prior art keywords
- sustain
- electrode surface
- electrodes
- surface discharge
- driver
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0626—Adjustment of display parameters for control of overall brightness
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
Description
본 발명은 3전극 면방전 PDP의 구동장치 및 그 화면 보호방법에 관한 것으로서, 특히 소정 시간 동안 외부 신호가 입력되지 않을 때 3전극 면방전 PDP를 화면 보호 모드로 구동시키는 3전극 면방전 PDP의 구동장치 및 그 화면 보호방법에 관한 것이다.The present invention relates to a driving device of a three-electrode surface discharge PDP and a screen protection method thereof, and more particularly, to a three-electrode surface discharge PDP for driving the three-electrode surface discharge PDP in a screen protection mode when no external signal is input for a predetermined time. A device and a screen protection method thereof.
현대는 정보화 사회라고 불려지고 있는 만큼 정보 처리 시스템의 발전과 보급 증가에 따라 디스플레이의 중요성이 증대되고, 그 종류도 점차 다양화되고 있다.As the modern society is called the information society, the importance of display increases with the development and spread of information processing system, and its kinds are gradually diversified.
이전부터 디스플레이로 가장 많이 이용되어 오던 CRT(Cathode Ray Tube)는 사이즈가 크고, 동작 전압이 높으며, 표시 일그러짐이 발생하는 등 여러 가지 문제점을 가지고 있어 화면의 대형화, 평면화를 목표로 하는 최근의 추세에 적합하지 않아 최근에는 매트릭스 구조를 가지는 각종 평면 디스플레이의 연구 개발이 활발히 진행되고 있다.CRT (Cathode Ray Tube), which has been the most used display for a long time, has various problems such as large size, high operating voltage, and distortion of display. Recently, research and development of various flat displays having a matrix structure have been actively progressed since they are not suitable.
상기 평면 디스플레이 중 차세대 대화면 평면 디스플레이로 각광받고 있는 PDP(Plasma Display Panel)이다. 상기 PDP는 화면이 크고 두께가 얇아 벽걸이 텔레비젼, 가정 극장용(home theater) 디스플레이, 워크스테이션용 모니터 등으로 응용되고 있다.Among the flat panel displays, PDP (Plasma Display Panel) is in the spotlight as the next-generation large-screen flat panel display. The PDP has a large screen and a small thickness, and has been applied to wall-mounted televisions, home theater displays, workstation monitors, and the like.
또한, 상기 PDP는 구동전압의 형태에 따라 크게 AC(Alternating current)형과 DC(Direct Current)형으로 구분되는데, 상기 AC형 PDP는 정현파 교류 전압 또는 펄스 전압에 의해 구동되고, DC형 PDP는 직류 전압에 의해 구동된다.In addition, the PDP is classified into an alternating current (AC) type and a direct current (DC) type according to the type of driving voltage. The AC type PDP is driven by a sine wave AC voltage or a pulse voltage, and the DC type PDP is DC Driven by voltage.
제1도에는 가장 많이 사용되고 있는 AC형 PDP 중 하나인 3전극 면방전 PDP와, 상기 3전극 면방전 PDP 상에 동화상(moving image) 또는 정지화상(still image)을 표시하는 3전극 면방전 PDP 구동장치의 간략화된 구성이 도시되어 있다.In FIG. 1, a three-electrode surface discharge PDP, which is one of the AC type PDPs which are most used, and a three-electrode surface discharge PDP which displays a moving image or a still image on the three electrode surface discharge PDP. A simplified configuration of the device is shown.
제1도에서 참조번호 10은 교대로 하나씩 상호 평행하게 배열된 N개의 제1유지 전극(Y1∼YN) 및 N개의 제2유지 전극(X1∼XN)과, 상기 제1유지 전극들(Y1∼YN) 및 제2유지 전극들(X1∼XN)과 소정 공간을 사이에 두고 직교하도록 배열된 M개의 어드레스 전극(A1∼AM)을 구비한 3전극 면방전 PDP를 나타낸다.FIG. 1
상기에서 N개의 제2유지 전극(X1∼XN)은 제2공통 유지 전극(X)에 의해 서로 공통으로 연결되어 있고, N개의 제1유지 전극(Y1∼YN)은 각각 독립되어 있으며, N개의 제1 및 제2유지 전극(Y1∼YN, X1∼XN)과 M개의 어드레스 전극(A1∼AM)의 각 교차점마다 셀이 형성되어 3전극 면방전 PDP(10) 화면은 매트릭스 형태의 M×N개 셀로 구성되어 있다.In the above, the N second holding electrodes X 1 to X N are connected to each other in common by the second common sustaining electrode X, and the N first holding electrodes Y 1 to Y N are each independently. Cells are formed at each intersection of the N first and second holding electrodes Y 1 to Y N , X 1 to X N and the M address electrodes A 1 to A M to form a three-electrode surface discharge PDP ( 10) The screen consists of M × N cells in matrix form.
상기 3전극 면방전 PDP(10)의 각 셀의 구성을 제2도에 도시된 i번째 행과 j번째 열의 셀을 예로 들어 설명하면 다음과 같다.The configuration of each cell of the three-electrode
먼저, 상호 평행한 i번째 제1유지 전극(Yi)과 i번째 제2유지 전극(Xi)이 화상의 표시면인 전면 기판(11)의 일면에 형성되어 있고, 상기 제1유지 전극(Yi)과 제2유지 전극(Xi) 위에 방전시 방전 전류를 제한하고 벽전하의 생성을 용이하게 하는 유전체층(12)이 형성되어 있고, 상기 유전체층(12) 위에 방전시 일어나는 스퍼터링(sputtering)으로부터 상기 제1유지 전극(Yi)과 제2유지 전극(Xi)과 유전체층(12)을 보호하는 산화마그네슘(MgO) 보호막(13)이 형성되어 있다.First, the i-th first holding electrode Yi and the i-th second holding electrode X i parallel to each other are formed on one surface of the
또한, j번째 어드레스 전극(Aj)이 전면 기판(11)과 소정 거리를 사이에 두고 평행하게 위치한 배면 기판(14) 중 상기 전면 기판(11)과의 대향면에 형성되어 있고, 상기 전면 기판(11)과 배면 기판(14) 사이에는 셀간 혼색을 방지하고 방전공간을 확보하는데 제1, 2격벽(15a, 15b)이 배열 형성되어 있고, 상기 어드레스 전극(Aj) 위와 제1, 2격벽(15a, 15b)의 일부에 형광체(16)가 도포되어 있으며, 방전공간 내부에는 방전가스가 주입되어 있다.In addition, the j-th address electrode A j is formed on the opposite surface to the
상기와 같이 구성된 3전극 면방전 PDP(10)의 각 셀의 기본 구동 원리는 제1유지전극(Yi)과 어드레스 전극(Aj)간에 어드레스 방전을 일으켜 그 내부에 벽전하가 생성되도록 한 다음 제1유지 전극(Yi)과 제2유지 전극(Xi) 간에 서스테인 방전을 일으켜 방전가스를 플라즈마 상태로 만들어 자외선을 발생시키고, 그 자외선이 형광체(16)를 여기시켜 가시광이 발생되도록 한다.The basic driving principle of each cell of the three-electrode
제1도에 참조번호 20은 N개의 제1유지 전극(Y1∼YN)에 각각 구동 전압 펄스를 공급하는 Y 구동부를 나타내고, 30은 제2공통 유지 전극(X)에 구동 전압 펄스를 공급하는 X 구동부를 나타내고, 40은 M개의 어드레스 전극(A1∼AM)에 각각 구동 전압 펄스를 공급하는 어드레스 구동부를 나타내며, 50은 각종 외부 입력에 따라 각종 구동 펄스와 제어신호를 발생시켜 상기 Y 구동부(20)와 X 구동부(30)와 어드레스 구동부(40)로 출력하는 제어부를 나타낸다.In FIG. 1,
상기 제어부(50)는 보다 구체적으로 외부에서 입력되는 아날로그 화상 신호(IMPUT)를 디지털화하여 디지털 화상 신호를 출력하고, 상기 디지털 화상 신호, 클럭(CLK), 수평 동기신호(HS) 및 수직 동기신호(VS)에 따라 각종 구동 펄스와 제어신호를 발생시킨다.More specifically, the
한편, 상기와 같이 구성된 3전극 면방전 PDP(10)의 각 셀의 계조(gray scale) 구현은 방전의 강약 조정이 난이한 관계로 단위 시간당 방전횟수를 통해 구현하고, 매 프레임(frame)마다 각 셀의 방전횟수를 0∼2X-1회로 나누어 방전시키면 1프레임 동안의 방전횟수에 따라 각 셀의 밝기가 달라져서 결국 전체 화면에 2X계조의 화상 즉, 각 셀마다 0∼2X-1 레벨(level) 중 한가지 레벨의 화상이 표시된다.On the other hand, the gray scale implementation of each cell of the three-electrode
상기와 같은 개념을 토대로 한 계조 구현 방법 중 하나가 ADS 서브필드 방식으로서, 상기 ADS 서브필드 방식은 각 셀이 온(on), 오프(off)의 두 가지 상태로 작동하는 것과 2X계조를 구현하는 것에 근거를 둔 2진수 X 비트 체계를 이용하여 1프레임을 방전 횟수(즉, 방전 유지 기간)가 서로 다른 X개의 서브필드로 분할 구동한다.One of the gradation implementation methods based on the above concept is the ADS subfield method, in which each cell operates in two states of on and off and implements 2 X gradations. By using the binary X bit system based on the above, one frame is divided and driven into X subfields having different discharge counts (ie, discharge sustain periods).
제3도에는 일반적인 ADS 서브필드 방식에 따른 256(28) 계조 구현시 1프레임의 세부 구성도가 도시되어 있고, 제4도에는 제3도에 도시된 제1서브필드(SF1)와 제2서브필드(SF2) 동안 각 전극에 인가되는 구동 전압 파형들의 타이밍도가 도시되어 있다.FIG. 3 shows a detailed configuration diagram of one frame when implementing 256 (2 8 ) gray scale according to the general ADS subfield method, and FIG. 4 shows the first subfield SF1 and second shown in FIG. A timing diagram of driving voltage waveforms applied to each electrode during the subfield SF2 is shown.
먼저, 256 계조 구현을 위하여 1프레임은 제3도에 도시된 바와 같이 8개의 서브필드(SF1∼SF8)로 분할 구동되고, 각 서브필드(SF1∼SF8)는 전면 써넣기 기간과 전면 소거 기간과 어드레스 기간과 방전 유지 기간으로 분할 구동된다.First, one frame is divided and driven into eight subfields SF1 to SF8 as shown in FIG. 3 to implement 256 gray levels, and each subfield SF1 to SF8 has a full write period, a full erase period, and an address. The drive is divided into a period and a discharge sustain period.
상기 각 서브필드(SF1∼SF8)의 전면 써넣기 기간에는 제4도에 도시된 바와 같이 N개의 제1유지 전극(Y1∼YN)에 OV를 인가한 상태에서 제2공통 유지 전극(X)에 방전개시전압보다 높은 Vw 전압의 써넣기 펄스를 인가하여 상기 제2공통 유지 전극(X)과 제1유지 전극들(Y1∼YN) 사이에서 즉, 전체 셀의 방전공간 내부에서 써넣기 방전이 일어나도록 하고, 상기 써넣기 방전이 진행됨에 따라 제2공통 유지 전극(X) 위에는 - 벽전하가 생성되고 제1유지 전극들((Y1∼YN) 위에는 +벽전하가 생성된다.In the entire surface write period of each of the subfields SF1 to SF8, as shown in FIG. 4, the second common sustain electrode X is applied with OV applied to the N first sustain electrodes Y 1 to Y N. By applying a write pulse having a voltage Vw higher than the discharge start voltage, a write discharge is generated between the second common sustain electrode X and the first sustain electrodes Y 1 to Y N , that is, within the discharge space of the entire cell. As the writing discharge proceeds, -wall charges are generated on the second common sustain electrode X, and + wall charges are generated on the first sustain electrodes (Y 1 to Y N ).
그 후, 제1유지 전극들(Y1∼YN)에 방전개시전압보다 낮은 Vs 전압을 인가하고 제2공통 유지 전극(X)에 OV를 인가하면 바로 전에 생성된 벽전하의 전압이 가산되어 제2공통 유지 전극(X)과 제1유지 전극들(Y1∼YN) 사이에 유지 방전이 일어나 제2유지 전극들(X1∼XN) 위에 +벽전하가 제1유지 전극들(Y1∼YN) 위에 - 벽전하가 각각 생성된다.After that, when the Vs voltage lower than the discharge start voltage is applied to the first sustain electrodes Y 1 to Y N and OV is applied to the second common sustain electrode X, the voltage of the wall charge generated immediately before is added. A sustain discharge is generated between the second common sustain electrode X and the first sustain electrodes Y 1 to Y N , whereby + wall charges are applied to the first sustain electrodes (X 1 to X N ). On Y 1 to Y N )-wall charges are generated respectively.
상기 각 서브필드(SF1∼SF8)의 전면 소거 기간에는 제2공통 유지 전극(X)에 Vs 전압을 인가한 상태에서 제1유지 전극들(Y1∼YN)에 OV의 소거 펄스(erase pulse)를 인가하여 전체 셀의 방전공간 내부에서 소거 방전이 일어나도록 하고, 그로 인해 바로 전에 생성된 불요 벽전하가 중화되어 소거되도록 한다.An erase pulse of OV is applied to the first sustain electrodes Y 1 to Y N while the Vs voltage is applied to the second common sustain electrode X in the entire erasing period of each of the subfields SF1 to SF8. ) So that erase discharge occurs in the discharge space of the entire cell, thereby causing the unnecessary wall charges generated just before to be neutralized and erased.
상기 각 서브필드(SF1∼SF8)의 어드레스 기간에는 각 셀에 해당되는 디지털 화상 신호의 어드레싱이 순차적으로 수행된다. 즉, 임의의 제1유지 전극에 OV의 스캔 펄스를 인가하여 스캐닝하고, 상기 제1유지 전극에 의해 구성되는 셀드중 온될 셀에 대응되는 어드레스 전극에만 Va 전압의 화상 펄스를 인가하여 양 전극 간에 어드레스 방전이 일어나도록 하고, 셀 내부에 벽전하가 생성되도록 한다. 상기와 같은 과정을 N개의 제1유지 전극(Y1∼YN)에 대해 순차적으로 반복하면 전체 셀이 각각에 해당되는 디지털 화상 신호에 따라 온 또는 오프된다.In the address period of each of the subfields SF1 to SF8, addressing of the digital image signal corresponding to each cell is sequentially performed. That is, scanning is performed by applying a scan pulse of OV to an arbitrary first holding electrode, and an image pulse of Va voltage is applied only to an address electrode corresponding to a cell to be turned on among cells formed by the first holding electrode, thereby providing an address between both electrodes. Allow discharge to occur and allow wall charge to be generated inside the cell. When the above process is repeated sequentially for the N first holding electrodes Y 1 to Y N , all the cells are turned on or off according to the corresponding digital image signals.
상기 각 서브필드(SF1∼SF8)의 방전 유지 기간에는 제1유지 전극들(Y1∼YN)에 Vs 전압을 인가하고, 제2공통 유지 전극(X)에 OV 전압을 인가하여 바로 전의 어드레스 기간에서 어드레스 방전이 일어난 셀에만 벽전하가 가산되어 그 내부에서 서스테인 방전이 일어나도록 한 후, 제2공통 유지 전극(X)에 Vs 전압을 인가하고 제1유지 전극들(Y1∼YN)에 OV를 인가하여 다시 서스테인 방전이 일어나도록 한다.In the discharge sustain period of each of the subfields SF1 to SF8, the Vs voltage is applied to the first sustain electrodes Y 1 to Y N , and the OV voltage is applied to the second common sustain electrode X to immediately before the address. After the wall charge is added only to the cells where the address discharge has occurred in the period to cause the sustain discharge to occur therein, the voltage Vs is applied to the second common sustain electrode X and the first sustain electrodes Y 1 to Y N are applied . OV is applied to cause sustain discharge again.
그 후, 상기와 같은 과정으로 교대로 반복하면 즉, 제2유지 전극들(X1∼XN)과 제1유지 전극들(Y1∼YN) 사이에 교번하는 서스테인 펄스를 인가하면 바로 전의 어드레스 기간에서 온된 셀에 화상이 표시된다.Subsequently, alternately repeating the above process, i.e., applying alternating sustain pulses between the second holding electrodes (X 1 to X N ) and the first holding electrodes (Y 1 to Y N ), An image is displayed in the cells turned on in the address period.
아울러, 각 전극에 인가되는 전압 펄스들 Vw, Vf(방전개시전압), Vs, Va는 Vw > Vf > Vs > Va 및 Vf >> Vw-Vs를 만족하는 전압값들로 설정하고, 각 서브필드의 어드레스 기간동안 어드레스 전극들(A1∼AM)에 인가되는 화상 펄스는 각 셀에 해당되는 8비트의 디지털 화상 신호(최하위 비트 B1∼최상위 비트 B8)중 1개 비트값에 해당되며, 보다 구체적으로는 제1서브필드의 어드레스 기간동안 B1이, 제2서브필드의 어드레스 기간동안 B2가, …, 제8서브필드의 어드레스 기간동안 B8이 각각 인가된다.In addition, voltage pulses Vw, Vf (discharge start voltage), Vs, and Va applied to each electrode are set to voltage values satisfying Vw>Vf>Vs> Va and Vf >> Vw-Vs, and each subfield. The image pulses applied to the address electrodes A 1 to A M during an address period of 1 correspond to one bit value of the 8 bit digital image signals (lowest bit B 1 to highest bit B 8 ) corresponding to each cell. More specifically, B 1 during the address period of the first subfield, B 2 during the address period of the second subfield,. And B 8 are applied during the address period of the eighth subfield, respectively.
또한, 상기 각 서브필드(SF1∼SF8)의 전면 써넣기 기간과 전면 소거 기간과 어드레스 기간은 서브필드마다 동일한 시간이 할당되어 있는 반면, 각 서브필드(SF1∼SF8)의 방전 유지 기간은 서브필드마다 서로 다른 시간이 할당되어 있다(보통 SF1: SF2: SF3: SF4: SF5: SF6: SF7: SF8 = 1: 2: 4: 8: 16: 32: 64: 128).In addition, while the entire write period, the entire erase period, and the address period of each of the subfields SF1 to SF8 are allocated the same time for each subfield, the discharge sustain period of each subfield SF1 to SF8 is for each subfield. Different times are allocated (usually SF1: SF2: SF3: SF4: SF5: SF6: SF7: SF8 = 1: 2: 4: 8: 16: 32: 64: 128).
결과적으로 상기에서 설명된 세부 과정을 거쳐 제1 내지 8 서브필드(SF1∼SF8) 화면을 차례대로 구성하면 3전극 면방전 PDP(10) 상에 1프레임의 256 계조 화상이 표시된다.As a result, when the first to eighth subfield SF1 to SF8 screens are sequentially configured through the above-described detailed process, 256 grayscale images of one frame are displayed on the three-electrode
상기 제4도에 도시된 각종 구동 펄스 파형들은 제어부(50)에서 발생되어 Y 구동부(20)와 X 구동부(30)와 어드레스 구동부(40)를 통해 해당 전극들에 각각 인가되고, 그 타이밍 역시 제어부(50)에 의해 제어된다.Various driving pulse waveforms shown in FIG. 4 are generated by the
한편, 각종 컴퓨터의 모니터로 사용되는 CRT 에는 지정된 시간 동안 컴퓨터가 대기 상태로 있을 경우 즉, 컴퓨터로부터 입력되는 화상 신호나 키보드 신호나 마우스 신호 등의 외부 입력이 없을 경우 모니터를 화면 보호 모드로 전환하여 불필요한 소비전력을 줄여 주고, 그 후 키보드 상의 키를 누르거나 마우스를 움직이면 다시 모니터가 활성화되는 화면 보호 기능이 있다.On the other hand, in the CRT used as monitors of various computers, when the computer is in the standby state for a specified time, that is, when there is no external input such as an image signal, keyboard signal or mouse signal input from the computer, There is a screen saver that reduces unnecessary power consumption and then activates the monitor again by pressing a key on the keyboard or moving the mouse.
그러나, 종래 기술에 의한 3전극 면방전 PDP의 구동장치에는 상기에서 설명된 화면 보호 기능을 수행할 수 있는 회로가 구비되어 있지 않기 때문에 외부 신호의 무입력 상태가 오랜 시간 동안 지속되어도 3전극 면방전 PDP는 계속 정상으로 구동되어 불필요한 전력이 계속 낭비되고, 3전극 면방전 PDP에는 열이 발생하여 3전극 면방전 PDP의 수명이 저하되는 문제점이 있었다.However, since the driving apparatus of the three-electrode surface discharge PDP according to the prior art is not provided with a circuit capable of performing the screen protection function described above, the three-electrode surface discharge is performed even if the non-input state of the external signal lasts for a long time. The PDP continues to be driven normally, and unnecessary power is continuously wasted, and heat is generated in the three-electrode surface discharge PDP, thereby degrading the life of the three-electrode surface discharge PDP.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 기존의 시스템에 화면 보호 기능의 수행을 가능하게 하는 회로를 추가하여 소정 시간 동안 외부 신호의 무입력 상태가 지속되는 경우 3전극 면방전 PDP를 화면 보호 모드로 구동시킴으로써 불필요한 전력소모를 감소시킬 수 있고, 3전극 면방전 PDP의 열화를 줄일 수 있는 3전극 면방전 PDP의 구동장치 및 그 화면 보호방법을 제공함에 그 목적이 있다.The present invention has been made to solve the above problems, by adding a circuit to enable the screen protection function to the existing system, the three-electrode surface discharge PDP when no input state of the external signal is maintained for a predetermined time It is an object of the present invention to provide a driving apparatus for a three-electrode surface discharge PDP and a screen protection method thereof, which can reduce unnecessary power consumption and reduce degradation of the three-electrode surface discharge PDP.
제1도는 일반적인 3전극 면방전 플라즈마 디스플레이 패널(이하, 3전극 면방전 PDP라 함) 및 그 구동장치의 간략화된 구성을 나타내는 블록도.1 is a block diagram showing a simplified configuration of a general three-electrode surface discharge plasma display panel (hereinafter referred to as a three-electrode surface discharge PDP) and a driving device thereof.
제2도는 제1도에 도시된 3전극 면방전 PDP 중 1개 셀의 단면도(단, 전면 기판 90°회전됨).FIG. 2 is a cross-sectional view of one cell of the three-electrode surface discharge PDP shown in FIG. 1, with the front substrate rotated 90 degrees.
제3도는 일반적인 ADS 서브필드 방식에 따른 256 계조 구현시 1프레임의 세부 구성도.3 is a detailed configuration diagram of one frame when implementing 256 gray scales according to a general ADS subfield method.
제4도는 제3도에 도시된 제1 및 제2서브필드 동안 각 전극에 인가되는 구동 전압 파형의 타이밍도.4 is a timing diagram of driving voltage waveforms applied to each electrode during the first and second subfields shown in FIG.
제5도는 본 발명의 제1 내지 5실시예에 의한 화면 보호방법을 구현하는 3전극 면방전 PDP 구동장치의 간략화된 구성을 나타내는 블록도.5 is a block diagram showing a simplified configuration of a three-electrode surface discharge PDP driving apparatus implementing the screen protection method according to the first to fifth embodiments of the present invention.
제6도 내지 제9도는 본 발명의 제1 내지 4실시예에 의한 화면 보호방법에 따라 화면 보호 모드 설정시 제1 및 제2유지 전극들 사이에 인가되는 서스테인 펄스 파형과 정상적인 서스테인 펄스 파형의 타이밍도.6 to 9 illustrate timings of a sustain pulse waveform and a normal sustain pulse waveform applied between the first and second sustain electrodes when the screen protection mode is set according to the screen protection method according to the first to fourth embodiments of the present invention. Degree.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
110 : 3전극 면방전 PDP 120 : Y 구동부110: 3-electrode surface discharge PDP 120: Y drive unit
130 : X 구동부 140 : 어드레스 구동부130: X driver 140: address driver
150 : 제어부 160 : 외부 신호 감지 및 모드 판별부150: control unit 160: external signal detection and mode determination unit
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 3전극 면방전 PDP의 화면 보호방법은 복수개의 제1 및 제2유지 전극이 교대로 하나씩 상호 평행하게 형성된 3전극 면방전 플라즈마 디스플레이 패널(이하, 3전극 면방전 PDP라 함) 상에 외부 입력 화상을 표시하기 위하여 1프레임을 서로 다른 방전 유지 기간을 가지는 복수개의 서브필드로 분하 구동하고, 상기 방전 유지 기간 동안 상기 제1 및 제2유지 전극들 사이에 교번하는 서스테인 펄스를 인가하는 3전극 면방전 PDP의 구동방법에 있어서, 외부 입력 신호를 감지하고 있다가 설정된 T1(단, T1> 0) 시간 동안 외부 신호의 무입력 상태가 지속되면 상기 제1 및 제2유지 전극들 사이에 정상주파수보다 낮은 프리러닝 주파수(free-running frequency)의 서스테인 펄스를 인가하여 동일시간 내에 제1 및 제2유지 전극들 사이에 인가되는 서스테인 펄스의 개수를 정상상태 보다 감소시켜 상기 3전극 면방전 PDP 화면의 휘도를 감소시키고, 그 후 다시 외부 신호가 입력되면 상기 3전극 면방전 PDP를 정상으로 구동시키도록 이루어지는 것을 특징으로 한다.In order to achieve the above object, the screen protection method of a three-electrode surface discharge PDP according to the present invention is a three-electrode surface discharge plasma display panel in which a plurality of first and second holding electrodes are alternately arranged in parallel with each other (hereinafter, 3). In order to display an external input image on an electrode surface discharge PDP, one frame is divided and driven into a plurality of subfields having different discharge sustain periods, and the first and second sustain electrodes are discharged during the discharge sustain period. A method of driving a three-electrode surface discharge PDP that applies a sustain pulse alternately to And a sustain pulse having a free-running frequency lower than the normal frequency between the second sustain electrodes to apply the first and second sustain electrodes within the same time. By reducing the number of sustain pulses applied between the normal state to reduce the brightness of the three-electrode surface discharge PDP screen, and then to the external signal is input to drive the three-electrode surface discharge PDP to normal again It is done.
상기에서, 상기 제1 및 제2유지 전극들 사이에 인가되는 서스테인 펄스의 개수를 정상 상태보다 감소시키기 위하여 상기 복수개 서브필드의 방전 유지 기간마다 상기 제1 및 제2유지 전극들 사이에 인가되는 서스테인 펄스의 개수를 반감시킨다.The sustain is applied between the first and second sustain electrodes at each discharge sustain period of the plurality of subfields in order to reduce the number of sustain pulses applied between the first and second sustain electrodes than a normal state. Half the number of pulses.
또한, 상기 제1 및 제2유지 전극들 사이에 인가되는 서스테인 펄스의 개수를 정상 상태보다 감소시키기 위하여 상기 복수개 서브필드의 방전 유지 기간마다 상기 제1 및 제2유지 전극들 사이에 교번하는 한쌍의 서스테인 펄스만 인가한다.In addition, in order to reduce the number of sustain pulses applied between the first and second sustain electrodes than a normal state, a pair of alternating pairs between the first and second sustain electrodes are provided for each discharge sustain period of the plurality of subfields. Only sustain pulses are applied.
상기 3전극 면방전 PDP 화면의 휘도를 감소시키기 위하여 상기 제1 및 제2유지 전극들 사이에 정상 전압보다 낮은 전압의 서스테인 펄스를 인가하고, 상기 T1시간 경과 후 사전 설정된 T2(단, T2>0) 시간 동안 외부 신호의 무입력 상태가 계속되면 시스템에 공급되는 전원을 차단시킨다.In order to reduce the brightness of the three-electrode surface discharge PDP screen, a sustain pulse having a voltage lower than the normal voltage is applied between the first and second sustain electrodes, and a preset T2 (T2> 0) after the T1 time has elapsed. If the input signal of external signal continues for a while, the power to the system is cut off.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 보다 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in more detail.
제5도에는 본 발명의 제1 내지 제5실시예에 의한 화면 보호방법을 구현하는 3전극 면방전 PDP 구동장치의 간략화된 구성이 도시되어 있다.5 is a simplified configuration of a three-electrode surface discharge PDP driving apparatus implementing the screen protection method according to the first to fifth embodiments of the present invention.
제5도에서 참조번호 110은 3전극 면방전 PDP로서 제1도 및 제2도에 도시된 종래 기술의 3전극 면방전 PDP(10)와 구성이 동일하다. 즉, N개의 제1유지 전극(Y1∼YN)과 N개의 제2유지 전극(X1∼XN)이 교대로 하나씩 평행하게 배열 형성되어 있고, M개의 어드레스 전극(A1∼AM)이 상기 제1유지 전극들(Y1∼YN) 및 제2유지 전극들(X1∼XN)과 상호 직교하도록 배열 형성되어 있다.In FIG. 5,
제5도에서 참조번호 120은 N개의 제1유지 전극(Y1∼YN)에 각각 구동 전압 펄스를 공급하는 Y 구동부를 나타내고, 130은 N개의 제2유지 전극(X1∼XN)을 공통으로 연결하는 제2공통 유지 전극(X)에 구동 전압 펄스를 공급하는 X 구동부를 나타내고, 140은 M개의 어드레스 전극(A1∼AM)에 각각 구동 전압 펄스를 공급하는 어드레스 구동부를 나타내며, 150은 각종 외부 입력에 따라 각종 구동 전압 펄스와 제어신호를 발생시켜 상기 Y 구동부(120)와 X 구동부(130)와 어드레스 구동부(140)로 출력하는 제어부를 나타낸다.In FIG. 5,
제5도에서 참조번호 160은 외부 입력 신호(INPUT)를 감지하고 있다가 사전 설정된 T1(단, T1>0) 시간 동안 외부 신호(IMPUT)의 무입력 상태가 지속되면 화면 보호 모드 설정 신호를 제어부(150)로 출력하고, 그 후 다시 외부 신호(INPUT)가 입력되면 정상 모드 설정 신호를 상기 제어부(150)로 출력하는 입력 신호 감지 및 모드 판별부를 나타낸다.In FIG. 5,
상기에서 제어부(50)는 보다 구체적으로 외부에서 입력되는 아날로그 화상신호(INPUT)를 디지털화하여 디지털 화상 신호를 출력하고, 상기 디지털 화상 신호, 클록(CLK), 수평 동기신호(HS) 및 수직 동기신호(VS)에 따라 각종 구동 펄스와 제어신호를 발생시키며, 입력 신호 감지 및 모드 판별부(160)에서 화면 보호 모드 설정 신호가 출력되면 Y 구동부(120) 및 X 구동부(130)를 제어하여 3전극 면방전 PDP(110)의 화면의 휘도가 최저 상태로 감소되도록 하고, 그 후 정상 모드 설정 신호가 출력되면 시스템을 원상태로 복귀시켜 상기 3전극 면방전 PDP(110)가 정상으로 구동되도록 한다.More specifically, the
아울러, 상기한 구동장치는 종래 기술에서 설명된 ADS 서브필드 방식에 따라 3전극 면방전 PDP(110)를 정상으로 구동시킨다.In addition, the driving device drives the three-electrode
상기와 같이 구성된 본 발명의 3전극 면방전 PDP 구동장치를 이용하여 제1 내지 제5실시예에 의한 화면 보호방법을 설명하면 다음과 같다.The screen protection method according to the first to fifth embodiments using the three-electrode surface discharge PDP driving apparatus of the present invention configured as described above is as follows.
[제1실시예][First Embodiment]
본 발명의 제1실시예에 의한 3전극 면방전 PDP의 화면 보호방법은 제6도에 도시된 바와 같이 사전 설정된 T1시간 동안 외부 신호(INPUT)의 무입력 상태가 지속되면 3전극 면방전 PDP(110)의 제1유지 전극들(Y1∼YN)과 제2유지 전극들(X1∼XN) 사이에 정상 주파수보다 낮은 프리 러닝 주파수(free-running frequency)의 서스테인 펄스를 인가한다.According to the screen protection method of the three-electrode surface discharge PDP according to the first embodiment of the present invention, when the non-input state of the external signal INPUT is maintained for a predetermined T1 time as shown in FIG. A sustain pulse of a free-running frequency lower than the normal frequency is applied between the first holding electrodes Y 1 to Y N and the second holding electrodes X 1 to
보다 구체적으로 입력 신호 감지 및 모드 판별부(160)가 외부 입력 신호(IPNUT)를 감지하고 있다가 사전 설정된 T1시간 동안 외부 신호(INPUT)의 무입력 상태가 지속되면 화면 보호 모드 설정 신호를 제어부(150)로 출력하고, 상기 제어부(150)는 화면 보호 모드 설정 신호가 입력되면 Y 구동부(120) 및 X 구동부(130)를 제어하여 제1유지 전극들(Y1∼YN)과 제2유지 전극들(X1∼XN) 사이에 제6도에 도시된 프리 러닝 주파수의 서스테인 펄스가 인가되도록 한다.More specifically, when the input signal detection and
상기에서 제1유지 전극들(Y1∼YN)과 제2유지 전극들(X1∼XN) 사이에 프리 러닝 주파수의 서스테인 펄스가 인가되면 동일시간 내에 상기 제1유지 전극들(Y1∼YN)과 제2유지 전극들(X1∼XN) 사이에 인가되는 서스테인 펄스의 개수가 감소되어 각 셀의 서스테인 방전 횟수가 줄어들게 되고, 그로 인해 전체 화면의 휘도가 정상 상태보다 감소된다.When a sustain pulse of a free running frequency is applied between the first holding electrodes Y 1 to Y N and the second holding electrodes X 1 to X N , the first holding electrodes Y 1 within the same time. The number of sustain pulses applied between ˜Y N ) and the second sustain electrodes X 1 ˜X N is reduced, so that the number of sustain discharges of each cell is reduced, thereby reducing the luminance of the entire screen from the normal state. .
그 후, 상기 입력 신호 감지 및 모드 판별부(160)는 상기와 같이 시스템이 화면 보호 모드로 구동되고 있는 동안에도 계속 외부 입력 신호(INPUT)의 유·무를 감지하고 있다가 다시 외부 신호(INPUT, 키보드 상의 키 신호, 마우스 신호, 화상신호등)가 입력되면 정상 모드 설정 신호를 제어부(150)로 출력하고, 상기 제어부(150)는 정상 모드 설정 신호가 입력되면 Y 구동부(120), X 구동부(130) 및 어드레스 구동부(140)와 함께 3전극 면방전 PDP(110)가 정상(종래 기술에서 설명된 ADS 서브필드 방식)으로 구동되도록 한다.Thereafter, the input signal detection and
[제2실시예]Second Embodiment
본 발명의 제2실시예에 의한 3전극 면방전 PDP의 화면 보호방법은 제7도에 도시된 바와 같이 사전 설정된 T1시간 동안 외부 신호(INPUT)의 무입력 상태가 지속되면 각 서브필드(SF1, SF2, SF3, SF4 …)마다 제1유지 전극들(Y1∼YN)과 제2유지 전극들(X1∼XN) 사이에 인가되는 서스테인 펄스의 개수를 반감시킨다.In the screen protection method of the three-electrode surface discharge PDP according to the second embodiment of the present invention, as shown in FIG. 7, when no input state of the external signal INPUT is maintained for a preset T1 time, each subfield SF1, SF2, SF3, SF4 ...) each thereby halve the number of sustain pulses to be applied between the first sustain electrodes (Y 1 ~Y N) and in the second sustain electrode (X 1 ~X N).
이 때, 제1서브필드(SF1) 동안 인가되는 서스테인 펄스의 개수가 2개(한쌍의 서스테인 펄스)일 경우 제1서브필드(SF1) 동안 인가되는 서스테인 펄스의 개수는 반감시키지 않는다.At this time, when the number of sustain pulses applied during the first subfield SF1 is two (a pair of sustain pulses), the number of sustain pulses applied during the first subfield SF1 is not halved.
상기한 화면 보호방법은 상기에서 설명된 제1실시예와 마찬가지로 Y 구동부(120), X 구동부(130), 제어부(150) 및 입력 신호 감지 및 모드 판별부(160)에 의해 구현된다.The screen protection method is implemented by the
상기에서 각 서브필드(SF1, SF2, SF3, SF4 …)마다 제1유지 전극들(Y1∼YN)과 제2유지 전극들(X1∼XN) 사이에 인가되는 서스테인 펄스의 개수가 반감되면 동일시간 내에 각 셀의 서스테인 방전 횟수가 줄어들게 되어 전체 화면의 휘도가 정상 상태보다 감소된다.Each sub-field in the (SF1, SF2, SF3, SF4 ...) , the first sustain electrodes (Y 1 ~Y N) and the number of sustain pulses to be applied between the two first sustain electrodes (X 1 ~X N) each If the half is reduced, the number of sustain discharges of each cell decreases within the same time, thereby reducing the luminance of the entire screen from the normal state.
그 후, 상기에서 설명된 제1실시예와 같이 입력 신호 감지 및 모드 판별부(160)가 정상 모드 설정 신호를 제어부(150)로 출력하면 상기 제어부(150)는 Y 구동부(120), X 구동부(130) 및 어드레스 구동부(140)와 함께 3전극 면방전 PDP(110)가 정상으로 구동되도록 한다.Thereafter, when the input signal detection and
[제3실시예]Third Embodiment
본 발명의 제3실시예에 의한 3전극 면방전 PDP의 화면 보호방법은 제8도에 도시된 바와 같이 사전 설정된 T1시간 동안 외부 신호(INPUT)의 무입력 상태가 지속되면 각 서브필드(SF1, SF2, SF3, SF4 …)마다 제1유지 전극들(Y1∼YN)과 제2유지 전극들(X1∼XN) 사이에 교번하는 한쌍의 서스테인 펄스(극성이 반대인 2개 서스테인 펄스)를 인가한다.The screen protection method of the three-electrode surface discharge PDP according to the third embodiment of the present invention is that if the non-input state of the external signal INPUT is maintained for a preset T1 time as shown in FIG. 8, each subfield SF1, SF2, SF3, SF4 ...) each time the first sustain electrodes (Y 1 ~Y N) and the second sustain electrodes (X 1 ~X N) a pair of a sustain pulse that alternates between (the two sustain pulses have opposite polarities ) Is applied.
상기한 화면 보호방법은 상기에서 설명된 제1 및 제2실시예와 마찬가지로 Y 구동부(120), X 구동부(130), 제어부(150) 및 입력 신호 감지 및 모드 판별부(160)에 의해 구현된다.The screen protection method is implemented by the
상기에서 각 서브필드(SF1, SF2, SF3, SF4 …)마다 제1유지 전극들(Y1∼YN)과 제2유지 전극들(X1∼XN) 사이에 교번하는 한쌍의 서스테인 펄스만 인가되면 동일시간 내에 각 셀의 서스테인 방전 횟수가 크게 줄어들게 되어 전체 화면의 휘도가 정상 상태보다 감소된다.Each sub-field in the (SF1, SF2, SF3, SF4 ...) each time the first sustain electrodes (Y 1 ~Y N) and the second sustain electrodes man pair of the sustain pulse that alternates between (X 1 ~X N) When applied, the number of sustain discharges of each cell is greatly reduced within the same time, so that the brightness of the entire screen is reduced from the normal state.
그 후, 상기에서 설명된 제1 및 제2실시예와 같이 입력 신호 감지 및 모드 판별부(160)가 정상 모드 설정 신호를 제어부(150)로 출력하면 상기 제어부(150)는 Y 구동부(120), X 구동부(130) 및 어드레스 구동부(140)와 함께 3전극 면방전 PDP(110)가 정상으로 구동되도록 한다.Thereafter, when the input signal detection and
[제4실시예]Fourth Embodiment
본 발명의 제4실시예에 의한 3전극 면방전 PDP의 화면 보호방법은 제9도에 도시된 바와 같이 사전 설정된 T1시간 동안 외부 신호(INPUT)의 무입력 상태가 지속되면 제1유지 전극들(Y1∼YN)과 제2유지 전극들(X1∼XN) 사이에 정상 전압(Vs, -Vs)보다 낮은 전압(Vs', -Vs')의 서스테인 펄스를 인가한다.In the screen protection method of the three-electrode surface discharge PDP according to the fourth embodiment of the present invention, as shown in FIG. 9, when the non-input state of the external signal INPUT is maintained for a preset T1 time, the first sustain electrodes ( A sustain pulse of voltages Vs 'and -Vs' lower than the normal voltages Vs and -Vs is applied between Y 1 to Y N and the second sustain electrodes X 1 to X N.
상기한 화면 보호방법은 상기에서 설명된 제1 내지 제3실시예와 마찬가지로 Y 구동부(120), X 구동부(130), 제어부(150) 및 입력 신호 감지 및 모드 판별부(160)에 의해 구현된다.The screen protection method is implemented by the
상기에서 제1유지 전극들(Y1∼YN)과 제2유지 전극들(X1∼XN) 사이에 정상전압(Vs, -Vs)보다 낮은 전압(Vs', -Vs')의 서스테인 펄스가 인가되면 각 셀의 서스테인 방전 강도가 약해져서 전체 화면의 휘도가 정상 상태보다 감소된다.Sustain of voltages Vs 'and -Vs' lower than the normal voltages Vs and -Vs between the first holding electrodes Y 1 to Y N and the second holding electrodes X 1 to X N. When the pulse is applied, the sustain discharge intensity of each cell is weakened, so that the brightness of the entire screen is reduced than the normal state.
그 후, 상기에서 설명된 제1 내지 제3실시예와 같이 입력 신호 감지 및 모드 판별부(160)가 정상 모드 설정 신호를 제어부(150)로 출력하면 상기 제어부(150)는 Y 구동부(120), X 구동부(130) 및 어드레스 구동부(140)와 함께 3전극 면방전 PDP(110)가 정상으로 구동되도록 한다.Thereafter, when the input signal detection and
[제5실시예][Example 5]
본 발명의 제5실시예에 의한 3전극 면방전 PDP의 화면 보호방법은 상기 제1내지 제4실시예에 모두 적용될 수 있는 방법으로서, T1시간 경화 후 사전 설정된 T2(단, T2>0) 시간 동안 즉, 오랫동안 외부 신호와 무입력 상태가 지속되면 전체 시스템에 공급되는 전원을 자동으로 차단시켜 시스템을 오프시킨다.The screen protection method of the three-electrode surface discharge PDP according to the fifth embodiment of the present invention can be applied to the first to fourth embodiments, and is a preset T2 time (T2> 0) time after curing T1 time. In other words, if the external signal and no input state persist for a long time, the power supply to the entire system is automatically cut off to turn off the system.
예를 들어, 5분(T1) 동안 외부 신호(INPUT)의 무입력 상태가 지속되어 시스템이 화면 보호 모드로 설정된 후 다시 3분(T2)이 경과될 때까지 외부 신호가 입력되지 않으면 제어부(150)가 전체 시스템에 공급되는 전원을 자동으로 차단시켜 시스템을 오프시킨다.For example, if no input signal of the external signal INPUT is maintained for 5 minutes T1 and the system is set to the screen protection mode, the external signal is not input until 3 minutes T2 elapses again. ) Turns off the system by automatically shutting off the power to the entire system.
그 후, 다시 외부 신호(INPUT)가 입력되면 Y 구동부(120), X 구동부(130), 어드레스 구동부(140)가 제어부(150)의 제어신호에 따라 3전극 면방전 PDP(110)를 정상으로 구동시킨다.After that, when the external signal INPUT is input again, the
한편, 상기 제6도 내지 제9도에 도시된 시스테인 펄스 파형은 제1유지 전극들(Y1∼YN)과 제2유지 전극들(X1∼XN) 사이에 인가되는 전압 파형으로서, 제4도에 도시되어 있는 제1유지 전극들(Y1∼YN)과 제2공통 유지 전극(X)에 각각 인가되는 전압 파형 중 각 서브필드의 방전 유지 기간에 인가되는 전압 파형만 연결하여 나타낸 것이다.Meanwhile, the cysteine pulse waveforms illustrated in FIGS. 6 to 9 are voltage waveforms applied between the first holding electrodes Y 1 to Y N and the second holding electrodes X 1 to X N. Of the voltage waveforms respectively applied to the first holding electrodes Y 1 to Y N and the second common sustain electrode X shown in FIG. 4, only the voltage waveforms applied to the discharge sustain period of each subfield are connected. It is shown.
아울러, 상기 서스테인 펄스 파형은 제4도에 도시된 제1유지 전극들(Y1∼YN)에 인가되는 서스테인 펄스 전압에서 제2공통 유지 전극(X)에 인가되는 서스테인 펄스 전압을 감산해보면(Y-X) 쉽게 얻을 수 있다.In addition, the sustain pulse waveform is obtained by subtracting the sustain pulse voltage applied to the second common sustain electrode X from the sustain pulse voltage applied to the first sustain electrodes Y 1 to Y N shown in FIG. YX) easy to get.
상기와 같이 소정 시간(T1) 동안 외부 신호가 입력되지 않을 때 본 발명의 제1 내지 제4실시예와 같이 전체 화면의 휘도를 감소시키거나 더 오랜 시간(T1+T2) 동안 외부 신호가 입력되지 않을 때 본 발명의 제5실시예와 같이 시스템을 오프시키면 불필요한 소비전력이 크게 줄어들고, 3전극 면방전 PDP(110)의 열화가 방지되어 3전극 면방전 PDP(110)의 수명이 연장되게 된다.When the external signal is not input for a predetermined time T1 as described above, as in the first to fourth embodiments of the present invention, the luminance of the entire screen is reduced or the external signal is not input for a longer time (T1 + T2). When the system is turned off as in the fifth embodiment of the present invention, unnecessary power consumption is greatly reduced, and degradation of the three-electrode
아울러, 본 발명의 제5실시예는 소비전력의 감소나 3전극 면방전 PDP(110)의 수명 연장 측면에서 나머지 제1 내지 제4실시예보다 더 큰 효과를 얻을 수 있다.In addition, the fifth embodiment of the present invention can obtain a greater effect than the remaining first to fourth embodiments in terms of reducing power consumption or extending the life of the three-electrode
또한, 본 발명은 상기에서 설명된 실시예들에 한정되는 것이 아니라 그 요지를 벗어나지 않는 범위 내에서 여러 가지로 변경될 수 있다.In addition, the present invention is not limited to the above-described embodiments, but may be variously modified without departing from the gist of the present invention.
이와 같이 본 발명은 소정 시간 동안 외부 신호의 무입력 상태가 지속될 때 3전극 면방전 PDP를 화면 보호 모드로 구동시켜 전체 화면의 휘도를 정상 상태보다 감소시키거나 시스템 자체를 오프시키기 때문에 불필요한 전력 낭비를 방지하여 시스템의 소비전력을 크게 줄일 수 있고, 3전극 면방전 PDP의 열화를 방지하여 수명을 연장시킬 수 있는 효과가 있다.As described above, the present invention operates the three-electrode surface discharge PDP in the screen protection mode when the input signal of the external signal is maintained for a predetermined time, thereby reducing the luminance of the entire screen from the normal state or turning off the system itself. By preventing the power consumption of the system can be significantly reduced, the life of the three-electrode surface discharge PDP can be prevented from being deteriorated.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970040488A KR100251153B1 (en) | 1997-08-25 | 1997-08-25 | Three electrodes plasma display driving apparatus and its screen protection method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970040488A KR100251153B1 (en) | 1997-08-25 | 1997-08-25 | Three electrodes plasma display driving apparatus and its screen protection method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990017531A KR19990017531A (en) | 1999-03-15 |
KR100251153B1 true KR100251153B1 (en) | 2000-04-15 |
Family
ID=19518341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970040488A KR100251153B1 (en) | 1997-08-25 | 1997-08-25 | Three electrodes plasma display driving apparatus and its screen protection method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100251153B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100495814B1 (en) * | 1998-06-26 | 2005-09-02 | 삼성전자주식회사 | Thin Film Transistor Liquid Crystal Display Driving System |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100472438B1 (en) * | 2001-11-14 | 2005-02-21 | 삼성전자주식회사 | luminance attenuator apparatus and method in the PDP |
-
1997
- 1997-08-25 KR KR1019970040488A patent/KR100251153B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100495814B1 (en) * | 1998-06-26 | 2005-09-02 | 삼성전자주식회사 | Thin Film Transistor Liquid Crystal Display Driving System |
Also Published As
Publication number | Publication date |
---|---|
KR19990017531A (en) | 1999-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004021181A (en) | Driving method for plasma display panel | |
JP2006091846A (en) | Method and apparatus of driving plasma display panel | |
JPH10207427A (en) | Driving method for plasma display panel display device and driving control device | |
EP1688906B1 (en) | Plasma display apparatus and driving method of the same | |
JP3787713B2 (en) | Plasma display device | |
JP4253647B2 (en) | Plasma display panel driving apparatus and method | |
KR100251153B1 (en) | Three electrodes plasma display driving apparatus and its screen protection method | |
KR100256092B1 (en) | Method and apparatus for driving three-electrode surface-discharge plasma display panel | |
JP2006301571A (en) | Plasma display apparatus and driving method thereof | |
KR100251154B1 (en) | Ac plasma display apparatus and method for driving panel of the same | |
KR100353679B1 (en) | Method for driving plasma display panel | |
KR20000003392A (en) | Method for dirving of plasma display panel and apparatus | |
KR100237212B1 (en) | Plasma display device and driving method of three electrodes surface discharge | |
KR100251152B1 (en) | Ac plasma display apparatus and method for driving panel of the same | |
KR100260943B1 (en) | Quad-electrode plasma display device and its driving method | |
KR100529955B1 (en) | Driving method and driving circuit of three-electrode surface discharge plasma display panel | |
KR100599655B1 (en) | Plasma display device and driving method thereof | |
KR100429648B1 (en) | Ac plasma display panel and driving circuit thereof | |
KR100237213B1 (en) | Triple-electrode surface discharge plasma display panel | |
KR100264450B1 (en) | Driving system and driving method of plasma display panel for stable addressing | |
KR100424264B1 (en) | Method for driving plasma display panel for improving initial state | |
KR100441105B1 (en) | Method for driving three electrodes surface discharge plasma display panel, in which discharge sustain period is allocated to each sub field | |
EP1669973A2 (en) | Plasma display apparatus | |
KR100260944B1 (en) | Method and circuit for driving three-electrodes surface discharge plasma display panel | |
KR100479112B1 (en) | Operation method of 3-electrode side discharge plasma display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090105 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |