[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100258096B1 - 에스오아이(soi) 기판 제조방법 - Google Patents

에스오아이(soi) 기판 제조방법 Download PDF

Info

Publication number
KR100258096B1
KR100258096B1 KR1019970065066A KR19970065066A KR100258096B1 KR 100258096 B1 KR100258096 B1 KR 100258096B1 KR 1019970065066 A KR1019970065066 A KR 1019970065066A KR 19970065066 A KR19970065066 A KR 19970065066A KR 100258096 B1 KR100258096 B1 KR 100258096B1
Authority
KR
South Korea
Prior art keywords
silicon
layer
sio
oxygen
soi substrate
Prior art date
Application number
KR1019970065066A
Other languages
English (en)
Other versions
KR19990046907A (ko
Inventor
박경완
신민철
이성재
박문호
오상철
Original Assignee
정선종
대한민국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 대한민국전자통신연구원 filed Critical 정선종
Priority to KR1019970065066A priority Critical patent/KR100258096B1/ko
Priority to US09/139,651 priority patent/US6037198A/en
Publication of KR19990046907A publication Critical patent/KR19990046907A/ko
Application granted granted Critical
Publication of KR100258096B1 publication Critical patent/KR100258096B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76262—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using selective deposition of single crystal silicon, i.e. SEG techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

본 발명은 산화물 기판을 사용하여 산소의 분위기내에서 실리콘을 원재료로 하는 분자선 단결정 제조기법을 이용하여 산화물을 균일하게 성장시킨 다음, 계속하여 산소 분위기의 압력을 점차로 줄여감에 따라 산화물과 실리콘의 혼합계면을 성장시킨 후, 그 혼합 계면위에 계속하여 실리콘 분자선 단결정 제조 기법을 이용하여 일정 두께의 실리콘 단결정을 성장하므로써 실리콘층이 매우 균일하고 불순물의 농도가 작은 SOI 기판을 제조한다.

Description

에스오아이(ＳＯＩ) 기판 제조방법
본 발명은 SOI 기판의 제조방법에 관한 것으로, 특히 유전체상에 형성되는 실리콘층이 균일한 두께와 낮은 불순물 농도를 가지는 SOI 기판의 제조하는 방법에 관한 것이다.
종래의 기술에 의한 SOI 기판을 제조하는 방법으로서는 SIMOX(Separated by Implanted Oxygen)기술과 표면에 산화막이 형성된 두 개의 실리콘 기판을 합착하는 기술이 공지되어 있다.
근래 반도체 소자를 제조하는데 가장 많이 사용되고 있는 물질은 실리콘이다. 이러한 실리콘 단결정 기판을 이용하여, 메모리 소자 및 집적회로 소자 등의 많은 전자소자를 제조하고 있다.
그리고 이러한 전자 소자들은 그의 제조 공정의 특성상 부분적인 전기 절연이 필수적이다. 그러나 실리콘은 물질의 특성상 고유의 절연 특성을 갖고 있지 않다. 따라서 전자 소자를 제조하기 위한 실리콘 반도체 공정에서는 PN 접합을 형성한 기판을 이용하여, 소자내의 각 부분별 절연에 이용하고 있다. 그러나 근래에 이르러 SOI 기판을 이용하여 이러한 문제를 근본적으로 해결하고자 하고 있다.
SOI 기판은 많은 전자소자를 집적화할 때 기존의 실리콘 기판이 가지고 있는 소자들 간의 불완전한 절연과 기생 정전 용량의 발생 등의 문제점을 해결할 수 있는 차세대의 전자 소자의 기판으로 개발되어 왔다.
SIMOX 기술은 종래의 실리콘 기판의 표면에 높은 에너지의 산소 이온을 일정 깊이로 주입시킨 후, 열처리 공정을 통하여 주입된 산소와 기판의 실리콘 원자가 반응하게 하여 SiO2의 숨겨진 부도체층의 생성에 의한 SOI 기판의 제작 기술이다. 그러나 이 SIMOX 기술의 공정에서는 산소이온 주입 공정을 대면적으로 사용하기 때문에, 생성된 SiO2와 표면의 실리콘의 두께를 균일하게 조절하기가 매우 어렵고, 또한 높은 에너지의 산소 이온을 이용하므로 표면 실리콘층에서 격자 부정합과 같은 불순물의 농도가 커지게 되는 단점이 있다. 또 다른 SOI 기판의 제작 기술로는 기존의 실리콘 기판을 산화공정을 이용하여 표면에 일정 두께의 SiO2를 생성시킨 후, 이러한 2개의 기판의 SiO2을 서로 접합시킨 다음, 한쪽의 실리콘 기판을 일정 두께만큼 제거하여 SOI 기판을 제작하는 것이다. 그러나 이 제작 공정에서도 대면적의 실리콘 제거공정이 필수적이므로, 남아있게 되는 실리콘의 두께를 균일하게 조절하기가 매우 어렵다.
즉, 상술한 SOI 기판에서는 활성영역으로 형성되는 실리콘은 두께가 매우 균일하여야하고 불순물의 농도가 낮아야 하는데, 현재 쓰이는 SIMOX(Separated by Implanted Oxygen)기술과 표면이 산화된 두 개의 실리콘 기판을 합착하는 기술에 의한 SOI 기판의 제작 기술로는 두께가 균일하고 불순물의 농도가 낮은 실리콘 층을 제작하기 어렵다.
본 발명의 목적은 실리콘의 분자선 결정 성장법을 이용하여 두께가 균일하고 낮은 불순물 농도를 가지는 실리콘층이 형성된 SOI 기판을 제조하는 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명은 실리콘을 원재료로 이용하는 분자선 에피텍시 장치를 이용하여 산소 분위기에서 산소의 압력을 단계적으로 낮추가면서 유리기판상에 SiO2와 실리콘 혼합층을 형성하는 단계와, 상기 SiO2와 실리콘 혼합층위에 초고진공 상태에서 산소의 압력을 0상태로하여 실리콘층을 형성하는 단계로 이루어진다. 본 발명은 실리콘층이 매우 균일하고 불순물의 농도가 작은 SOI 기판을 제작하기 위하여, 실리콘의 분자선 에피텍시 장치를 이용하며, 또한, 실리콘과 부도체와의 계면 결함을 줄이기 위하여, SiO2와 실리콘의 혼합 계면층을 실리콘과 유전체사이에 성장시킴으로써 양질의 SOI 기판을 제작할 수 있다.
상술한 바와 같이 SOI 기판의 제작에 있어서 종래의 기술에서 나타나는 문제점을 해결하기 위하여, 본 발명에서는 유전체 기판위에 SiO2와 실리콘 혼합층으로된 계면층을 형성하여 실리콘층과 유전체기판의 계면에서 발생하는 결함이 완화되도록 하였다.
도 1은 산소의 분위기 내에서 실리콘을 원재료로 하는 분자선 단결정 제조기법을 이용하여 산화물을 균일하게 성장시킨 다음, 계속하여 산소 분위기의 압력을 점차로 줄여감에 따라 성장된 산화물과 실리콘 혼합층의 단면도,
도 2는 SiO2와 실리콘의 혼합층위에 계속하여 실리콘의 분자선 단결정 제조 기법을 이용하여 실리콘층 형성한 SOI 기판의 단면도,
도 3은 도 2의 SOI 기판의 두께에 따른 SiO2분자와 실리콘 원자와의 조성비의 변화를 나타낸 그래프,
도 4는 본 발명에 따른 SOI 기판 제조 공정 시간의 경과에 따른 산소 압력의 변화를 나타낸 그래프.
〈도면의 주요 부분에 대한 부호의 설명〉
10 : SiO2기판 12 : SiO2와 실리콘 혼합층
14 : 실리콘층
본 발명은 일정 압력의 산소 분위기에서 실리콘 분자선 에피텍시 장치를을 이용 하여 SiO2와 실리콘의 혼합층을 형성하고, 이어서 초 고진공 상태에서 양질의 실리콘층을 성장시키는 공정으로 구성되어 있다.
따라서 본 발명에서는 결정성이 높은 실리콘 반도체 박막을 성장시키기 위하여, SiO2의 부도체 기판 위에 SiO2를 성장 시키고, 이어서 SiO2의 비율이 점차로 감소함과 동시에, 실리콘의 비율이 점차로 증가하는 SiO2와 실리콘의 혼합 계면 층을 표면 실리콘층이 성장되기 이전에 형성시킴으로써, 표면 실리콘 원자의 우수한 결정성을 보유하게 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하면 다음과 같다.
도 1과 도 2는 본 발명의 SOI 기판 제조 공정을 설명하기 위한 공정 단면도이다.
본 발명에 의한 SOI 기판의 제조 공정은 도 1에 도시한 바와 같이, 두께가 균일한 부도체인 유리기판(10)을 고순도의 실리콘을 원재료로 이용하는 분자선 에피텍시 장치의 반응로에 실장하고, 반응로의 내부를 10-5∼10-6Torr 압력 영역의 산소 분위기로 유지하여 실리콘과 산소가 결합된 일정한 두께의 SiO2를 성장시킨 후, 산소의 압력을 점차로 줄여간다. 이에 따라 SiO2의 성장은 억제되고, 실리콘의 성장이 증가되어 실리콘 표면 박막층이 형성됨에 따라, 유리기판(10)상에 SiO2와 실리콘 혼합층(12)이 형성된다. 이 때 SiO2와 실리콘 혼합층(12)의 성장 두께는 성장시간, 기판온도, 실리콘 분자선의 세기(즉, 실리콘 소오스 물질의 온도), 그리고 산소의 압력에 의하여 결정된다. 혼합층을 성장하는 시간동안의 산소 압력의 변화을 도 4에서와 같이 조절하였다.
이어서, 도 2에 도시한 바와 같이, 유리기판(10)상에 SiO2와 실리콘 혼합층(12)을 형성한 후, 도 4 에 나타낸 바와 같이, 반응로내의 분위기를 산소가 없는 초고진공 상태로 유지하고 실리콘층(14)을 형성한다.
상술한 바와 같이 도 1, 2의 공정에 의해 형성되는 SOI 기판은 도 3의 그래프에 나타낸 바와 같이, 반응로내부의 산소의 압력을 공정시간의 경과에 따라 점차로 감소시키는 것에 의해 형성되며, 산소의 압력을 감소시켜 가면서 공정을 진행하는 것에 의해 도 3의 그래프에 나타낸 바와 같이, 유리기판(10)상에서 상측으로 갈수록 SiO2농도는 감소하고, 실리콘의 농도는 증가하게 되어, 유리기판(10)상에 SiO2와 실리콘 혼합층(12)과 실리콘층(14)이 차례로 형성되게 된다.
본 발명에 의한 SOI 기판의 제조방법에 따르면, 분자선 단결정 성장장치내의 산소의 압력을 시간 경과에 따라 감소시켜 가면서 혼합층과 실리콘층을 연속하여 형성할 수 있으므로, 산소의 압력만을 적절히 조절하는 것에 의해 혼합층의 두께를 적절히 조절할 수 있고, 또한 반응로내에 장착된 상태에서 혼합층과 실리콘층이 연속하여 형성되므로 매우 균일하고 불순물 농도가 작은 실리콘층을 형성할 수 있다.

Claims (2)

  1. 실리콘을 원재료로 이용하는 분자선 에피텍시 장치를 이용하여 산소 분위기에서 산소의 압력을 단계적으로 낮추가면서 유리기판(10)상에 SiO2와 실리콘 혼합층(12)을 형성하는 단계와,
    상기 SiO2와 실리콘 혼합층위에 초고진공 상태에서 산소의 압력을 0상태로하여 실리콘층(14)을 형성하는 단계로 이루어지는 것을 특징으로 하는 SOI기판 제조방법.
  2. 제 1 항에 있어서,
    상기 SiO2와 실리콘 혼합층을 부도체로서 형성하는 것을 특징으로 하는 SOI기판 제조방법.
KR1019970065066A 1997-12-01 1997-12-01 에스오아이(soi) 기판 제조방법 KR100258096B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970065066A KR100258096B1 (ko) 1997-12-01 1997-12-01 에스오아이(soi) 기판 제조방법
US09/139,651 US6037198A (en) 1997-12-01 1998-08-25 Method of fabricating SOI wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970065066A KR100258096B1 (ko) 1997-12-01 1997-12-01 에스오아이(soi) 기판 제조방법

Publications (2)

Publication Number Publication Date
KR19990046907A KR19990046907A (ko) 1999-07-05
KR100258096B1 true KR100258096B1 (ko) 2000-06-01

Family

ID=19526173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970065066A KR100258096B1 (ko) 1997-12-01 1997-12-01 에스오아이(soi) 기판 제조방법

Country Status (2)

Country Link
US (1) US6037198A (ko)
KR (1) KR100258096B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183611B2 (en) * 2003-06-03 2007-02-27 Micron Technology, Inc. SRAM constructions, and electronic systems comprising SRAM constructions
CN105655287B (zh) * 2016-04-07 2018-12-11 上海华力微电子有限公司 梯度压力模式改善膜厚均一性的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5366917A (en) * 1990-03-20 1994-11-22 Nec Corporation Method for fabricating polycrystalline silicon having micro roughness on the surface
US5623243A (en) * 1990-03-20 1997-04-22 Nec Corporation Semiconductor device having polycrystalline silicon layer with uneven surface defined by hemispherical or mushroom like shape silicon grain
JP2508948B2 (ja) * 1991-06-21 1996-06-19 日本電気株式会社 半導体装置の製造方法
EP1251556B1 (en) * 1992-01-30 2010-03-24 Canon Kabushiki Kaisha Process for producing semiconductor substrate
JPH06140365A (ja) * 1992-10-23 1994-05-20 Shin Etsu Handotai Co Ltd Ｓｏｉ基板におけるｓｏｉ膜厚均一化方法
JP3036619B2 (ja) * 1994-03-23 2000-04-24 コマツ電子金属株式会社 Ｓｏｉ基板の製造方法およびｓｏｉ基板
JP2895743B2 (ja) * 1994-03-25 1999-05-24 信越半導体株式会社 Ｓｏｉ基板の製造方法

Also Published As

Publication number Publication date
US6037198A (en) 2000-03-14
KR19990046907A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
AU745460B2 (en) Method of manufacturing semiconductor article
US3958266A (en) Deep depletion insulated gate field effect transistors
US4497683A (en) Process for producing dielectrically isolated silicon devices
US5270244A (en) Method for forming an oxide-filled trench in silicon carbide
KR100664000B1 (ko) Ｓｉｍｏｘ 기판의 제조 방법 및 ｓｉｍｏｘ 기판
JPH076950A (ja) 電子、電光および光学的な構成要素に対する構造部品を作製する方法
US4178191A (en) Process of making a planar MOS silicon-on-insulating substrate device
KR20030047806A (ko) 반도체 장치 및 그 제조 공정
KR0161611B1 (ko) 반도체 장치의 제조방법
JPS57126131A (en) Manufacture of semiconductor device
US5143858A (en) Method of fabricating buried insulating layers
US5433168A (en) Method of producing semiconductor substrate
KR100258096B1 (ko) 에스오아이(soi) 기판 제조방법
KR20060058124A (ko) 수정된 실리콘으로의 저-도스량 산소 주입에 의한 얇은매립 산화물
KR20030076627A (ko) Ｓｏｉ 재료의 제조 방법
JP2579494B2 (ja) Ｓｏｉウエハの製造方法
KR100333518B1 (ko) Soi기판의제조방법
JPS58121642A (ja) 半導体装置の製造方法
JPH06104280A (ja) 薄膜トランジスタ及びその製造方法
KR20050013398A (ko) 실리콘 단결정 웨이퍼 및 ｓｏｉ 웨이퍼의 제조방법
KR19990070559A (ko) 반도체 기판 제조방법
JP3112103B2 (ja) 半導体装置
KR100274072B1 (ko) 단결정 soi 웨이퍼 제조방법
JPH01225130A (ja) 半導体装置の製造方法
KR20070071995A (ko) Ｓｏｉ 기판을 이용한 게르마늄-온-절연체 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120106

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee