KR100257567B1 - 스위치드 저항을 사용한 전류제어 방식의 계조처리 전계방출표시소자 구동회로 - Google Patents

Abstract

본 발명은 스위치드 저항을 사용한 전류제어 방식의 전계방출표시소자(FED) 구동회로에 관한 것으로, MOS 트랜지스터를 저항성분으로 사용하고, 이의 저항값 조절을 스위칭 수단을 통해 조절하여 1개의 연산증폭기만으로도 4레벨 이상의 밝기를 조절할 수 있도록 하므로써, 연산증폭기를 사용하는 기존의 방식에 비해 사용되는 연산증폭기의 수가 줄어들어 전체 설계 면적이 줄어드는 잇점이 있으며, 이에 따른 전력소모 또한 줄일 수 있는 잇점이 있다.

Description

스위치드 저항을 사용한 전류제어 방식의 계조처리 전계방출표시소자 구동회로

본 발명은 스위치드 저항을 사용한 전류제어 방식의 전계방출표시소자(FED) 구동회로에 관한 것으로, MOS 트랜지스터를 저항성분으로 사용하고, 이의 저항값을 스위칭 수단을 통해 조절하여 하나의 연산증폭기를 사용하면서 4레벨 이상의 밝기를 조절할 수 있도록 하므로써, 구동회로의 면적을 줄임과 동시에 전력소모를 절감시키는 기술에 관한 것이다.

일반적으로 전계방출표시소자의 구동회로는 전류미러를 통상적으로 이용하여 계조처리를 해오고 있는데, 이는 회로 특성상 약간은 불안정한 출력특성을 가지는 단점이 있다.

현재에는 상기와 같은 단점을 보완하기 위해 전류미러 방식 대신 연산증폭기를 사용하여 전계방출표시소자를 구동하고 있는데 이는 도 1에 도시된 바와 같이, 기준전압(Vref)과 노드 1을 통해 피드-백된 전압을 차연산하여 증폭하는 연산증폭기(10)를 통해 출력된 전압은 에미터(11)(일명 '팁'이라고도 칭함)에 직렬로 연결된 N-MOS 트랜지스터(N1)를 턴-온시키고, 이때 컬럼 어드레스 신호 또는 로우 어드레스 신호(S1)에 의해 턴-온/오프되는 N-MOS 트랜지스터(N2)가 온되어 있으면 상기 연산증폭기(10)에서 출력된 전압을 통해 각 트랜지스터(N1, N2)에 전류가 흐르게 된다.

이때 출력되는 출력전류 I는 노드 1에 연결된 저항(R1)을 통해 Vref/R 값으로 출력된다.

이에 따라 에미터(11)에서는 전자가 생성되고 이 전자는 게이트(12)에 인가된 고전압(이 고전압은 애노드(13)에 인가되는 전압 보다 낮은 고전압임)에 의해 방출된다.

상기 애노드(13)에서는 상기 게이트(12)에 의해 방출된 전자들을 홀쪽으로 가속시키며, 이때 애노드(13)의 배면에는 형광막(도면에는 도시하지 않음)이 도포되어 있어, 충돌되는 전자량에 해당하는 광을 발생하여 화상이 표시되도록 한다.

이처럼 연산증폭기를 사용하는 구동회로는 전류미러 방식에 비해서 안정적인 출력특성을 가지는 장점이 있고, 또한 기준전압값(Vref)을 외부에서 조절하므로써 펄스폭변조방식(PWM)에도 적용이 가능한 잇점을 수반한다.

그러나 상기와 같은 방식의 전류원은 하나의 저항과 하나의 연산증폭기로 구성되어 있고, 전류량을 조절하기 위해서는 입력전압과 저항값을 조정하여 조절하게 된다.

따라서 이 회로를 사용하여 4레벨의 밝기를 조절하기 위해서는 2개의 연산증폭기와 2개의 저항이 필요하게 된다.

물론 그 이상의 밝기 조절이나 칼라를 만들때(16레벨일 경우 4개의 연산증폭기와 4개의 저항이 필요함)에도 마찬가지이다.

이에 따라 많은 연산증폭기와 저항의 사용으로 인해 회로가 복잡해질 뿐만 아니라 설계 면적이 커지는 단점이 있다.

본 발명은 상기와 같은 문제점을 감안하여, 저항소자의 이용으로 인한 면적은 MOS 트랜지스터를 사용하여 축소시키고, 상기 사용된 MOS 트랜지스터를 스위칭 소자를 사용하여 저항값을 여러가지로 조절하는 방식을 통해, 1개의 연산증폭기만을 사용하면서 4레벨 이상의 밝기를 조절 가능케 하므로써, 연산증폭기의 사용 갯수를 줄여 설계 면적을 줄임과 동시에 연산증폭기에서 소모되는 전력을 줄이는 것을 목적으로 한다.

도 1은 일반적인 연산증폭기를 사용하는 전계방출표시소자 구동회로를 나타내는 회로도.

도 2는 본 발명에 의해 구현된 전계방출표시소자 구동회로를 나타내는 회로도.

< 도면의 주요부분에 대한 부호의 설명 >

10 : 연산증폭기 11 : 에미터

12 : 게이트 13 : 애노드

14 : 스위치드 저항수단

상기와 같은 목적을 달성하기 위한 구동회로의 구성은, 단일의 연산증폭기와 전압팔로워 수단 및 전류제어를 위한 저항으로 구성되어, 전류제어방식을 통해 단일 계조처리를 행하는 전계방출표시소자 구동회로에 있어서,

상기 전압팔로워 수단의 일측에 연결되며, 타측은 접지되어 저항 역할을 하는 저항 수단과;

상기 저항 수단과 전압팔로워 수단 사이에 연결되며, 외부에서 인가되는 제어신호에 따라 저항 수단을 스위칭하여 전압팔로워 수단에 흐르는 전류를 제어하는 스위치 수단과;

전원전압을 인가받으며, 상기 저항수단의 일측에 연결되어 저항수단이 일정한 저항값을 생성할 수 있도록 바이어스 역할을 하는 바이어스 수단으로 이루어진 스위치드 저항수단을 일조로 하고;

이 일조의 여러 쌍 연결을 통해 계조처리를 행하므로써, 구동회로의 면적을 축소시키는 것을 특징으로 한다.

상술한 목적 및 특징들, 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하며, 종래와 같은 구성은 동일부호를 부여하여 설명한다.

도 2는 본 발명에 의해 구현된 전계방출표시소자의 구동회로에 관한 것으로, 연산증폭기(10)에서 출력되는 전류는 N-MOS 트랜지스터(N1)의 일측에 연결된 스위치드 저항수단(14)에 의해 제어되어 에미터(11)로 흐르게 되는 바, 상기 스위치드 저항수단(14)의 구성은 다음과 같이 이루어진다.

상기 N-MOS 트랜지스터(N1)의 일측에 연결되고, 타측은 접지되어 있는 저항 역할의 N-MOS 트랜지스터(N4)와;

상기 N-MOS 트랜지스터(N3)와 병렬로 연결되고, 일측은 접지되어 있는 저항 역할의 N-MOS 트랜지스터(N5)와;

상기 각 N-MOS 트랜지스터(N4, N5)의 동일측에 연결되며, 외부에서 입력되는 제어신호(C1)에 따라 상기 N-MOS 트랜지스터(N5)의 턴-온/오프를 제어하는 스위치 역할의 N-MOS 트랜지스터(N3)와;

일측은 전원전압(Vdd)을 인가받고 타측에는 접지된 상태의 N-MOS 트랜지스터(N6)가 직렬로 연결된 P-MOS 트랜지스터(P1)를 포함하여 이루어지며, 상기 각 트랜지스터(N6, P1) 사이의 공통 출력단은 상기 각 저항 역할의 N-MOS 트랜지스터(N4, N5)의 게이트단에 동시에 연결되어 바이어스단 역할을 한다.

이와 같은 구성은 연산증폭기(10) 및 스위치드 저항수단(14)을 일조로 하여 일조 당 4레벨 이상의 계조처리를 행할 수 있으므로 설계면적을 현저하게 줄이는 잇점을 수반한다.

상기와 같은 구성의 스위치드 저항수단(14)을 포함하는 구동회로의 전체 동작을 설명하면, 상기 연산증폭기(10)와 N-MOS 트랜지스터(N1)로 이루어진 전압 팔로워(Voltage Follower)는 궤환을 통하여 일정한 전류가 흐르게 되고, 스위치드 저항수단(14)의 등가저항을 A라 하면 이 회로를 통하여 흐르는 전류는 I = Vref / A와 같다.

이때 상기 N-MOS 트랜지스터(N4)의 저항 성분을 R1이라 하고, N-MOS 트랜지스터(N5)의 저항 성분을 R2라 가정한다.

여기서 만약 스위치 역할의 N-MOS 트랜지스터(N3)에 인가되는 제어신호(C1)가 '로우' 신호이면, 스위치드 저항수단(14)의 저항값은 N-MOS 트랜지스터(N4)의 저항성분인 R1이 되고, 이에 따라 에미터(11)로 흐르는 전류 I = Vref / R1 값이 된다.

반대로 제어신호(C1)가 '하이' 신호이면, 스위치드 저항수단(14)의 저항값은 N-MOS 트랜지스터(N4)와, N-MOS 트랜지스터(N5)의 저항성분인 R1, R2가 되고, 전체 저항값 A = (R1·R2) / (R1+R2) 가 된다.

이때 상기 R2 값을 조절하여 회로에 흐르는 전류량을 늘일 수 있다.

만약 R1와 R2를 동일하게 만든다면 A = R1 / 2 이므로 I = 2Vref / R1 로 N-MOS 트랜지스터(N3)에 로우 신호가 인가된 것에 비해서 2배의 전류가 흐르게 된다.

이와 같은 방식을 사용하여 전계효과표시소자 컬럼 구동단의 전류를 조절해, 밝기조절과 여러색의 컬러를 구현할 수 있다.

물론 4단계 이상의 밝기를 조절하는 구동회로에도 확장 가능하다.

이상에서 상세히 설명한 바와 같이 본 발명은 저항소자 대신 MOS 트랜지스터를 저항성분으로 사용하여 저항 설계 면적을 줄이고, 또한 연산증폭기를 사용하는 기존의 방식에 비해 동일 레벨의 계조처리 시 사용되는 연산증폭기의 수를 줄이므로써 전체 설계 면적이 줄어듬과 동시에 전력소모 또한 줄일 수 있는 잇점이 있다.

그리고 이와 같은 전류제어 방식은 전류제어 방식을 사용하는 모든 전계방출표시소자 구동회로에 사용할 수 있는 장점이 있다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (4)

1. 단일의 연산증폭기와 전압팔로워 수단 및 전류제어를 위한 저항으로 구성되어, 전류제어방식을 통해 단일 계조처리를 행하는 전계방출표시소자 구동회로에 있어서,

   상기 전압팔로워 수단의 일측에 연결되며, 타측은 접지되어 저항 역할을 하는 저항 수단과;

   상기 저항 수단과 전압팔로워 수단 사이에 연결되며, 외부에서 인가되는 제어신호에 따라 저항 수단을 스위칭하여 전압팔로워 수단에 흐르는 전류를 제어하는 스위치 수단과;

   전원전압을 인가받으며, 상기 저항수단의 일측에 연결되어 저항수단이 일정한 저항값을 생성할 수 있도록 바이어스 역할을 하는 바이어스 수단으로 이루어진 스위치드 저항수단을 일조로 하고;

   이 일조의 여러 쌍 연결을 통해 계조처리를 행하므로써, 구동회로의 면적을 축소시키는 것을 특징으로 하는 스위치드 저항을 사용한 전류제어 방식의 계조처리 전계방출표시소자 구동회로.
2. 제 1항에 있어서,

   상기 저항수단은 상기 스위치 수단의 일측에 연결되고, 타측은 접지되어 있는 저항 역할의 제 1 MOS 트랜지스터와,

   상기 제 1 MOS 트랜지스터와 병렬로 연결되면서 상기 스위치 수단에 연결되어 스위치 수단의 제어를 받는 저항 역할의 제 2 MOS 트랜지스터를 포함하여 구성하는 것을 특징으로 하는 스위치드 저항을 사용한 전류제어 방식의 계조처리 전계방출표시소자 구동회로.
3. 제 1항에 있어서,

   상기 스위치 수단은 MOS 트랜지스터를 사용하는 것을 특징으로 하는 스위치드 저항을 사용한 전류제어 방식의 계조처리 전계방출표시소자 구동회로.
4. 제 1항에 있어서,

   상기 바이어스 수단은 일측은 전원전압(Vdd)을 인가받고 타측에는 접지된 상태의 제 3 MOS 트랜지스터가 직렬로 연결된 제 4 MOS 트랜지스터를 포함하며,

   상기 각 트랜지스터 사이의 공통 출력단은 상기 저항수단에 연결되는 것을 특징으로 하는 스위치드 저항을 사용한 전류제어 방식의 계조처리 전계방출표시소자 구동회로.

Images