KR100243010B1

KR100243010B1 - Ethernet buffer memory controller

Info

Publication number: KR100243010B1
Application number: KR1019970019216A
Authority: KR
Inventors: 오중찬
Original assignee: 김영환; 현대반도체주식회사
Priority date: 1997-05-19
Filing date: 1997-05-19
Publication date: 2000-02-01
Also published as: KR19980083771A

Abstract

본 발명은 이더넷 버퍼메모리 제어기에 관한 것으로, 종래의 이더넷 버퍼메모리 제어기는 수신시와 송신시의 버퍼메모리를 그 크기가 고정되며, 상호 배타적인 것을 사용하여 수신시에 수신되는 데이터가 많은 경우 수신 버퍼메모리는 더 이상 데이터를 저장할 수 없는 상태가 되어도, 송신 버퍼메모리는 여유 공간이 많이 남게 되어 사용효율이 감소하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 송신 및 수신 쓰기 제어부과, 송신 및 수신 데이터 송신부과, 데이터를 저장하는 버퍼메모리와, 상기 버퍼메모리에 저장되는 데이터의 정보데이터를 저장하는 정보 저장부과, 상기 송신 및 수신 쓰기 제어부과 송신 및 수신 데이터 송신부를 억세스 시키는 억세스 제어부를 포함하는 이더넷 버퍼메모리 제어기에 있어서, 상기 억세스 제어부는 데이터가 송신 또는 수신되는 것인 지의 여부를 포함하는 정보데이터에 따라 송신 데이터 송신부 또는 수신 데이터 송신부를 억세스하도록 구성하여 송신 또는 수신 데이터를 버퍼메모리에 저장하고, 상기 저장된 데이터의 송신 또는 수신정보를 포함하는 정보데이터에 따라 수신 데이터 송신부 또는 송신 데이터 송신부를 억세스하여 데이터를 송신 또는 수신하게 하여 하나의 용량이 큰 버퍼메모리를 송신용 및 수신용으로 사용함으로써, 그 사용효율을 증가시키는 효과와 아울러 면적을 감소시키는 효과가 있다.The present invention relates to an Ethernet buffer memory controller. In the conventional Ethernet buffer memory controller, a buffer memory at the time of reception and at the time of transmission is fixed in size, and when there is a large amount of data received at the time of reception using mutually exclusive reception buffers, Even when the memory is no longer able to store data, the transmission buffer memory has a problem that the use efficiency is reduced because a lot of free space is left. In view of the above problems, the present invention provides a transmission and reception write control unit, a transmission and reception data transmission unit, a buffer memory for storing data, an information storage unit for storing information data of data stored in the buffer memory, and the transmission and An Ethernet buffer memory controller comprising an access control unit for accessing a reception write control unit and a transmission and reception data transmission unit, wherein the access control unit transmits or receives data according to information data including whether data is transmitted or received. Configure to access the data transmission unit to store the transmission or reception data in a buffer memory, and access or receive the data transmission unit or the transmission data transmission unit according to the information data including the transmission or reception information of the stored data to transmit or receive the data. Ha By using a buffer memory having a large capacity for transmission and reception, there is an effect of increasing the use efficiency and reducing the area.

Description

Ethernet buffer memory controller

본 발명은 이더넷 버퍼메모리 제어기에 관한 것으로, 특히 용량이 큰 하나의 송수신 버퍼메모리를 사용하고, 그 제어를 위한 제어정보에 현재 데이터가 입력인지 출력인지를 표시하는 정보 데이터에 따라 상기 버퍼메모리를 송신용 또는 수신용으로 사용함으로써, 이더넷 버퍼메모리의 사용효율을 향상시키는데 적당하도록 한 이더넷 버퍼 메모리 제어기에 관한 것이다.The present invention relates to an Ethernet buffer memory controller, and in particular, uses one transmit / receive buffer memory having a large capacity, and transmits the buffer memory according to information data indicating whether the current data is input or output in the control information for controlling the same. The present invention relates to an Ethernet buffer memory controller suitable for improving the efficiency of use of the Ethernet buffer memory by using it for credit or reception.

일반적으로, 이더넷 미디어 억세스 제어기(ethernet media access controller)에 있어서, 버퍼메모리의 역할은 시스템과 네트워크 사이에서 쓰루풋(throughput)의 완충작용이다. 통상 상기 이더넷의 버퍼메모리는 수신용과 송신용으로 구분되며 고정된 크기의 메모리를 배타적으로 사용하며, 이와 같은 종래의 이더넷 버퍼메모리 제어기를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.In general, in an Ethernet media access controller, the role of buffer memory is buffering of throughput between the system and the network. In general, the Ethernet buffer memory is divided into a reception and a transmission and exclusively uses a fixed size memory. The Ethernet buffer memory controller will be described in detail with reference to the accompanying drawings.

도1은 종래 이더넷 버퍼메모리 제어기의 블록도로서, 이에 도시한 바와 같이 네트워크의 데이터를 수신 받아 시스템 측으로 송신하는 수신부(10)와; 시스템의 데이터를 수신 받아 네트워크 측으로 송신하는 송신부(20)로 구성되며, 상기 수신부(10)는 네트워크 측의 데이터를 수신 받아 수신 버퍼메모리(12)에 수신된 데이터를 저장하는 수신 쓰기 제어부(11)와; 상기 수신 버퍼메모리(12)에 저장된 데이터의 정보를 저장하는 수신 정보 저장부(13)와; 상기 수신 버퍼메모리(12) 및 수신 정보 저장부(13)에 저장된 네트워크의 데이터 및 그 정보를 시스템 측으로 송신하는 수신 데이터 송신부(14)와; 상기 수신 데이터 송신부(14) 및 수신 쓰기 제어부(11)를 억세스하는 수신 억세스 제어부(15)로 구성되고, 상기 송신부(20)는 시스템 측의 데이터를 수신 받아 송신 버퍼메모리(22)에 수신된 데이터를 저장하는 송신 쓰기 제어부(21)와; 상기 송신 버퍼메모리(22)에 저장된 데이터의 정보를 저장하는 송신 정보 저장부(23)와; 상기 송신 버퍼메모리(22) 및 송신 정보 저장부(23)에 저장된 네트워크의 데이터 및 그 정보를 네트워크 측으로 송신하는 송신 데이터 송신부(24)와; 상기 송신 데이터 송신부(24) 및 송신 쓰기 제어부(21)를 억세스하는 송신 억세스 제어부(25)로 구성된다.1 is a block diagram of a conventional Ethernet buffer memory controller, which includes a receiver 10 for receiving data from a network and transmitting the received data to a system side; Receiving unit 10 is configured to receive and transmit the data of the system to the network side, the receiving unit 10 receives the data of the network side receiving write controller 11 for storing the received data in the receiving buffer memory 12 Wow; A reception information storage unit 13 for storing information of data stored in the reception buffer memory 12; A reception data transmitter (14) for transmitting data of the network stored in the reception buffer memory (12) and the reception information storage unit (13) and the information to the system side; And a reception access control unit 15 for accessing the reception data transmission unit 14 and the reception write control unit 11, and the transmission unit 20 receives data from the system side and receives the data received in the transmission buffer memory 22. A transmission write control unit 21 for storing the data; A transmission information storage section 23 for storing information of data stored in the transmission buffer memory 22; A transmission data transmitter (24) for transmitting the data of the network stored in the transmission buffer memory (22) and the transmission information storage unit (23) and the information to the network side; And a transmission access control section 25 that accesses the transmission data transmission section 24 and the transmission write control section 21.

이하, 상기와 같이 구성된 종래 이더넷 버퍼메모리 제어기의 동작을 설명한다.Hereinafter, the operation of the conventional Ethernet buffer memory controller configured as described above will be described.

먼저, 시스템의 데이터가 네트워크 측으로 송신되는 경우, 상기 송신부(20)의 송신 억세스 제어부(25)는 송신 쓰기 제어부(21) 및 송신 데이터 송신부(24)를 억세스하며, 상기 송신 쓰기 제어부(21)는 시스템의 데이터를 입력받아 송신 버퍼메모리(22)에 저장시키고, 그 송신 버퍼메모리(22)에 저장된 데이터의 정보는 송신 정보 저장부(23)에 저장되며, 상기 억세스된 송신 데이터 송신부(24)는 상기 송신 버퍼메모리(22) 및 송신 정보 저장부(23)에 저장된 데이터 및 그 데이터의 정보를 네트워크 측으로 송신하게 된다.First, when data of the system is transmitted to the network side, the transmission access control section 25 of the transmission section 20 accesses the transmission write control section 21 and the transmission data transmission section 24, and the transmission write control section 21 The data of the system is received and stored in the transmission buffer memory 22, and the information of the data stored in the transmission buffer memory 22 is stored in the transmission information storage section 23, and the accessed transmission data transmitter 24 is Data stored in the transmission buffer memory 22 and the transmission information storage unit 23 and the information of the data are transmitted to the network side.

그 다음, 네트워크 측의 데이터가 시스템으로 수신되는 경우에는, 수신 쓰기 제어부(11)와 수신 데이터 송신부(14)가 수신 억세스 제어부(15)에 의해 억세스되고, 상기 수신 쓰기 제어부는 네트워크의 데이터를 입력받아 수신 버퍼메모리(12)에 저장되고, 수신 정보 저장부(13)에는 상기 수신 버퍼메모리(12)에 저장된 데이터의 정보를 저장한다. 그리고, 수신 데이터 송신부(14)는 수신 버퍼메모리(12) 및 수신 정보 저장부(13)에 저장된 상기 네트워크의 데이터 및 그 데이터의 정보를 시스템으로 송신한다.Then, when data on the network side is received by the system, the reception write control section 11 and the reception data transmission section 14 are accessed by the reception access control section 15, and the reception write control section inputs data of the network. The data is stored in the reception buffer memory 12, and the reception information storage unit 13 stores information of data stored in the reception buffer memory 12. Then, the reception data transmitter 14 transmits the data of the network and the information of the data stored in the reception buffer memory 12 and the reception information storage 13 to the system.

그러나, 상기한 바와 같이 종래의 이더넷 버퍼메모리 제어기는 수신시와 송신시의 버퍼메모리를 그 크기가 고정되며, 상호 배타적인 것을 사용하여 수신시에 수신되는 데이터가 많은 경우 수신 버퍼메모리는 더 이상 데이터를 저장할 수 없는 상태가 되어도, 송신 버퍼메모리는 여유 공간이 많이 남거나 반대로 송신시에 송신되는 데이터가 많은 경우 송신 버퍼메모리는 더 이상 데이터를 저장할 수 없는 상태가 되어도, 수신 버퍼메모리는 여유 공간이 남아 사용효율이 감소하는 문제점이 있었다.However, as described above, in the conventional Ethernet buffer memory controller, the buffer memory at the time of reception and transmission is fixed in size, and when there is a large amount of data received at the reception using mutually exclusive, the reception buffer memory is no longer data. Even if the data cannot be stored, the send buffer memory has a large amount of free space or, conversely, if there is a lot of data to be transmitted at the time of transmission, the receive buffer memory remains free even if the send buffer memory can no longer store data. There was a problem that the use efficiency is reduced.

이와 같은 문제점을 감안한 본 발명은 데이터의 정보에 따라 버퍼메모리를 수신 또는 송신용으로 그 크기를 가변하여 사용할 수 있는 이더넷 버퍼메모리 제어기의 제공에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object thereof is to provide an Ethernet buffer memory controller capable of varying the size of a buffer memory for receiving or transmitting data according to data information.

도1은 종래 이더넷 버퍼메모리 제어기의 블록 구성도.1 is a block diagram of a conventional Ethernet buffer memory controller.

도2는 본 발명에 의한 이더넷 버퍼메모리 제어기 일실시예의 블록구성도.Figure 2 is a block diagram of an embodiment of an Ethernet buffer memory controller according to the present invention.

도3은 도2에 있어서 제어정보의 구조도.3 is a structural diagram of control information in FIG.

도4는 본 발명에 의한 이더넷 버퍼메모리와 제어정보의 관계 구성도.4 is a diagram showing the relationship between the Ethernet buffer memory and control information according to the present invention;

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

30:수신 쓰기 제어부40:송신 데이터 송신부30: Receive write control unit 40: Transmit data transmitter

50:버퍼메모리60:정보 저장부50: buffer memory 60: information storage unit

70:수신 데이터 송신부80:송신 쓰기 제어부70: reception data transmission unit 80: transmission write control unit

90:억세스 제어부90: access control unit

상기와 같은 목적은 송수신 되는 데이터의 정보를 표시하는 정보 데이터에 그 데이터가 송신되는 것인지 수신되는 것인지에 대한 정보를 포함하도록 구성하고, 그 정보 데이터에 따라 버퍼메모리를 수신용 또는 송신용으로 사용함으로써 달성되는 것으로, 이와 같은 본 발명에 의한 이더넷 버퍼메모리 제어기를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The above object is achieved by configuring information data indicating information of data to be transmitted and received to include information on whether the data is transmitted or received, and using the buffer memory for reception or transmission according to the information data. The Ethernet buffer memory controller according to the present invention will be described in detail with reference to the accompanying drawings.

도2는 본 발명에 의한 이더넷 버퍼메모리 제어기의 일실시예를 도시한 블록도로서, 이에 도시한 바와 같이 수신시 네트워크의 데이터를 버퍼메모리에 저장하는 수신 쓰기 제어부(30)와; 송신시 시스템의 데이터를 버퍼메모리(50)에 저장하는 송신 쓰기 제어부(80)와; 상기 버퍼메모리(50)에 저장된 데이터의 정보 데이터를 저장하는 정보 저장부(60)와; 수신시 상기 버퍼메모리(50) 및 정보 저장부(60)에 저장된 네트워크의 데이터 및 그 데이터의 정보데이터를 시스템으로 송신하는 수신 데이터 송신부(70)와; 송신시 상기 버퍼메모리(50) 및 정보 저장부(60)에 저장된 시스템의 데이터 및 그 데이터의 정보 데이터를 네트워크로 송신하는 송신 데이터 송신부(40)와; 상기 수신 쓰기 제어부(30), 송신 쓰기 제어부(80), 수신 데이터 송신부(70) 및 송신 데이터 송신부(40)를 억세스하는 억세스 제어부(90)로 구성된다. 또한, 도3에 도시한 바와 같이 상기 정보 저장부(60)에 저장되는 정보 데이터는 현재 버퍼메모리(50)에 저장되는 데이터가 수신되는 데이터인지 송신되는 데이터인지를 구분하는 송수신 구분데이터(T/R)를 포함하여 구성된다.Fig. 2 is a block diagram showing an embodiment of an Ethernet buffer memory controller according to the present invention, which includes a reception write control unit 30 for storing data of a network in a buffer memory upon reception; A transmission write control unit 80 which stores data of the system in the buffer memory 50 at the time of transmission; An information storage unit (60) for storing information data of data stored in the buffer memory (50); A reception data transmitter (70) which transmits data of the network and information data of the data stored in the buffer memory (50) and the information storage unit (60) to a system upon reception; A transmission data transmitter (40) for transmitting data of the system and information data of the data stored in the buffer memory (50) and the information storage unit (60) to a network during transmission; An access control unit 90 which accesses the reception write control unit 30, the transmission write control unit 80, the reception data transmission unit 70, and the transmission data transmission unit 40. In addition, as shown in FIG. 3, the information data stored in the information storage unit 60 is the transmission / reception data for distinguishing whether the data currently stored in the buffer memory 50 is received data or transmitted data (T / R).

이하, 상기와 같이 구성된 본 발명에 의한 이더넷 버퍼메모리 제어기의 동작을 설명한다.Hereinafter, the operation of the Ethernet buffer memory controller according to the present invention configured as described above will be described.

먼저, 네트워크의 데이터가 시스템으로 수신되는 수신시에는 수신 쓰기 제어부(30)가 네트워크로부터 데이터를 입력받으면, 억세스 제어부(90)에 억세스를 요구하면 억세스 제어부(90)는 상기 수신 쓰기 제어부(30)를 억세스시켜, 상기 수신 쓰기 제어부(30)가 버퍼메모리(50)에 네트워크의 데이터를 저장하게 하고, 그 저장된 데이터의 정보 데이터를 정보 저장부(60)에 저장한다. 이때 네트워크의 데이터는 도4에 도시한 바와 같이 그 네트워크 데이터의 정보데이터 처음에 위치하는 시작 어드레스를 통해 버퍼메모리(50)의 특정 어드레스에 저장되며, 기타정보를 통해 데이터의 오류여부를 판단하게 되며, 상기 정보 저장부(60)에 저장된 정보 데이터를 중 송수신 구분데이터(T/R)를 인식한 억세스 제어부(90)는 수신 데이터 송신부(70)를 억세스하여 상기 수신 데이터 송신부(70)가 상기 버퍼메모리(50)와 정보저장부(60)에 저장된 상기 네트워크의 데이터 및 그 네트워크의 데이터의 정보데이터를 시스템으로 송신하게 된다.First, when data of a network is received by the system, when the reception write controller 30 receives data from the network, the access controller 90 requests the access controller 90 to access the reception write controller 30. Access to the receive write control section 30 to store the data of the network in the buffer memory 50, and store the information data of the stored data in the information storage section 60. At this time, the network data is stored at a specific address of the buffer memory 50 through the start address located at the beginning of the information data of the network data as shown in FIG. The access controller 90, which recognizes the transmission / reception data (T / R) among the information data stored in the information storage unit 60, accesses the reception data transmitter 70 so that the received data transmitter 70 may buffer the buffer. Data of the network stored in the memory 50 and the information storage unit 60 and information data of the data of the network are transmitted to the system.

그 다음, 시스템의 데이터가 네트워크로 송신되는 송신시에는 시스템의 데이터를 입력받은 송신 쓰기 제어부(80)는 억세스 제어부(90)에 억세스를 요구하고, 상기 억세스 제어부(90)는 상기 송신 쓰기 제어부(80)를 억세스하여 상기 시스템의 데이터가 버퍼메모리(50)에 저장되도록 하며, 상기 버퍼메모리(50)에 저장되는 데이터의 정보데이터를 정보 저장부(60)에 저장한다. 이때 억세스 제어부(90)는 상기 정보 저장부(60)에 저장되는 정보데이터의 송수신 구분데이터(T/R)에 따라 송신 데이터 송신부(40)를 억세스하여 상기 버퍼메모리(50) 및 정보 저장부(60)에 저장된 상기 시스템의 데이터를 네트워크로 송신한다.Next, when the system data is transmitted to the network, the transmission write control unit 80 that receives the system data requests access to the access control unit 90, and the access control unit 90 transmits the transmission write control unit ( 80 to access the data of the system is stored in the buffer memory 50, the information data of the data stored in the buffer memory 50 is stored in the information storage unit 60. At this time, the access control unit 90 accesses the transmission data transmitter 40 according to the transmission / reception data (T / R) of the information data stored in the information storage unit 60 to access the buffer memory 50 and the information storage unit ( The data of the system stored in 60) to the network.

상기한 바와 같이 본 발명에 의한 이더넷 버퍼메모리 제어기는 송신 또는 수신 데이터를 버퍼메모리에 저장하고, 상기 저장된 데이터의 송신 또는 수신정보를 포함하는 정보데이터에 따라 수신 데이터 송신부 또는 송신 데이터 송신부를 억세스하여 데이터를 송신 또는 수신하게 하여 하나의 용량이 큰 버퍼메모리를 송신용 및 수신용으로 사용함으로써, 그 사용효율을 증가시키는 효과와 아울러 면적을 감소시키는 효과가 있다.As described above, the Ethernet buffer memory controller according to the present invention stores the transmission or reception data in the buffer memory, and accesses the reception data transmission unit or the transmission data transmission unit according to the information data including the transmission or reception information of the stored data. By using a buffer memory having a large capacity for transmission and reception by transmitting or receiving a signal, there is an effect of increasing the use efficiency and reducing an area.

Claims

Transmission and reception write control means, transmission and reception data transmission means, a buffer memory for storing data, information storage means for storing information data of data stored in the buffer memory, and the transmission and reception write control means; An Ethernet buffer memory controller comprising access control means for accessing transmission and reception data transmission means, wherein the access control means is configured to transmit or receive data according to information data including whether data is to be transmitted or received. An Ethernet buffer memory controller, configured to access a data transmission means.