KR100248155B1 - 필드영역의 정렬 키 형성방법 - Google Patents
필드영역의 정렬 키 형성방법 Download PDFInfo
- Publication number
- KR100248155B1 KR100248155B1 KR1019970066610A KR19970066610A KR100248155B1 KR 100248155 B1 KR100248155 B1 KR 100248155B1 KR 1019970066610 A KR1019970066610 A KR 1019970066610A KR 19970066610 A KR19970066610 A KR 19970066610A KR 100248155 B1 KR100248155 B1 KR 100248155B1
- Authority
- KR
- South Korea
- Prior art keywords
- mask layer
- semiconductor substrate
- hard mask
- forming
- trench
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/708—Mark formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 필드영역의 정렬 키 형성방법에 관한 것으로서 스크라이브영역과 셀영역을 반도체기판 상에 소정 부분을 노출시키는 하드마스크층을 형성하되 상기 하드마스크층을 상기 스크라이브영역에서 상기 소정 부분을 제외한 나머지 부분에 잔류하도록 형성하는 공정과, 상기 하드마스크층을 마스크로 사용하여 상기 반도체기판의 노출된 부분을 소정 깊이로 식각하여 트렌치를 형성하되 상기 스크라이브영역에 상기 소정 부분을 제외한 나머지 부분에 트렌치를 형성하는 공정과, 상기 트렌치 내에 필드산화막을 형성하는 공정과, 상기 하드마스크층을 제거하여 상기 반도체기판을 노출시키는 공정을 구비한다. 따라서, 스크라이브영역 내에 반도체기판 보다 높게 형성된 필드산화막과 반도체기판 사이의 단차를 정렬 키로 사용하여 게이트를 패터닝하므로 게이트의 오정렬을 방지할 수 있다.
Description
본 발명은 반도체장치의 정렬 키(align key) 형성방법에 관한 것으로서, 특히, 필드영역 형성시 정렬도를 향상시킬 수 있는 필드영역의 정렬 키 형성방법에 관한이다.
반도체장치가 고집적화 및 고밀도화에 따라 단위 소자의 크기가 감소되고, 이에 따라, 도선 등의 선폭이 작아지고 있다. 그러므로, 반도체장치의 제조 공정에서 정확한 마스크의 정렬을 요구하게 된다. 마스크 정렬은 기판에 형성된 이전 키에 마스크를 정렬시키는 것으로 소자의 신뢰성 및 생산 수율에 영향을 준다.
이러한, 정렬 키는 노광 공정 특성상 슈트(shot)와 슈트 사이에 형성되는 데, 슈트와 슈트 사이의 간격이 점차 작아지므로 미세한 정렬 키가 요구되고 있다.
상술한 정렬 키 중 소자분리영역을 이루는 필드산화막과 동시에 형성하는 정렬 키는 이 후 게이트를 패터닝할 때 사용된다.
도 1a 내지 도 1c는 종래 기술에 따른 필드영역의 정렬 키 형성방법을 도시하는 공정도이다.
도 1a를 참조하면, 소자가 형성될 셀영역(C1)과 스크라이브영역(scribe : S1)을 갖는 반도체기판(11) 상에 열산화하여 버퍼산화막(12)을 형성하고, 이 버퍼산화막(12) 상에 질화실리콘을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 증착하여 하드마스크층(13)을 형성한다. 그리고, 하드마스크층(13) 상에 포토레지스트(도시되지 않음)를 도포한 후 노광 및 현상하여 소정 부분을 노출시킨다. 그 다음, 잔류하는 포토레지스트를 마스크로 사용하여 반도체기판(11)의 소정 부분이 노출되도록 하드마스크층(13) 및 버퍼산화막(12)을 반도체기판(11)이 노출되도록 식각하여 소자격리영역과 활성영역을 한정한다. 이 때, 스크라이브영역(S1)에는 버퍼산화막(12) 및 하드마스크층(13)가 소정 부분에만 형성되어 반도체기판(11)의 대부분을 노출시킨다.
그리고, 포토레지스트를 제거한다.
도 1b를 참조하면, 하드마스크층(13)을 마스크로 사용하여 반도체기판(11)의 노출된 소자격리영역을 소정 깊이로 식각하여 트렌치(15)를 형성한다. 이 때, 트렌치(15)는 스크라이브영역(S1)에서 버퍼산화막(12) 및 하드마스크층(13)가 형성된 소정 부분을 제외한 반도체기판(11)의 대부분에 형성된다. 상기에서 트렌치(15)를 반응성이온식각(Reactive Ion Etching : 이하, RIE라 칭함) 방법이나 플라즈마 식각 방법으로 식각하여 형성한다.
도 1c를 참조하면, 하드마스크층(13) 상에 트렌치(15)가 채워지도록 산화실리콘을 CVD 방법으로 증착한다. 그리고, 산화실리콘을 하드마스크층(13)이 노출되도록 RIE 방법이나 화학-기계적연마(Chemical Mechanical Polishing : 이하, CMP라 칭함) 방법으로 에치 백하여 제거한다.
하드마스크층(13)과 버퍼산화막(12)을 습식 식각 방법으로 순차적으로 제거하여 반도체기판(11)의 활성영역을 노출시킨다.
상술한 바와 같이 형성된 필드영역의 정렬 키를 중심으로 게이트를 정렬한다. 즉, 게이트는 필드산화막과 반도체기판 사이의 단차를 이용하여 정렬한 후 패터닝하므로써 형성된다.
그러나, 상술한 종래의 필드영역의 정렬 키 형성방법은 스크라이브영역 내의 마스크층이 작은 면적으로 형성되기 때문에 산화실리콘을 트렌치를 채우도록 증착하고 CMP로 제거할 때 하드마스크층도 손실되어 필드산화막의 높이도 감소되므로 필드산화막과 반도체기판 사이의 단차가 매우 작아 이 후에 게이트 패터닝시 오정렬되는 문제점이 있었다.
따라서, 본 발명의 목적은 게이트 패터닝시 오정렬을 방지할 수 있는 필드영역의 정렬 키 형성방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 필드영역의 정렬 키 형성방법은 스크라이브영역과 셀영역을 반도체기판 상에 소정 부분을 노출시키는 하드마스크층을 형성하되 상기 하드마스크층을 상기 스크라이브영역에서 상기 소정 부분을 제외한 나머지 부분에 잔류하도록 형성하는 공정과, 상기 하드마스크층을 마스크로 사용하여 상기 반도체기판의 노출된 부분을 소정 깊이로 식각하여 트렌치를 형성하되 상기 스크라이브영역에 상기 소정 부분을 제외한 나머지 부분에 트렌치를 형성하는 공정과, 상기 트렌치 내에 필드산화막을 형성하는 공정과, 상기 하드마스크층을 제거하여 상기 반도체기판을 노출시키는 공정을 구비한다.
도 1a 내지 도 1c는 종래 기술에 따른 필드영역의 정렬 키 형성방법을 도시하는 공정도
도 2a 내지 도 2c는 본 발명에 따른 필드영역의 정렬 키 형성방법을 도시하는 공정도
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2c는 본 발명에 따른 필드영역의 정렬 키 형성방법을 도시하는 공정도이다.
도 2a를 참조하면, 소자가 형성될 셀영역(C2)과 스크라이브영역(S2)을 갖는 반도체기판(21) 상에 열산화하여 버퍼산화막(22)을 형성하고, 이 버퍼산화막(22) 상에 질화실리콘을 CVD 방법으로 증착하여 하드마스크층(23)을 형성한다. 그리고, 하드마스크층(23) 상에 포토레지스트(도시되지 않음)를 도포한 후 노광 및 현상하여 소정 부분을 노출시킨다. 그 다음, 잔류하는 포토레지스트를 마스크로 사용하여 반도체기판(21)의 셀영역(C2)와 스크라이브영역(S2)의 소정 부분이 노출되도록 하드마스크층(23) 및 버퍼산화막(22)을 반도체기판(21)이 노출되도록 식각하여 소자격리영역과 활성영역을 한정한다. 이 때, 스크라이브영역(S2)에는 버퍼산화막(22) 및 하드마스크층(23)을 소정 부분을 제외한 반도체기판(11)의 대부분에 잔류하도록 식각하여 하드마스크층(23)의 면적을 크게한다.
그리고, 포토레지스트를 제거한다.
도 2b를 참조하면, 하드마스크층(23)을 마스크로 사용하여 반도체기판(21)의 노출된 소자격리영역을 소정 깊이로 식각하여 트렌치(25)를 형성한다. 이 때, 트렌치(25)는 스크라이브영역(S2)에서 버퍼산화막(22) 및 하드마스크층(23)가 형성되지 않은 소정 부분에만 형성된다. 상기에서 트렌치(25)를 RIE 방법이나 플라즈마 식각 방법 등으로 형성할 수 있다.
도 2c를 참조하면, 하드마스크층(23) 상에 트렌치(25)가 채워지도록 산화실리콘을 CVD 방법으로 증착한다. 그리고, 산화실리콘을 하드마스크층(23)이 노출되도록 RIE 방법이나 CMP 방법으로 에치백하여 제거한다. 이 때, 산화실리콘이 트렌치(25) 내에 잔류하게 되어 필드산화막(27)이 된다. CMP시 마스크층(23)도 식각되는 데, 마스크층(23)은 스크라이브영역(S2)에서 면적이 넓으므로 식각 두께가 작고 셀영역(C2)에서 면적이 작으므로 식각 두께가 크다. 그러므로, 필드산화막(27)도 스크라이브영역(S2)이 셀영역(C2) 보다 높게 잔류한다. 그리고, 하드마스크층(23)과 버퍼산화막(22)을 순차적으로 습식 식각하여 반도체기판(21)을 노출시킨다.
상술한 바와 같이 스크라이브영역 내에 반도체기판 보다 높게 형성된 필드산화막과 반도체기판 사이의 단차를 정렬 키로 사용하여 이 후에 다결정실리콘을 패터닝하여 게이트를 정렬시켜 형성한다.
따라서, 본 발명은 스크라이브영역 내에 반도체기판 보다 높게 형성된 필드산화막과 반도체기판 사이의 단차를 정렬 키로 사용하여 게이트를 패터닝하므로 게이트의 오정렬을 방지할 수 있는 잇점이 있다.
Claims (1)
- 스크라이브영역과 셀영역을 반도체기판 상에 소정 부분을 노출시키는 하드마스크층을 형성하되 상기 하드마스크층을 상기 스크라이브영역에서 상기 소정 부분을 제외한 나머지 부분에 잔류하도록 형성하는 공정과,상기 하드마스크층을 마스크로 사용하여 상기 반도체기판의 노출된 부분을 소정 깊이로 식각하여 트렌치를 형성하되 상기 스크라이브영역에 상기 소정 부분을 제외한 나머지 부분에 트렌치를 형성하는 공정과,상기 트렌치 내에 필드산화막을 형성하는 공정과,상기 하드마스크층을 제거하여 상기 반도체기판을 노출시키는 공정을 구비하는 필드영역의 정렬 키 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970066610A KR100248155B1 (ko) | 1997-12-08 | 1997-12-08 | 필드영역의 정렬 키 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970066610A KR100248155B1 (ko) | 1997-12-08 | 1997-12-08 | 필드영역의 정렬 키 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990048009A KR19990048009A (ko) | 1999-07-05 |
| KR100248155B1 true KR100248155B1 (ko) | 2000-03-15 |
Family
ID=19526660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970066610A KR100248155B1 (ko) | 1997-12-08 | 1997-12-08 | 필드영역의 정렬 키 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100248155B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7723203B2 (en) | 2005-09-26 | 2010-05-25 | Samsung Electronics Co., Ltd. | Method of forming an alignment key having a capping layer and method of fabricating a semiconductor device using the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100558042B1 (ko) * | 1999-11-16 | 2006-03-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
-
1997
- 1997-12-08 KR KR1019970066610A patent/KR100248155B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7723203B2 (en) | 2005-09-26 | 2010-05-25 | Samsung Electronics Co., Ltd. | Method of forming an alignment key having a capping layer and method of fabricating a semiconductor device using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990048009A (ko) | 1999-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8080886B2 (en) | Integrated circuit semiconductor device with overlay key and alignment key and method of fabricating the same | |
| US4295924A (en) | Method for providing self-aligned conductor in a V-groove device | |
| KR20000044928A (ko) | 반도체 소자의 트랜치 형성 방법 | |
| KR100223103B1 (ko) | 위치맞춤마크의 형성방법 | |
| KR100248155B1 (ko) | 필드영역의 정렬 키 형성방법 | |
| KR100511094B1 (ko) | 반도체 소자의 키 정렬 방법 | |
| KR20010003670A (ko) | 반도체 소자의 정렬 키 형성방법 | |
| KR20030000592A (ko) | Ｓｔｉ/ｄｔｉ 구조를 갖는 반도체 소자의 제조방법 | |
| KR19990047947A (ko) | 필드영역의 정렬 키 형성방법 | |
| KR100850121B1 (ko) | 얼라인 키를 이용한 반도체 소자의 웰 제조 방법 | |
| KR0166824B1 (ko) | 반도체 소자의 제조방법 | |
| KR100342392B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
| KR100256809B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR20020048616A (ko) | 플래시 메모리 장치의 게이트 패턴 형성 방법 | |
| KR0167607B1 (ko) | 롬의 게이트전극 제조 방법 | |
| KR100273244B1 (ko) | 반도체소자의분리영역제조방법 | |
| KR100329750B1 (ko) | 반도체소자제조방법 | |
| KR0147485B1 (ko) | 롬의 게이트전극 제조방법 | |
| KR0172553B1 (ko) | 반도체 소자 제조방법 | |
| KR20040060310A (ko) | 반도체소자의 형성방법 | |
| KR100486755B1 (ko) | 반도체 메모리장치의 미세배선 형성방법 | |
| KR100478495B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| KR100604759B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100398576B1 (ko) | 정렬 정확도 향상방법 | |
| KR100239425B1 (ko) | 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071120 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |