KR100247632B1 - 칩 스케일 패키지 및 그의 제조방법 - Google Patents
칩 스케일 패키지 및 그의 제조방법 Download PDFInfo
- Publication number
- KR100247632B1 KR100247632B1 KR1019960075446A KR19960075446A KR100247632B1 KR 100247632 B1 KR100247632 B1 KR 100247632B1 KR 1019960075446 A KR1019960075446 A KR 1019960075446A KR 19960075446 A KR19960075446 A KR 19960075446A KR 100247632 B1 KR100247632 B1 KR 100247632B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- plate member
- chip
- pad
- scale package
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 46
- 230000008054 signal transmission Effects 0.000 claims abstract description 15
- 239000000853 adhesive Substances 0.000 claims abstract description 7
- 239000011810 insulating material Substances 0.000 claims abstract description 6
- 230000001070 adhesive effect Effects 0.000 claims abstract description 5
- 239000007769 metal material Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 10
- 229910000679 solder Inorganic materials 0.000 claims description 9
- 238000000465 moulding Methods 0.000 claims description 5
- 239000000088 plastic resin Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 18
- 238000005336 cracking Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
본 발명은 칩 스케일 패키지 그룹의 대표적인 패키지인 플라스틱 볼 그리고 어레이(P-BGA) 패키지에 사용되는 인쇄회로기판(PCB)을 대체하는 칩 스케일 패키지 및 그의 제조방법을 개시한다. 개시된 본 발명의 칩 스케일 패키지는 반도체 소자들이 형성된 상부에 신호입출력용 도전성 패드들이 형성된 반도체 칩과, 상기 반도체 칩의 패드들이 형성된 위치와 대응하는 위치에 형성된 각각의 관통홀을 가지며, 그 내벽면에는 절연물질이 형성된 금속재의 판상부재와, 상기 반도체 칩과 상기 관통홀 부분을 제외한 판상부재 사이에 개재되어, 상기 반도체 칩과 상기 판상부재를 상호 결합시키는 접착부재와, 상기 각각의 관통홀을 통하여 상기 반도체 칩의 패드에 연결되어 상기 판상부재의 표면 외부로 돌출되고, 상기 반도체 칩의 패드와 신호를 입출력하는 신호전달부재를 포함한다.
Description
본 발명은 칩 스케일 패키지 및 그의 제조방법에 관한 것으로서, 특히 볼 그리드 어레이 패키지 및 그의 제조방법에 관한 것이다.
일반적으로 반도체 소자의 칩 제조공정에서 설계된 단위셀을 배열하고 연결하기 위해 반도체 기판의 예정된 부분에 불순물의 선택적 도입공정, 절연층과 도전층을 적층하는 적층공정 및 패턴 마스크 공정등이 차례로 실행되어 웨이퍼에 집적회로가 형성된다.
이와 같이 형성된 집적회로 칩은 조립공정은 보내져서 칩절단, 칩부착, 와이어 본딩, 몰드, 트림 및 포밍공정 등의 순서로 진행하여 패키지화 된다.
종래의 칩 스케일 패키지(Chip Scale Package) 그룹의 대표적인 플라스틱 볼 그리드 어레이(Plastic Ball Grid Arrary: P-BGA)는 기판으로서 인쇄회로기판(Printed Circuit Board:PCB)을 사용하고 있다.
그러나, 종래의 플라스틱 볼 그리드 어레이 패키지에서 사용되는 인쇄회로기판는 그 제조공정의 특성상 가격이 비싸다는 단점이 있으며, 또한 두께가 일정 않아서 반도체 칩을 몰딩하는 인캡슐레이션(Encapsulation) 공정에서 플래쉬;(Flash) 관리가 어렵고, 또한 인쇄회로기판의 균열(Crack)이 쉽게 발생하는 문제점을 가진다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 플라스틱 수지로 된 인쇄회로기판이 갖는 문제점을 해결할 수 있는 칩 스케일 패키지 및 그의 제조방법을 제공하는데 그 목적이 있다.
제1도는 본 발명의 실시예에 따른 칩 스케일 패키지를 구성하는 금속재 기판과 반도체 칩의 분해 사시도.
제2도는 본 발명의 실시예에 따른 칩 스케일 패키지가 개별적인 패키지로 분리되기 전의 상태를 도시한 단면도.
제3도는 제2도의 칩 스케일 패키지를 개별적인 패키지로 분리한 상태를 도시한 사시도.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 반도체 칩 2 : 금속재 기판
3 : 신호전달용 물질 4 : 접착제
5 : 플라스틱 모울더 2a : 관통 홀
6 : 절연물질
본 발명에 따르면, 칩 스케일 패키지는 반도체 소자들이 형성된 상부에 소정의 피치간격을 갖는 신호 입출력용 도전성 패드들이 형성된 반도체 칩과, 반도체 칩의 패드들이 형성된 위치와 대응하는 위치에 상기 반도체 칩의 피치간격과 동일한 피치간격을 갖도록 형성된 각각의 관통홀을 가지며, 그 내벽면에는 절연물질이 형성된 금속재의 판상부재와, 반도체 칩과 관통홀 부분을 제외한 판상부재사이에 개재되어, 반도체 칩과 판상부재를 상호 결합시키는 접착부재와, 각각의 관통홀을 통하여 반도체 칩의 패드에 연결되어 판상부재의 표면 외부로 돌출되고, 반도체 칩의 패드와 신호를 입출력하는 신호전달부재를 포함한다.
본 발명에 따르면, 칩 스케일 패키지의 제조를 위하여, 상부에 패드들이 형성된 반도체 칩과 상기 패드간의 간격과 동일한 간격을 갖는 관통홀을 구비한 금속재의 판상부재를 각 패드와 각 관통홀을 일대일 대응하는 상태로 부착한다. 그런다음, 패드와 전기적으로 연결되어 판상부재의 표면으로 돌출되는 도전성의 신호전달부재를 형성하고, 반도체 칩을 몰딩한다.
[실시예]
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 1은 본 발명의 칩 스케일 패키지에서 사용된 금속재의 기판과 반도체 칩의 패드가 연결되는 상태를 설명한다.
도 1을 참조하면, 반도체 소자들이 형성된 상부에 신호 입출력용 도전성 패드들이 형성되어 있고, 소정의 피치간격 d를 갖는 반도체 칩(1)이 패드부가 하부로 향하도록 제공된다. 반도체 칩(1)의 패드들이 형성된 위치와 대응하는 위치에 반도체 칩(1)의 피치 간격과 동일한 간격을 갖는 원형이나 각형, 바람직하게는 사각형의 각 관통홀(2a)을 갖는 금속재의 기판(2)이 반도체 칩(1)의 하부에 제공된다. 금속재의 기판(2)에는 반도체 칩(1)과의 결합시 반도체 칩(1)의 패드와 금속재의 기판(2)에 형성된 관통홀(2a)간의 정렬이 용이하게 이루어질 수 있도록 정렬마크가 구비되는 것이 바람직하고, 이 정렬마크로는 관통홀중의 하나가 사용될 수 있다. 상기 금속재의 기판(2)에 형성된 관통홀(2a)의 벽면에는 신호라인간의 절연을 위하여 절연물질(6)이 도포된다.
도 2는 다수의 반도체 칩이 패키지화된 칩 스케일 패키지를 설명한다.
도 2를 참조하면, 금속재의 기판(2)과 반도체 칩(1)은 관통홀(2a)과 패드가 일대일 대응하는 상태로 정렬되어 접착제(4)에 의하여 상호 부착된다. 접착제(4)는 관통홀(2a) 부분이 접착제(4)에 의하여 막히지 않도록, 반도체 칩(1)과 관통홀(2a)부분을 제외한 금속재의 기판(2) 사이에 개재된다.
그 후, 관통홀(2a)에는 도전성의 신호전달용 물질(3)을 매립하여, 매립된 신호 전달용 물질(3)을 반도체 칩(1)의 패드와 전기적으로 연결하는 동시에 매립된 신호전달용 물질(3)의 단부는 제조된 칩 스케일 패키지가 장착된 기기의 보오드와의 직접적인 연결이 가능하도록 금속재의 기판(2)의 표면부 위로 돌출되도록 한다. 이를 위하여 신호전달용 물질(3)의 형성은 솔더 볼을 실크 스크린(Silk Screen)법에 의하여 형성하거나, 솔더 볼을 금속재 기판(2) 위에 올려 놓고, 금속재 기판(2)을 진동시키면서 관통홀(2a)에 열을 가한다. 진동에 의하여 솔더 볼은 관통홀(2a)내로 들어가서 쌓이게 되고, 열에 의하여 녹으면서 반도체 칩(1)의 패드와 전기적으로 연결된다. 상기한 방법에 의하여 형성되는 신호전달용 물질(3)은 관통홀(2a)의 벽면에 형성되어 있는 절연물질(6)에 의하여 인접한 신호전달용 물질과의 절연을 유지할 수 있다.
도전성의 신호전달용 물질(3)의 형성이 완료되면, 개개의 반도체 칩(1)을 플라스틱 수지로 몰딩한다.
도 3은 도 2의 금속재 기판(2)에 형성된 칩 스케일 패키지를 개별적인 칩으로 분리한 상태를 설명하기 위한 도면으로서, 신호 전달용 물질(3)의 돌출부가 보여지도록 패키지를 뒤집은 상태이다.
도 2에 도시한 패키지의 제조가 완료된 상태에서 커팅 머쉰(Cutting Machine)을 사용하여 개별적인 패키지로 분리(Singulation)하므로써, 칩 스케일 패키지를 완성한다.
이상에서 설명한 바와 같이, 본 발명의 칩 스케일 패키지는 플라스틱의 인쇄회로기판 대신 두께가 균일한 금속 판재의 기판을 사용하므로, 인캡슐레이션 공정시 플래시 콘트롤이 용이하다.
또한, 인캡슐레이션 공정시 클램핑(Clamping) 압력에 의한 인쇄회로기판의 균열 발생문제를 해결할 수 있다. 즉, 종래의 인쇄회로기판은 약간만 압력을 높여서 눌러주더라도 균열이 발생할 수 있지만, 본 발명에서 사용된 금속 판재의 기판은 압력에 대한 내성이 플라스틱에 비하여 좋기 때문에 균열 발생을 방지할 수 있다.
게다가, 금속재이므로, 가공의 정밀도를 높일 수 있다. 즉, 개별적인 패키지로의 분리시 절단면이 깨끗하므로, 종래의 플라스틱재 인쇄회로기판에 비하여 정밀하게 가공할 수 있다.
더욱이, 본딩 패드와 기판간의 상호연결(Interconnection)이 솔더 볼 실크 스크린 또는 유사한 방법 한 가지만으로 이루어지므로, 종래의 패키지 제조공정에서 사용되는 와이어 본딩이나 플립 칩, 탭 공정이 불필요하게 되어, 공정이 간소해진다.
여기에서는 본 발명의 특정 실시예에 대해서 설명하고 도시 하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
Claims (12)
- 소정의 피치 간격을 갖는 신호 입출력용 도전성 패드들이 형성된 반도체 칩과, 반도체 칩의 패드들이 형성된 위치와 대응하는 위치에 상기 반도체 칩의 피치 간격과 동일한 피치 간격을 갖도록 형성된 각각의 관통홀을 가지며, 그 내벽면에는 절연물질이 형성된 금속재의 판상부재와, 상기 반도체 칩과 상기 관통홀 부분을 제외한 판상부재 사이에 개재되어, 상기 반도체 칩과 상기 판상부재를 상호 결합시키는 접착부재와, 상기 각각의 관통홀을 통하여 상기 반도체 칩의 패드에 연결되어 상기 판상부재의 표면 외부로 돌출되고, 상기 반도체 칩의 패드와 신호를 입출력하는 신호전달부재를 포함하는 것을 특징으로 하는 칩 스케일 패키지.
- 제1항에 있어서, 상기 각각의 관통홀은 원형인 것을 특징으로 하는 칩 스케일 패키지.
- 제1항에 있어서, 상기 각각의 관통홀은 각형인 것을 특징으로 하는 칩 스케일 패키지.
- 제1항에 있어서, 상기 판상부재는 금속 패드와의 결합시 패드와 관통홀간의 정렬을 위한 정렬부재를 더 구비하는 것을 특징으로 하는 칩 스케일 패키지.
- 제4항에 있어서, 상기 정렬 부재는 관통홀중의 하나인 것을 특징으로 하는 칩 스케일 패키지.
- 제1항에 있어서, 상기 신호전달부재는 솔더 볼인 것을 특징으로 하는 칩 스케일 패키지.
- 상부에 패드들이 형성된 반도체 칩과 상기 패드간의 간격과 동일한 간격을 가지면서 내벽면에는 절연물질이 형성된 관통홀을 구비한 금속재의 판상부재를 상기 각 패드와 상기 각 관통홀을 일대일 대응하는 상태로 부착하는 단계; 상기 패드와 전기적으로 연결되어 상기 판상부재의 표면으로 돌출되는 도전성의 신호전달부재를 형성하는 단계; 상기 반도체 칩을 몰딩하는 단계를 포함하는 것을 특징으로 하는 스케일 패키지의 제조 방법.
- 제7항에 있어서, 상기 반도체 칩은 다수개이고, 상기 반도체 칩의 몰딩 단계 후, 개별적인 패키지로 분리하는 단계를 더 포함하는 것을 특징으로 하는 칩 스케일 패키지의 제조 방법.
- 제7항에 있어서, 상기 신호전달부재는 솔더 볼로 형성되는 것을 특징으로 하는 칩 스케일 패키지의 제조 방법.
- 제9항에 있어서, 상기 솔더 볼은 실크 스크린법에 의하여 형성되는 것을 특징으로 하는 칩 스케일 패키지의 제조 방법.
- 제9항에 있어서, 상기 솔더 볼의 형성 단계는 솔더 볼을 판상부재 위에 올려 놓고, 상기 판상부재를 진동시키면서 상기 관통홀에 열을 가하는 과정을 포함하는 것을 특징으로 하는 칩 스케일 패키지의 제조 방법.
- 제7항에 있어서, 상기 몰딩을 위하여 사용되는 물질은 플라스틱 수지인 것을 특징으로 하는 칩 스케일 패키지의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960075446A KR100247632B1 (ko) | 1996-12-28 | 1996-12-28 | 칩 스케일 패키지 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960075446A KR100247632B1 (ko) | 1996-12-28 | 1996-12-28 | 칩 스케일 패키지 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980056182A KR19980056182A (ko) | 1998-09-25 |
| KR100247632B1 true KR100247632B1 (ko) | 2000-03-15 |
Family
ID=19491882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960075446A KR100247632B1 (ko) | 1996-12-28 | 1996-12-28 | 칩 스케일 패키지 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100247632B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100681263B1 (ko) * | 2006-01-17 | 2007-02-09 | 삼성전자주식회사 | 반도체 패키지 |
| KR100755801B1 (ko) * | 2006-08-28 | 2007-09-07 | 한국과학기술원 | 솔더범프 및 솔더볼 형성 장치 및 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5019673A (en) * | 1990-08-22 | 1991-05-28 | Motorola, Inc. | Flip-chip package for integrated circuits |
-
1996
- 1996-12-28 KR KR1019960075446A patent/KR100247632B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5019673A (en) * | 1990-08-22 | 1991-05-28 | Motorola, Inc. | Flip-chip package for integrated circuits |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980056182A (ko) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100266693B1 (ko) | 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법 | |
| US6020629A (en) | Stacked semiconductor package and method of fabrication | |
| CA1229933A (en) | Plastic pin grid array chip carrier | |
| US6012224A (en) | Method of forming compliant microelectronic mounting device | |
| KR100219791B1 (ko) | 반도체장치와 반도체장치의 제조방법 및 리드프레임의제조방법 | |
| KR100247463B1 (ko) | 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법 | |
| US5731231A (en) | Semiconductor apparatus, fabrication method therefor and board frame | |
| US5703406A (en) | Interconnection structure for attaching a semiconductor device to a substrate | |
| US6285086B1 (en) | Semiconductor device and substrate for semiconductor device | |
| JP2000516773A (ja) | 集積回路パッケージ及びその製造方法 | |
| KR20030024620A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
| EP0923120A1 (en) | Method for manufacturing semiconductor device | |
| JPH11191561A (ja) | 半導体装置の製造方法 | |
| KR100247632B1 (ko) | 칩 스케일 패키지 및 그의 제조방법 | |
| US6246117B1 (en) | Semiconductor device comprised of a ball grid array and an insulating film with preformed land openings | |
| US20040164430A1 (en) | Circuit device and method of manufacture thereof | |
| US7521276B2 (en) | Compliant terminal mountings with vented spaces and methods | |
| KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| JP3398580B2 (ja) | 半導体装置の製造方法及び基板フレーム | |
| KR19980058485A (ko) | 칩 스케일 패키지의 제조방법 | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| JP2642074B2 (ja) | ボールグリッドアレイ型半導体装置およびその製造方法 | |
| JPH1012760A (ja) | 半導体装置 | |
| EP1360722B1 (en) | Method of manufacturing a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |