KR100244256B1

KR100244256B1 - Voltage controlled oscillator circuit of cdma type terminal equipment

Info

Publication number: KR100244256B1
Application number: KR1019970073250A
Authority: KR
Inventors: 이요원
Original assignee: 서평원; 엘지정보통신주식회사
Priority date: 1997-12-24
Filing date: 1997-12-24
Publication date: 2000-02-01
Also published as: KR19990053591A

Abstract

본 발명은 임피던스의 영향에도 발진 주파수의 출력 레벨이 안정된 CDMA 방식 단말기의 전압 제어 발진회로에 관한 것으로서, 이상과 같은 본 발명은 발진 주파수를 만들기 위한 발진부와, 상기 발진부의 상기 발진 주파수의 공진 계수(Q) 값을 크게 하기 위한 공진회로와, 상기 발진부와 공진회로부에 병렬로 연결되어 임피던스를 정합 시키기 위한 발진부 출력 정합 회로와, 상기 발진부 출력 정합 회로에서 출력되는 발진 주파수의 레벨이 손실이 없도록 완충 증폭하는 완충 증폭용 입력 정합 회로와, 상기 완충 증폭용 입력 정합 회로의 출력신호를 완충 증폭시켜 일정하게 유지시켜주는 완충 증폭부와, 상기 완충 증폭부의 출력신호의 레벨이 변화되거나 손실이 없도록 일정하게 유지시켜 주는 완충 증폭용 출력 정합 회로로 구성된다.The present invention relates to a voltage controlled oscillation circuit of a CDMA terminal having a stable output level of an oscillation frequency even under the influence of impedance. The present invention relates to an oscillation unit for generating an oscillation frequency, and a resonance coefficient of the oscillation frequency of the oscillation frequency ( Q) A resonance circuit for increasing the value, an oscillator output matching circuit connected in parallel with the oscillator and the resonance circuit to match impedance, and amplifying the buffer so that the level of the oscillation frequency output from the oscillator output matching circuit is not lost. A buffer amplification input matching circuit, a buffer amplifier for buffer amplifying and keeping the output signal of the buffer amplification input matching circuit constant, and a constant hold so that the level of the output signal of the buffer amplifier is not changed or lost. It consists of an output matching circuit for buffer amplification.

Description

Voltage-controlled oscillation circuit of CDA terminal

본 발명은 CDMA 방식 단말기의 전압 제어 발진회로에 관한 것으로서, 특히 임피던스 변화에 의한 풀링 피겨(Pulling Figure)를 최소화하는데 적당하도록 한 CDMA 방식 단말기의 전압 제어 발진회로에 관한 것이다.The present invention relates to a voltage controlled oscillator circuit of a CDMA terminal, and more particularly, to a voltage controlled oscillator circuit of a CDMA terminal that is suitable for minimizing a pulling figure due to impedance change.

일반적으로 발진기는 유무선 통신, 항공. 우주, 항해등의 분야에서 사용되는 기본적인 신호원을 말하며, 직류(DC) 전력을 무선 주파수(RF) 전력으로 바꾸어 주는 변환기로서 다른 말로 무한이득 증폭기라고 부르기도 한다.Oscillators are typically wired or wireless communications, aviation. It is a basic signal source used in space, navigation, etc. It is a converter that converts direct current (DC) power into radio frequency (RF) power. It is also called infinite gain amplifier.

발진기의 종류로는 사용 목적에 따라 전압 제어 발진기 ( VCO : Voltage Controlled Oscillator ) 와 유전체 공진 발진기 ( DRO : Dielectric Resonator Oscillator ) 그리고 주파수가 낮고 가변 범위가 좁을 경우에 사용되는 온도 보상 수정 발진기 등이 있다.Types of oscillators include a voltage controlled oscillator (VCO), a dielectric resonator oscillator (DRO), and a temperature compensated crystal oscillator that is used when the frequency is low and the variable range is narrow depending on the purpose of use.

발진기는 통신용 단말기에 적용되는 수퍼 헤테로다인 수신기에 있어서 매우 중요한 역할을 하는 회로이며, 주된 기능 가운데 하나는 수신 주파수와 발진기의 주파수를 혼합한 뒤, 그 차이의 주파수 성분을 중간 주파수 ( IF : Intermediate Frequency )로 변환시키는 신호원으로서 중요한 역할을 한다.An oscillator is a circuit that plays a very important role in a super heterodyne receiver applied to a communication terminal, and one of its main functions is to mix the reception frequency and the frequency of the oscillator and then convert the frequency component of the difference into an intermediate frequency (IF). It plays an important role as a signal source to convert

이와 같은 발진기에서 요구되는 성능은 다음의 몇 가지로 요약 할 수 있다.The performance required for such an oscillator can be summarized as follows.

첫째, 발진 주파수는 온도, 전원전압, 부하 임피던스의 변화에도 충분히 안정된 특성을 나타내야 한다.First, the oscillation frequency should be sufficiently stable even with changes in temperature, power supply voltage, and load impedance.

둘째, 송수신단의 혼합기를 구동하는데 필요한 안정된 출력 레벨을 유지해야 한다. 이 때, Pulling Figure 현상 (즉, 입출력 임피던스의 변화에도 발진기의 중심 주파수와 일정한 출력레벨에도 변화)이 없어야 한다.Second, it must maintain a stable output level required to drive the mixer of the transceiver. At this time, there should be no pulling figure phenomenon (ie, change in the oscillator's center frequency and constant output level even with the change of input / output impedance).

셋째, 스프리어스(Spurious: 의사의) 발진이 없고, 진폭과 위상 노이지 특성이 양호해야 한다.Third, there should be no spurious oscillation and good amplitude and phase noise characteristics.

그러나, 실제로 사용하려는 주파수가 낮은 경우 수정 발진기나 체배기를 이용하면 위에 나열한 3가지 조건을 어느 정도 수용할 수 있지만, 수 백MHz 이상의 높은 주파수대에서는 위에 나열한 3가지 조건을 하나라도 만족시켜 주기란 현실적으로 매우 어려운 실정이다.However, if the frequency you want to use is actually low, using a crystal oscillator or multiplier can accommodate some of the three conditions listed above, but it is very practical to satisfy any of the three conditions listed above at a high frequency of several hundred MHz. It is difficult.

도1은 종래의 CDMA 방식 단말기 내부의 일부 구성을 보인 송수신단의 블록도이다. 도1을 참조하면, 임의의 단말기가 기지국을 통하여 피호출 되었을 때는 안테나가 이를 수신하고, 이어, 수신부(10)의 저 잡음 증폭기(11)를 통하면서 저잡음 증폭되고, 수신용 RF 여파기(12)를 통하면서 설정된 무선 주파수(RF)대역으로 여파되고, 완충용 증폭기(21)를 통과한 전압 제어 발진기(20)의 출력신호인 전압 발진 신호와 혼합기(13)에서 혼합되어 하향 주파수가 된다. 이어, 수신용 IF 증폭기(14)를 통하면서 소정의 레벨로 증폭되고 또한 도면에 도시되지않은 회로에서 아날로그 기저대역 신호로 변환하고, 디지털 신호로 변환되어 이어 가청 가능한 음성신호로 만들어 진후 스피커 등을 통하여 사용자에게 제공된다.1 is a block diagram of a transmitting and receiving end showing a part of a conventional CDMA terminal. Referring to FIG. 1, when an arbitrary terminal is called through a base station, an antenna receives it, and then a low noise amplification is performed through the low noise amplifier 11 of the receiver 10, and the receiving RF filter 12 is received. The filter is filtered through a set radio frequency (RF) band, and is mixed with the voltage oscillation signal, which is an output signal of the voltage controlled oscillator 20 passing through the buffer amplifier 21, in the mixer 13 to become a downward frequency. Subsequently, the amplifier is amplified to a predetermined level through the receiving IF amplifier 14 and converted into an analog baseband signal in a circuit not shown in the figure, and then converted into a digital signal to produce an audible voice signal. Is provided to the user through.

반면, 임의의 하나의 단말기에서 가입된 다른 단말기로 호할 때는 도면에 도시되지 않은 마이크를 통해 아날로그 음성신호가 디지털 음성신호로 변환되고, 무선 경로 상에서 발생할 수 있는 간섭, 잡음 등에 대비하여 오류정정 코드를 넣고 부호열의 순서를 일정한 순서에 의해 뒤바꾸고 (Interleaving) 데이터를 확산하고 OQPSK 변조시켜 CDMA 디지털 신호를 만든다. 이 CDMA 디지털신호는 CDMA 아날로그 신호로 변환된 후 송신용 IF 여파기(미도시)를 통하면서 중간 주파수(IF)대역에서 여파되고, 도1에 도시된 바와 같이 송신부(40)의 송신용 IF 증폭기(41)를 통하면서 소정의 레벨로 증폭되며, 이어 완충용 증폭기(22)를 통과한 전압 제어 발진기(20)의 출력신호인 자동 전압 제어된 국부 발진신호와 송신용 혼합기(43)에서 혼합되어 주파수 상향 조정된다. 이어, CDMA 아날로그 신호는 전력 증폭기(44)를 통하면서 소정의 전력 세기를 갖도록 증폭되고, 송신용 RF 여파기(45)를 통하면서 설정된 무선 주파수(RF)대역으로 여파되어 도면에 도시되지 않은 안테나를 통해 기지국을 향하여 발사시킨다. 위에서 설명한 바와 같이 전압 제어 발진기는 직류 전력을 무선 주파수 전력으로 바꾸어 주는 변환기 내지 무한 증폭기로서의 역할을 담당하고 있다.On the other hand, when a call is made from one terminal to another, the analog voice signal is converted into a digital voice signal through a microphone not shown in the drawing, and an error correction code is provided in preparation for interference, noise, etc. that may occur in a wireless path. Inserting and reordering the code strings in a certain order (Interleaving), spreading the data and OQPSK modulation to create a CDMA digital signal. The CDMA digital signal is converted into a CDMA analog signal and then filtered in an intermediate frequency (IF) band through a transmission IF filter (not shown). As illustrated in FIG. 41 is amplified to a predetermined level, and then mixed in an automatic voltage controlled local oscillation signal, which is an output signal of the voltage controlled oscillator 20 which has passed through the buffer amplifier 22, in the transmission mixer 43, and then in frequency. Is adjusted upward. Subsequently, the CDMA analog signal is amplified to have a predetermined power intensity through the power amplifier 44, and is filtered through a radio frequency (RF) band set through the transmitting RF filter 45 to provide an antenna not shown in the drawing. Through the base station. As described above, the voltage controlled oscillator serves as a converter or an infinite amplifier that converts DC power into radio frequency power.

도2는 종래의 CDMA 방식 단말기의 전압 제어 발진회로의 구성 블록도이며, 도3은 도1에 보인 종래의 CDMA 방식 단말기의 전압 제어 발진회로의 상세 회로도를 보이고 있다.FIG. 2 is a block diagram of a voltage controlled oscillation circuit of a conventional CDMA terminal. FIG. 3 shows a detailed circuit diagram of a voltage controlled oscillator circuit of the conventional CDMA terminal shown in FIG.

도2 및 도3을 참조하면, 종래의 CDMA 방식 단말기의 전압 제어 발진회로에서는 공진회로(U1)는 발진 중심 주파수에서 Q ( 공진 계수 ) 값을 크게 하는데, 그 이유는 원하는 주파수에서 리액턴스 성분을 서로 상쇄시켜 임피던스를 크게 하고, 불안정한 영역을 만드는데 매우 중요한 역할을 한다. 발진기(U2)는 트랜지스터와 같은 반도체 소자로서 기본적으로 선형적인 성분이 아닌 비선형 요소에 의하여 발진시키거나, 전력을 증폭시키는 역할을 한다. 입력 정합 회로(U3)는 송수신단의 혼합기( Mixer )에 캐리어(carrier)를 공급하는데 사용되는 완충 증폭기( Buffered amplifier )의 입력 정합 역할을 한다. 완충 증폭기(U4)는 발진기(U2) 부분에 사용된 소자와 마찬가지로 전력을 증폭시켜주며, 불안정한 발진기의 출력 레벨을 일정하게 유지시켜 주는 역할을 한다. 출력 정합 회로(U5)는 송수신단의 혼합기( Mixer )에 캐리어를 공급하는데 사용되는 완충 증폭기( Buffered amplifier )의 출력 정합 역할을 한다.2 and 3, in the voltage controlled oscillation circuit of the conventional CDMA terminal, the resonant circuit U1 increases the Q (resonance coefficient) value at the oscillation center frequency because the reactance components are mutually different at the desired frequency. It cancels out to increase impedance and plays a very important role in making an unstable region. The oscillator U2 is a semiconductor device such as a transistor, and basically oscillates by a nonlinear element that is not a linear component or serves to amplify power. The input matching circuit U3 serves as an input matching of a buffered amplifier used to supply a carrier to a mixer of a transceiver. Like the elements used in the oscillator U2, the buffer amplifier U4 amplifies the power and keeps the output level of the unstable oscillator constant. The output matching circuit U5 serves as an output matching of a buffered amplifier used to supply a carrier to a mixer of a transmitting and receiving end.

여기서, 일반적으로 임피던스가 어느 정도 변화해도 완충 증폭부(20)를 이루는 입력 정합 회로(U3), 완충 증폭기(U4), 출력 정합 회로(U5)가 스퓨리어스 발진과 임피던스의 변화, 그리고 PLL(Phase Locking Loop Communication)에 의한 위상 잡음 특성을 낮추게 하는 기능을 대신하도록 설계하는 방식이 현재 일반적이고 보편적으로 상용화에 적용되어 있으나, 단말기의 개발이 소형화 및 저전력화 방향으로 진행되는 요즘 추세로 볼 때 조만간 설계 방식이나 이론적 바탕이 바뀌지 않으면 안된다.Here, in general, the input matching circuit U3, the buffer amplifier U4, and the output matching circuit U5, which constitute the buffer amplifier 20, have spurious oscillation and impedance change, and PLL (Phase Locking). The design to replace the function of lowering the phase noise characteristic by Loop Communication is currently applied to commercialization in general and universally.However, in the recent trend that the development of the terminal proceeds in the direction of miniaturization and low power, the design method will be sooner or later. However, the theoretical basis must be changed.

CDMA 방식의 단말기의 경우 아날로그에 의한 디지털 신호가 영향을 받는 혼변조 현상도 전압 제어 발진기에서 발생하는 위상 잡음 특성과 PLL에 의해 발생하는 위상 잡음 특성을 낮춤으로써 어느 정도 휴대폰 안정화에 크게 기여할 수 있음이 이미 실험적으로 증명되었다.In case of CDMA terminal, the intermodulation effect of digital signal by analog can contribute to stabilization of mobile phone to some extent by reducing phase noise characteristic generated by voltage controlled oscillator and phase noise characteristic generated by PLL. It has already been proved experimentally.

그러나, 이와 같은 종래의 기술에 있어서는 임피던스가 큰 에미터 단자나 단순히 콜렉터 단자에 출력을 내보내므로서 여전히 임피던스에 의한 영향은 개선되지 않고 뒷단에 연결된 완충 증폭부(20)로 하여금 임피던스가 변해도 일정한 출력 전력 레벨을 유지하다 보니 스퓨리어스 발진 현상이나 위상잡음과 같은 문제점들이 있었다.However, in such a conventional technique, output to an emitter terminal having a large impedance or simply a collector terminal is not improved, and the influence of impedance is still not improved, and the buffer amplifier 20 connected at the rear end has a constant output even if the impedance changes. Maintaining the power level had problems such as spurious oscillation and phase noise.

또한, 임피던스가 매우 큰 발진기용 트랜지스터의 에미터단에서 발진 전력을 출력시키므로 더욱 커진 임피던스로 인해 발진기의 중심 주파수가 심하게 흔들리는 문제점 (즉, 발진은 기본적으로 불안정하기 때문에 발진 중심 주파수가 매우 심하게 상. 하로 왔다갔다하는 현상)이 있었다. 또한 이로 인해 데이터가 전송될 때 발진 출력 레벨의 변화로 단말기의 설계 및 제작 완료 후에도 필요시 미세 조정을 해야만 하는 등의 통신기기 성능에 절대적인 영향을 주게 되는 문제점을 갖고 있었다.In addition, since oscillation power is output from the emitter stage of the oscillator transistor with a large impedance, the oscillation center frequency of the oscillator is severely shaken due to the larger impedance. Up and down phenomenon). In addition, due to the change in the oscillation output level when data is transmitted, there is a problem that has an absolute effect on the performance of the communication device, such as fine tuning if necessary after the completion of the design and manufacture of the terminal.

본 발명의 목적은 이상의 종래 기술에서 제기된 문제점을 해소 시키기 위해 안출한 것으로서 임피던스의 영향에도 발진 주파수의 출력 레벨이 안정된 CDMA 방식 단말기의 전압 제어 발진회로를 제공하기 위한 것이다.Disclosure of Invention An object of the present invention is to provide a voltage controlled oscillation circuit of a CDMA terminal having a stable output level of an oscillation frequency even under the influence of impedance.

이상과 같은 목적을 달성하기 위하여, 본 발명은 발진 주파수를 만들기 위한 발진부와, 상기 발진부의 상기 발진 주파수의 공진 계수(Q) 값을 크게 하기 위한 공진회로와, 상기 발진부와 공진회로부에 병렬로 연결되어 임피던스를 정합 시키기 위한 발진부 출력 정합 회로와, 상기 발진부 출력 정합 회로에서 출력되는 발진 주파수의 레벨이 손실이 없도록 완충 증폭하는 완충 증폭용 입력 정합 회로와, 상기 완충 증폭용 입력 정합 회로의 출력신호를 완충 증폭시켜 일정하게 유지시켜주는 완충 증폭부와, 상기 완충 증폭부의 출력신호의 레벨이 변화되거나 손실이 없도록 일정하게 유지시켜 주는 완충 증폭용 출력 정합 회로로 구성된다.In order to achieve the above object, the present invention is an oscillation unit for making an oscillation frequency, a resonance circuit for increasing the resonance coefficient (Q) value of the oscillation frequency of the oscillation portion, and the oscillation portion and the resonant circuit portion connected in parallel An oscillator output matching circuit for matching impedance, a buffer amplification input matching circuit for buffering and amplifying the oscillation frequency output from the oscillator output matching circuit so that there is no loss, and an output signal of the buffer amplifying input matching circuit. A buffer amplification unit for buffer amplification and keeping it constant, and an output matching circuit for buffer amplification for maintaining a constant level so that the level of the output signal of the buffer amplification unit is not changed or lost.

도 1은 종래의 CDMA 방식 단말기 내부의 일부 구성을 보인 송수신단의 블록도.1 is a block diagram of a transmitting and receiving end showing some components of a conventional CDMA terminal.

도 2는 종래의 CDMA 방식 단말기의 전압 제어 발진회로의 구성 블록도.2 is a block diagram of a voltage controlled oscillation circuit of a conventional CDMA terminal.

도 3은 도 1에 보인 종래의 CDMA 방식 단말기의 전압 제어 발진회로의 상세 회로도.3 is a detailed circuit diagram of a voltage controlled oscillator circuit of the conventional CDMA terminal shown in FIG.

도 4는 본 발명에 따른 CDMA 방식 단말기의 전압 제어 발진회로의 구성 블록도.4 is a block diagram of a voltage controlled oscillation circuit of a CDMA terminal according to the present invention;

도 5는 도 4에 보인 본 발명에 따른 CDMA 방식 단말기의 전압 제어 발진회로의 상세 회로도.5 is a detailed circuit diagram of a voltage controlled oscillator circuit of the CDMA terminal according to the present invention shown in FIG.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

T1 : 발진부 T2 : 발진부 출력 정합 회로T1: Oscillator T2: Oscillator Output Matching Circuit

T3 : 공진회로 T4 : 완충 증폭용 입력 정합회로T3: resonance circuit T4: input matching circuit for buffer amplification

T5 : 완충 증폭부 T6 : 완충 증폭용 출력 정합회로T5: buffer amplification unit T6: output matching circuit for buffer amplification

Po : 발진부 입력 전압단 Pc : 전압 제어 발진기 전압 단자Po: Oscillator input voltage terminal Pc: Voltage controlled oscillator voltage terminal

Pb : 완충 증폭부 입력 전압단 Pout : 전압 출력단자Pb: Input voltage terminal of buffer amplifier Pout: Voltage output terminal

Pin : 전압 입력단자Pin: Voltage input terminal

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시 예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도4는 본 발명에 따른 CDMA 방식 단말기의 전압 제어 발진회로의 구성 블록도이다.4 is a block diagram of a voltage controlled oscillation circuit of a CDMA terminal according to the present invention.

도4를 참조하면, 본 발명에 따른 CDMA 방식 단말기의 전압 제어 발진회로는 발진 주파수를 만들기 위한 발진기(T1)와, 발진기(T1)에서 출력되는 발진 주파수의 공진 계수(Q) 값을 크게 하기 위한 공진회로(T3)와, 발진기(T1)와 공진회로(T2)에 병렬로 연결되어 임피던스를 정합 시키기 위한 발진부 출력 정합 회로(T2)와, 발진기 출력 정합 회로(T2)에서 출력되는 발진 주파수의 레벨이 손실이 없도록 완충 증폭하는 완충 증폭용 입력 정합 회로(T4)와, 완충 증폭용 입력 정합 회로(T4)의 출력신호를 완충 증폭시켜 일정하게 유지시켜주는 완충 증폭기(T5)와, 완충 증폭기(T5)의 출력신호의 레벨이 변화되거나 손실이 없도록 일정하게 유지시켜 주는 완충 증폭용 출력 정합 회로(T6)로 구성된다.Referring to FIG. 4, the voltage controlled oscillator circuit of the CDMA terminal according to the present invention is used to increase the oscillator T1 for making the oscillation frequency and the value of the resonance coefficient Q of the oscillation frequency output from the oscillator T1. Level of oscillation frequency output from the oscillator output matching circuit T2 and the oscillator output matching circuit T2 connected in parallel to the resonant circuit T3, the oscillator T1 and the resonant circuit T2 for matching impedance. A buffer amplification input matching circuit T4 for buffering and amplifying the loss, a buffer amplifier T5 for buffering and amplifying the output signal of the buffer amplification input matching circuit T4, and a buffer amplifier T5. And an output matching circuit T6 for buffer amplification, which is kept constant so that the level of the output signal of the "

도5는 도4에 보인 본 발명에 따른 CDMA 방식 단말기의 전압 제어 발진회로의 상세 회로도로서, 완충 증폭부(200)를 구성하는 완충 증폭용 입력 정합 회로(T4)와, 완충 증폭기(T5), 완충 증폭용 출력 정합 회로(T6)는 거의 유사하다고 할 수 있으나, 발진부(100)를 구성하는 발진기(T1)와, 공진회로(T2), 공진회로(T3)의 회로 구성 및 배치가 현저하게 달라졌다.FIG. 5 is a detailed circuit diagram of the voltage controlled oscillation circuit of the CDMA terminal according to the present invention shown in FIG. 4, which includes a buffer amplification input matching circuit T4, a buffer amplifier T5, Although the output matching circuit T6 for buffer amplification is almost similar, the circuit configuration and arrangement of the oscillator T1 constituting the oscillator 100, the resonant circuit T2, and the resonant circuit T3 are remarkably different. lost.

즉, 발진기(T1)는 발진 정수를 향상시키기 위하여 트랜지스터(Q1)의 콜렉터단에 서로 직렬로 연결된 커패시터(Cf3, Cg)가 병렬로 연결되었으며, 발진 정수를 향상시키기 위하여 커패시터(Cf1)가 트랜지스터(Q1)의 베이스단-에미터단 사이에 연결된다.That is, in the oscillator T1, capacitors Cf3 and Cg connected in series to each other in the collector terminal of the transistor Q1 are connected in parallel to improve the oscillation constant, and the capacitor Cf1 is connected to the transistor ( It is connected between the base end and the emitter end of Q1).

또한, 임피던스가 작은 트랜지스터(Q1)의 콜렉터단이 발진기 출력 정합 회로(T2)에 병렬 연결되었고, 발진기 출력 정합 회로(T2)가 발진기(T1)와 공진회로(T2)사이에 삽입되었기에 기존의 발진 주파수의 흔들림 현상이 현저하게 줄어들어 결국 PLL에 의한 진폭과 위상 잡음이 현저하게 줄어든다.In addition, the collector stage of the transistor Q1 having low impedance is connected in parallel to the oscillator output matching circuit T2, and the oscillator output matching circuit T2 is inserted between the oscillator T1 and the resonant circuit T2. Frequency fluctuations are significantly reduced, resulting in a significant reduction in amplitude and phase noise by the PLL.

또한, 공진회로(T3)는 다이오드(D1), 커패시터(C1), 코일(L1)이 트랜지스터(Q1)의 콜렉터단에 병렬로 연결되었다.In the resonant circuit T3, the diode D1, the capacitor C1, and the coil L1 are connected in parallel to the collector terminal of the transistor Q1.

따라서, 매우 안정된 특성을 갖는 발진 주파수가 출력단자(Pout)를 통하여 종래의 기술에서 설명한 바와 같이 혼합기로 공급되어 주파수의 상향 및 하향조정시 임피던스의 변화에도 불구하고 안정된 캐리어를 공급하게 된다.Therefore, the oscillation frequency having a very stable characteristic is supplied to the mixer through the output terminal (Pout) as described in the prior art to supply a stable carrier despite the change of impedance during the up and down adjustment of the frequency.

본 발명의 실시 예에서는 CDMA 방식의 단말기의 송수신단 일부만 확대해서 상세히 설명하였으나, 무선 LAN, 셀룰러 (Cellular) 방식의 전화기, 무선 전화기, PCS 등 무선 통신에 사용되는 RF모듈의 송수신단 모두에 적용 가능하다.In the exemplary embodiment of the present invention, only a part of a transmitting / receiving terminal of the CDMA terminal is enlarged and described in detail. However, the present invention may be applied to both a transmitting and receiving terminal of an RF module used for wireless communication such as a wireless LAN, a cellular telephone, a wireless telephone, and a PCS. Do.

이상의 본 발명에 따르면, 발진기(T1)의 발진용 트랜지스터(Q1)의 콜렉터 단자에서 증폭된 발진 신호가 출력되면서 병렬로 다시 정합 회로와 공진 회로를 연결함으로써 임피던스의 변화에 민감하지 않도록 했다. 따라서, 임피던스의 변화에 민감한 정도 (즉, Pulling Figure 현상)를 최대한 억제시키고, 완충 증폭부의 의존도를 줄이므로 써 PLL에 의한 진폭. 위상 잡음을 많이 줄일 수 있어 단말기의 신뢰도를 한층 높일 수 있다.According to the present invention described above, while the amplified oscillation signal is output from the collector terminal of the oscillation transistor Q1 of the oscillator T1, the matching circuit and the resonant circuit are connected again in parallel so as not to be sensitive to the change in impedance. Therefore, the amplitude caused by the PLL can be suppressed as much as possible by suppressing the sensitivity sensitive to the change of the impedance (ie, the pulling figure phenomenon) and reducing the dependence of the buffer amplifier. The phase noise can be greatly reduced, thereby increasing the reliability of the terminal.

Claims

An oscillator for making an oscillation frequency,

A resonance circuit for increasing the resonance coefficient Q of the oscillation frequency of the oscillation unit;

An oscillator output matching circuit connected in parallel with the oscillator and the resonant circuit to match an impedance;

A buffer amplification input matching circuit for buffer amplifying the oscillation frequency output from the oscillator output matching circuit so that there is no loss;

A buffer amplifying unit which buffers and amplifies the output signal of the buffer matching amplification input matching circuit;

And an output matching circuit for buffer amplification which keeps the level of the output signal of the buffer amplifier amplified so that there is no change or loss.

The oscillator of claim 1, wherein the oscillation unit comprises at least one BJT to FET type transistor, first and second capacitors for oscillation constant adjustment connected in series with each other and connected in parallel to a collector terminal of the transistor, and a base end of the transistor. -A voltage controlled oscillation circuit of a terminal, comprising: a third capacitor for oscillation constant adjustment connected between the emitter stages.

The oscillator of claim 1, wherein the collector terminal of the transistor is connected in parallel to the oscillator output matching circuit.

The voltage controlled oscillation circuit of claim 1, wherein the resonant circuit comprises at least one diode, a capacitor, and a coil in parallel.

2. The voltage controlled oscillation circuit of claim 1, wherein the terminal is one of a code division multiple access terminal, a wireless LAN, a cellular terminal, a wireless terminal, and a terminal of a PCS.