KR100218525B1 - Driving method and circuit for display device of matrix type - Google Patents
Driving method and circuit for display device of matrix type Download PDFInfo
- Publication number
- KR100218525B1 KR100218525B1 KR1019950066703A KR19950066703A KR100218525B1 KR 100218525 B1 KR100218525 B1 KR 100218525B1 KR 1019950066703 A KR1019950066703 A KR 1019950066703A KR 19950066703 A KR19950066703 A KR 19950066703A KR 100218525 B1 KR100218525 B1 KR 100218525B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- signal lines
- vertical
- horizontal
- lines
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 239000011159 matrix material Substances 0.000 title claims abstract description 32
- 230000005540 biological transmission Effects 0.000 claims description 9
- 239000000203 mixture Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 14
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 239000010409 thin film Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2230/00—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
본 발명은 행렬형 표시 장치의 구동 방법 및 구동 회로에 관한 것으로서, 더욱 상세하게는, 두개선 동시 주사 방식과 점 반전 방식을 혼합한 구동 방법 및 이를 위한 구동 회로에 관한 것이다. 본 발명에서는 두 개 선 주사 방식과 점 반전 방식을 함께 사용하여 화소열을 따라서는 두 열마다 화상 신호의 극성이 바뀌고 행을 따라서는 매행마다 또는 매 삼행마다 화상 신호의 극성이 바뀌므로 종래의 두 개 선주사 방식에서 발생하는 플리커 현상이 방지된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving method and a driving circuit of a matrix type display device, and more particularly, to a driving method and a driving circuit for a mixture of two-line simultaneous scanning and point inversion. In the present invention, the polarity of the image signal is changed every two columns along the pixel column and the polarity of the image signal is changed every row or every three rows along the pixel column by using the two-line scanning method and the dot inversion method together. Flickering caused by the improved scanning method is prevented.
Description
제1도는 종래의 행렬형 표시 장치의 구동 회로를 도시한 구역도.1 is a block diagram showing a driving circuit of a conventional matrix display device.
제2a도 및 2b도는 종래의 행렬형 표시 장치의 구동 방법에서 사용되는 개폐 신호의 타이밍도로서 2a도는 홀수 필드에서의 타이밍도이고 2b도는 짝수 필드에서의 타이밍도.2A and 2B are timing diagrams of open / close signals used in a conventional method of driving a matrix display device, in which 2a is a timing diagram in an odd field and 2b is a timing diagram in an even field.
제3a도 내지 3e는 종래의 행렬형 표시 장치의 구동 방법에서 나타나는 화상 신호의 극성을 화소 별로 도시한 도면.3A to 3E are diagrams showing, on a pixel-by-pixel basis, polarities of image signals shown in a conventional method of driving a matrix type display device.
제4도는 본 발명의 제1 실시예에 따른 게이트 구동 회로를 도시한 구역도.4 is a sectional view showing a gate driving circuit according to the first embodiment of the present invention.
제5도는 본 발명의 제1 실시예에 따른 데이터 구동 회로를 도시한 구역도.5 is a block diagram showing a data driving circuit according to a first embodiment of the present invention.
제6a도는 및 6b도는 본 발명의 제1 실시예에 따른 개폐 신호의 타이밍도로서, 6a도는 홀수 필드일 때의 타이밍도이고 6b도는 짝수 필드일 때의 타이밍도.6A and 6B are timing charts of the open / close signal according to the first embodiment of the present invention, where 6a is a timing chart when an odd field and 6b are timing charts when an even field.
제7a도 및 7b도는 본 발명의 제1 실시예에 따른 개폐 신호의 타이밍도로서, 7a도는 상부 데이터 구동회로에서 내보내는 화상 신호의 타이밍도이고 7b도는 하부 데이터 구동 회로에서 내보내는 화상 신호의 타이밍도.7A and 7B are timing diagrams of an open / close signal according to the first embodiment of the present invention, where 7a is a timing diagram of an image signal output from an upper data driving circuit and 7b is a timing diagram of an image signal output from a lower data driving circuit.
제8a도 내지 8d도는 본 발명에 따른 행렬형 표시 장치의 구동 방법에서 나타나는 화상 신호의 극성을 화소별로 도시한 도면.8A to 8D are diagrams showing, on a pixel-by-pixel basis, polarities of image signals shown in a method of driving a matrix display device according to the present invention.
제9도는 본 발명의 제2 실시예에 따른 데이터 구동 회로를 도시한 회로도.9 is a circuit diagram showing a data driving circuit according to a second embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 시프트 레지스터 10, 20 : 데이터 구동 회로11: shift register 10, 20: data driving circuit
12 : 펄스 생성기12: pulse generator
본 발명은 행렬형 표시 장치의 구동 방법 및 구동 회로에 관한 것으로서, 더욱 상세하게는, 두 개 선 동시 주사 방식과 점 반전 방식을 혼합한 구동 방법 및 이를 위한 구동 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving method and a driving circuit of a matrix display device, and more particularly, to a driving method and a driving circuit for mixing a two-line simultaneous scanning method and a point inversion method.
컴퓨터(computer) 모니터(monitor) 따위의 표시 장치로 주로 사용되고 있는 무겁고 소비 전력이 큰 종래의 음극선관(CRT : cathode ray tube)을 대신하는 것들에는 액정 표시 장치(LCD :liquid crystal display), 플라즈마 표시 장치(PDP : plasma display panel),EL(electroluminescence), FED(field emission display) 따위의 각종 평판 표시 장치(FPD : flat panel display)가 있다. 이러한 평판 표시 장치들에는 가로와 세로로 서로 직교하도록 형성되어 있는 행렬형 배선 구조가 사용된다.Substituting the heavy, power-consuming conventional cathode ray tube (CRT), which is mainly used as a display device such as a computer monitor, liquid crystal display (LCD), plasma display There are various flat panel displays (FPD) such as plasma display panel (PDP), electroluminescence (EL), and field emission display (FED). Such flat panel displays employ a matrix wiring structure that is formed to be orthogonal to each other horizontally and vertically.
액정 표시 장치는 휴대가 간편한 행렬형 평판 표시 장치 중에서 대표적인 것으로서 이 중에서도 박막 트랜지스너를 개폐 소자로 이용한 능동 행렬형(active matrix) 액정 표시 장치가 주로 이용되고 있다. 박막 트랜지스터는 대부분 비정질 규소가 이용되고 있으나, 이동도 및 집적도가 높은다결정 규소를 이용한 박막 트랜지스터가 새로이 각광을 받고 있다.Liquid crystal displays are typical of portable matrix type flat panel displays, and among them, active matrix liquid crystal displays using thin film transistors as switching devices are mainly used. Amorphous silicon is mostly used as the thin film transistor, but a thin film transistor using polycrystalline silicon having high mobility and high integration has recently been in the spotlight.
그러면, 종래의 다결정 규소 박막 트랜지스터 액정 표시 장치의 구동 방식을 제1도 내지 제3도를 참고로 하여 상세히 설명한다.Next, a driving method of the conventional polysilicon thin film transistor liquid crystal display device will be described in detail with reference to FIGS. 1 to 3.
먼저 제1도를 참고로 하여 종래의 다결정 규소 박막 트랜지스터 액정 표시 장치의 배선 구조 및 구동 회로를 살펴본다.First, a wiring structure and a driving circuit of a conventional polycrystalline silicon thin film transistor liquid crystal display will be described with reference to FIG. 1.
가로로 다수의 데이터선(G1, G2, ……, Gm, Gm+1,……)이 형성되어 게이트 구동 회로와 연결되어 있고, 세로로는 다수의 데이터선( D1, D2, ……Dn, ……)이 형성되어 데이터 구동 회로에 연결되어 있다.A plurality of data lines G1, G2, ..., Gm, Gm + 1, ... are formed horizontally and connected to the gate driving circuit, and a plurality of data lines D1, D2, ..., Dn, ... are formed and connected to the data driving circuit.
이러한 액정 표시 장치에서 각 화소에 데이터를 인가하는 방식은 다음과 같다.The method of applying data to each pixel in the liquid crystal display is as follows.
먼저 첫째 게이트선(G1)에 개폐 신호가 인가되면 첫째 게이트선(G1)과 연결되어 있는 화소의 트랜지스터가 턴온(turn on)되고, 턴온된 트랜지스터를 통하여 데이터선(D1, D2, ……, Dn ……,)을 따라 인가된 화상 신호가 화소에 인가된다.First, when an open / close signal is applied to the first gate line G1, the transistor of the pixel connected to the first gate line G1 is turned on, and the data lines D1, D2,..., Dn are turned on through the turned-on transistor. The image signal applied along ... is applied to the pixel.
이어 첫째 게이트선(G1)에 인가되던 개폐 신호가 끊어지고 둘째 게이트선(G2)에 개폐 신호가 인가된다.그러면 첫째 게이트선(G1)에 연결되어 있는 트랜지스터가 턴오프(turn off)되고 둘째 게이트선(G2)에 연결되어 있는 트랜지스터가 턴온되면서 화상 신호가 인가된다. 이 때 인가되는 신호는 전(前)행에 인가된 데이터 신호와는 극성이 반대인 것이 일반적이다.Then, the open / close signal applied to the first gate line G1 is cut off, and the open / close signal is applied to the second gate line G2. Then, the transistor connected to the first gate line G1 is turned off and the second gate is turned off. The image signal is applied while the transistor connected to the line G2 is turned on. In this case, the applied signal is generally opposite in polarity to the data signal applied in the previous row.
이러한 방식으로 마지막 게이트선까지 차례로 개폐 신호가 주사되면 다시 첫째 게이트선(G1)부터 주사를 시작한다. 이 때, 그 다음 주기의 화상 신호는 전(前 )주기에서의 극성과 반대인 신호를 인가하는 것이 일반적이다.In this manner, when the open / close signal is sequentially scanned to the last gate line, scanning starts again from the first gate line G1. At this time, it is common to apply the image signal of the next period opposite to the polarity in the previous period.
그러나, 집적도가 높아짐에 따라 데이터선의 수가 많아지고 이에 따라 주사 방식이 종래와는 달리 이중 주사(double scan)방식 또는 두 개 선동시 주사(two line simultaneous scan) 방식이 새로이 사용되고 있다.However, as the degree of integration increases, the number of data lines increases, and accordingly, a double scan method or a two line simultaneous scan method is newly used, unlike the conventional scanning method.
이중 주사 방식은 화상 신호의 주파수를 종래보다 두 배로 증가시켜 화면을 구성하는 방식으로 이중 주사를 위한 별도의 화상 처리가 필요하기 때문에 비용이 증가하며, 데이터 구동 드라이버의 데이터 샘플링(sampling) 주파수의 증가로 인하여 한 게이트선에 데이터가 쓰여지는 시간이 감소하여 화질이 향상되는 효과가 거의 없어 다결정 규소 박막 트랜지스터 액정 표시 장치에는 거의 사용되지 않는다.The double scan method increases the frequency of an image signal by doubling the frequency of the conventional signal, so that the cost is increased because separate image processing is required for the double scan, and the data sampling frequency of the data driver is increased. As a result, the time required for data to be written to one gate line is reduced, so that the image quality is hardly improved, and thus it is rarely used in the polycrystalline silicon thin film transistor liquid crystal display device.
두 개 선 동시 주사 방식은 두 개의 게이트선을 동시에 구동하는 방식으로서, 첫째·둘째 게이트선, 셋째·넷째 게이트선 따위로 두 게이트선을 묶어 동시에 구동하므로 구동 회로는 간단해지지만 세로 방향의 해상도가 감소하는 문제점이 있다.The two-line simultaneous scanning method drives two gate lines at the same time. The two circuits are simultaneously driven by tying two gate lines such as the first, second, and third and fourth gate lines, thereby simplifying the driving circuit. There is a decreasing problem.
이러한 두 개 선 동시 주사 방식의 문제점을 극복하기 위한 종래의 방법을 제2도 및 제3도를 참고로 하여 설명한다.A conventional method for overcoming the problems of the two-improved simultaneous scanning scheme will be described with reference to FIGS. 2 and 3.
이 방법에서는 주사 주기의 두 배의 시간에 해당하는 주사 프레임(frame)을 홀수 필드(field)와 짝수 필드로 구분하고, 홀수 필드일때에는, 제2a도에서와 같이, 첫째·둘째 게이트선, 셋째·넷째 게이트선 따위로 묶어 동시에 주사하고, 짝수 필드일 때에는, 제2b도에서처럼, 첫째 게이트선, 둘째·셋째 게이트선, 넷째·다섯째 게이트선 따위로 묶어 동시에 주사한다.In this method, a scan frame corresponding to twice the scan period is divided into an odd field and an even field, and in the odd field, as shown in FIG. 2A, the first and second gate lines and the third field. • Scan at the same time with the fourth gate line and scan at the same time in the even field, as in FIG. 2B, scan with the first gate line, the second and third gate lines, and the fourth and fifth gate lines at the same time.
이러한 방식에서 화상 신호는 계속하여 반전되어 입력되기 때문에, 각 화소 행렬에 인가되는 화상 신호의 극성을 보면 첫째 프레임 홀수 필드에서의 극성이 제3a도와 같은 경우, 동일한 프레임 짝수 필드에서의 극성은 제3b도와 같이 되고, 둘째 프레임 홀수 필드에서의 극성은 제3c도, 짝수 필드에서의 극성은 제3d도, 셋째 프레임 홀수 필드에서의 극성은 제3e도와 같이된다.In this manner, since the image signals are continuously inverted and inputted, when the polarities of the image signals applied to each pixel matrix are viewed, when the polarity in the first frame odd field is equal to 3a, the polarity in the same frame even field is 3b. The polarity in the second frame odd field is 3c, the polarity in the even field is 3d, and the polarity in the third frame odd field is 3e.
그러나 이러한 방식의 경우에는 세로 방향의 해상도는 증가하나 각 게이트선의 화상 신호의 극성이 필드가 변함에 따라 변화한다. 예를 들어 제3a도 내지 3e도에서 제1열에 입력되는 데이터선의 극성 변화를 보면, (+),(+),(-),(-),(+) 따위로 바뀐다. 이에 따라 15㎐ 플리커(flicker)가 발생하여 화질이 나빠진다는 문제점이 있다.In this case, however, the resolution in the vertical direction increases, but the polarity of the image signal of each gate line changes as the field changes. For example, when the polarities of the data lines input to the first column in FIGS. 3A to 3E are changed, they are changed to (+), (+), (-), (-), and (+). Accordingly, there is a problem in that image quality deteriorates due to the generation of 15 플리 flicker.
본 발명의 목적은 이러한 문제점을 해결하기 위한 것으로서 두 개 선동시 주사 방식에 점 반전(dot Inversion)방식을 혼합하여 15㎐ 플리커 현상을 방지하고자 하는 것이다.An object of the present invention is to solve this problem is to prevent the 15 ㎐ flicker phenomenon by mixing the dot inversion method with the two agitating scanning method.
이러한 목적을 달성하기 위한 본 발명은 다수의 가로 신호선과 다수의 세로 신호선을 통하여 인가되는 신호에 따라 표시 동작을 하는 행렬형 표시 장치의 구동 방법으로서,The present invention for achieving the above object is a driving method of a matrix display device for performing a display operation according to a signal applied through a plurality of horizontal signal lines and a plurality of vertical signal lines,
다수의 가로 신호선을 둘 이상의 가로 신호선을 포함하는 다수의 묶음으로 나누어 하나의 가로 신호선 묶음에 동시에 개폐 신호를 인가하는 단계,Dividing a plurality of horizontal signal lines into a plurality of bundles including two or more horizontal signal lines and simultaneously applying an opening / closing signal to one horizontal signal line bundle,
다수의 세로 신호선을 하나 이상의 세로 신호선을 포함하는 다수의 묶음으로 나누어 서로 이웃하는 세로 신호선 묶음에는 극성이 다른 화상 신호를 인가하는 단계를 포함한다.Dividing the plurality of vertical signal lines into a plurality of bundles including one or more vertical signal lines, and applying image signals having different polarities to the adjacent vertical signal line bundles.
여기에서 가로 신호선 묶음은 이웃하는 두 개의 가로 신호선을 포함하는 것이 바람직하며, 세로 신호선 묶음은 하나 또는 이웃하는 세 개의 세로 신호선으로 이루질 수 있다.Here, the bundle of horizontal signal lines preferably includes two adjacent horizontal signal lines, and the bundle of vertical signal lines may consist of one or three adjacent vertical signal lines.
여기에서,From here,
다른 가로 신호선 묶음에 개폐 신호를 인가하는 단계,Applying an opening / closing signal to another horizontal signal line bundle,
극성을 반전시킨 화상 신호를 세로 신호선 묶음에 인가하는 단계를 더 포함할 수 있다.The method may further include applying the image signal having the reversed polarity to the vertical signal line bundle.
이러한 목적을 달성하기 위한 본 발명은 또한 다수의 가로 신호선과 다수의 세로 신호선을 통하여 인가되는 신호에 따라 표시 동작을 하는 행렬형 표시 장치의 구동 방법으로서,In order to achieve the above object, the present invention also provides a method of driving a matrix display device that performs a display operation according to a signal applied through a plurality of horizontal signal lines and a plurality of vertical signal lines.
다수의 가로 신호선을 서로 이웃하는 두 개의 가로 신호선으로 이루어지는 다수의 묶음으로 나누어 가로 신호선 묶음에 차례로 개폐신호를 인가하는 단계,Dividing the plurality of horizontal signal lines into a plurality of bundles consisting of two horizontal signal lines adjacent to each other and sequentially applying an open / close signal to the horizontal signal line bundles,
묶음으로 나누어, 개폐 신호가 인가될 때마다 서로 이웃하는 세로 신호선 묶음에는 극성이 다른 화상 신호를 인가하는 단계를 포함한다.The method includes dividing into bundles and applying image signals having different polarities to bundles of vertical signal lines adjacent to each other whenever an open / close signal is applied.
이 때, 세로 신호선 묶음은 하나의 세로 신호선으로 이루어지거나, 세로 신호선 묶음 안의 세로신호선은 서로 이웃하는 세 개의 세로 신호선일 수 있다.In this case, the vertical signal line bundle may consist of one vertical signal line, or the vertical signal lines in the vertical signal line bundle may be three vertical signal lines adjacent to each other.
여기에서, 개폐 신호가 인가되는 가로 신호선 묶음이 바뀔 때마다 극성을 반전시킨 화상 신호를 세로 신호선 묶음에 인가하는 것이 바람직하며, 가로 신호선 묶음 모두에 한 번씩 개폐 신호가 인가되는 제1필드가 종료된 후에는, 서로 이웃하는 두 개의 가로 신호선으로 이루어지는 다수의 묶음으로 나누되 제1 필드에서의 묶음과 다른 묶음으로 나누어 가로 신호선 묶음에 차례로 개폐 신호를 인가하며 개폐 신호가 인가될 때마다 서로 이웃하는 세로 신호선 묶음에는 극성이 다른 화상 신호가 인가하는 제2 필드가 뒤따르는 것이 바람직하다.Herein, whenever the horizontal signal line bundle to which the open / close signal is applied is changed, it is preferable to apply an image signal having a reversed polarity to the vertical signal line bundle, and the first field to which the open / close signal is applied once to all the horizontal signal line bundles is finished. Afterwards, it is divided into a plurality of bundles consisting of two horizontal signal lines neighboring each other, and divided into a bundle in the first field and another bundle to apply an open / close signal to the bundle of horizontal signal lines in turn, and the neighboring verticals each time the open / close signal is applied. The signal line bundle is preferably followed by a second field to which an image signal having a different polarity is applied.
또, 앞의 제1 필드 및 제2 필드에서는 화상 신호의 극성을 반전시키지 않고, 제1 필드 및 제2 필드로 이루어진 하나의 프레임이 종료되면, 화상 신호의 극성을 반전시켜 세로 신호선 묶음에 인가하는 것이 좋다.In the preceding first and second fields, when one frame composed of the first and second fields is terminated without inverting the polarity of the image signal, the polarity of the image signal is inverted and applied to the vertical signal line bundle. It is good.
이러한 목적을 달성하기 위한 행렬형 표시 장치의 구동 회로는 행렬의 형태로 배열되어 있는 다수의 화소를 포함하며 다수의 가로 신호선과 다수의 세로 신호선을 통하여 인가되는 개폐 신호 및 화상 신호에 따라 표시 동작을 하는 행렬형 표시 장치의 구동 회로로서, 가로 신호선 중 홀수 번째의 가로 신호선에 개폐 신호를 출력하는 제1시프트 레지스터와 가로 신호선 중 짝수 번째의 가로 신호선에 개폐 신호를 출력하는 제2 시프트 레지스터를 포함하는 개폐 신호 구동 회로, 세로 신호선 중 홀수 번째의 세로 신호선에 화상 신호를 출력하는 제1화상 신호 구동 회로 및 세로 신호선 중 짝수 번째의 세로 신호선에 화상 신호를 출력하는 제2화상 신호 구동 회로를 포함한다.A driving circuit of a matrix display device for achieving this purpose includes a plurality of pixels arranged in a matrix form and performs display operation according to opening and closing signals and image signals applied through a plurality of horizontal signal lines and a plurality of vertical signal lines. A driving circuit of a matrix type display device, comprising: a first shift register for outputting an open / close signal to an odd horizontal signal line among horizontal signal lines and a second shift register for outputting an open / close signal to an even horizontal signal line among horizontal signal lines; An open / close signal driving circuit, a first image signal driving circuit for outputting an image signal to an odd-numbered vertical signal line among the vertical signal lines, and a second image signal driving circuit for outputting an image signal to an even-numbered vertical signal line among the vertical signal lines.
이러한 목적을 달성하기 위한 본 발명에 따른 또 다른 행렬형 표시 장치의 구동 회로는, 행렬의 형태로 배열되어 있는 다수의 화소를 포함하며 다수의 가로 신호선과 다수의 세로 신호선을 통하여 인가되는 개폐 신호 및 화상 신호에 따라 표시 동작을 하는 행렬형 표시 장치의 구동 회로로서,Another driving circuit of a matrix display device according to the present invention for achieving the above object includes a plurality of pixels arranged in a matrix form, the opening and closing signal applied through a plurality of horizontal signal lines and a plurality of vertical signal lines and A drive circuit for a matrix display device that performs a display operation in accordance with an image signal,
가로 신호선 중 홀수 번째의 가로 신호선에 개폐 신호를 출력하는 제1 시프트 레지스터와 가로 신호선 중 짝수 번째의 가로 신호선에 개폐 신호를 출력하는 제2 시프트 레지스터를 포함하는 개폐 신호 구동 회로,An open / close signal driving circuit comprising a first shift register for outputting an open / close signal to an odd-numbered horizontal signal line among the horizontal signal lines and a second shift register for outputting an open / close signal to an even-numbered horizontal signal line among the horizontal signal lines;
세로 신호선 중 인접하는 세 개의 세로 신호선을 한 묶음으로 하여 홀수 번째의 세로 신호선 묶음에 화상 신호를 출력하는 제1 화상 신호 구동 회로 및 세로 신호선 묶음 중 짝수 번째의 세로신호선 묶음에 화상 신호를 출력하는 제2 화상 신호 구동 회로를 포함한다.A first image signal driving circuit which outputs an image signal to an odd number of vertical signal line bundles by combining three adjacent vertical signal lines among one of the vertical signal lines, and a second image signal output to an even number of vertical signal line bundles among the vertical signal line bundles. Two image signal driving circuits.
여기에서, 제1 및 제2 화상 신호 구동 회로는 하나의 세로 신호선 묶음안의 세로 신호선에 동시에 신호를 인가하는 수단을 포함할 수 있으며, 이 신호 인가 수단은 시프트 레지스터와 이로부터의 신호에 따라 세로 신호선으로 들어가는 화상 신호를 개폐하는 다수의 신호 개폐 수단을 포함할 수 있다.Here, the first and second image signal driving circuits may include means for simultaneously applying a signal to a vertical signal line in one bundle of vertical signal lines, the signal applying means being a vertical signal line in accordance with a shift register and a signal therefrom. It may include a plurality of signal opening and closing means for opening and closing the image signal entering the.
여기에서 신호 개폐 수단은 시프트 레지스터와 연결되어 있는 펄스 생성기와 세로 신호선에 출력 단자가 연결되어 있고, 입력 단자에는 화상 신호가 인가되며, 두 제어 단자는 펄스 생성기와 연결되어 있는 다수의 트랜스미션 게이트를 포함한다.The signal opening and closing means includes a pulse generator connected to a shift register and an output terminal connected to a vertical signal line, an image signal is applied to an input terminal, and two control terminals include a plurality of transmission gates connected to the pulse generator. do.
이러한 방법 및 장치로 행렬형 표시 장치를 구동하면, 화소 행과 열을 따라서 각각 극성이 반전된 신호가 입력되므로 플리커를 방지할 수 있다.When the matrix display device is driven by the above method and apparatus, signals having reversed polarities are input along pixel rows and columns, thereby preventing flicker.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치를 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Next, a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings so that a person skilled in the art may easily implement the present invention.
제4도는 본 발명의 제1 실시예에 따른 게이트 구동 회로를 도시한 구역도(block diagram)로서, 게이트 구동 회로는 홀수 게이트선과 짝수 게이트선을 개별적으로 구동하는 두 개의 시프트 레지스터(shift register)(1,2)을 포함한다. 이 두 개의 시프트 레지스터(1,2)를 통하여 홀수 게이트선 중 하나와 짝수 게이트선 중 하나를 묶어 동시에 구동할 수 있다.4 is a block diagram showing a gate driving circuit according to a first embodiment of the present invention, in which the gate driving circuit includes two shift registers for driving odd and even gate lines separately. 1,2). The two shift registers 1 and 2 can simultaneously drive one of the odd-numbered gate lines and one of the even-numbered gate lines.
제5도는 본 발명의 제1 실기예에 따른 데이터 구동 회로를 도시한 구역도로서, 패널의 상부에 형성되어 있는 상부 데이터 구동 회로(10)와 패널의 하부에 형성되어 있는 하부 데이터 구동 회로(20)로 나뉘어 있으며, 각반드시 데이터선은 번갈아 가며 상부 및 하부 데이터 구동 회로(10,20)와 연결되어 있다.5 is a sectional view showing a data driving circuit according to a first exemplary embodiment of the present invention, in which an upper data driving circuit 10 formed on an upper part of a panel and a lower data driving circuit 20 formed on a lower part of a panel are shown. The data lines are alternately connected to the upper and lower data driving circuits 10 and 20.
그러면, 제6a도에 도시한 홀수 필드일 때의 개폐 신호의 타이밍도, 제6b도에 도시한 짝수 필드일 때의 개폐 신호의 타이밍도, 제7a도에 도시한 상부 데이터 구동 회로에서 내보내는 화상 신호의 타이밍도 및 제7b도에 도시한 하부 데이터 구동 회로에서 내보내는 화상 신호의 타이밍도를 참고로 하여 본 발명에 따른 액정 표시 장치의 구동 방법을 상세히 설명한다.Then, the timing of the open / close signal in the odd field shown in FIG. 6A, the timing of the open / close signal in the even field shown in FIG. 6B, and the image signal sent out from the upper data driving circuit shown in FIG. The driving method of the liquid crystal display device according to the present invention will be described in detail with reference to the timing diagram of and the timing diagram of the image signal emitted from the lower data driving circuit shown in FIG. 7B.
먼저, 두 개 선 동시 구동 방식을 따라, 홀수 필드일 때에는 제6a도에서처럼 첫째·둘째 게이트선, 셋째·넷째 게이트선 따위로 두 게이트선을 하나의 단위로 묶어 차례로 신호를 인가하고, 짝수 필드일때에는 제6b도에서처럼 첫째 게이트선, 둘째·셋째 게이트선, 넷째·다섯째 게이트선 따위로 두 게이트선을 하나의 단위로 묶어 차례로 신호를 인가한다.First, according to the simultaneous operation of two lines, in the odd field, two gate lines are grouped into one unit such as the first, second, and third and fourth gate lines as shown in FIG. In this case, as shown in FIG. 6B, the first gate line, the second and third gate lines, and the fourth and fifth gate lines are grouped into one unit to apply signals in sequence.
다음, 어떤 한 묶음의 게이트선이 열리면, 상부 데이터 구동 회로와 하부 데이터 구동 회로는 서로 극성이 반대인 신호를 내보내고, 다음 게이트선 묶음이 열리면 상부 및 하부 데이터 구동 회로는 신호의 극성을 반전시켜 내보낸다. 예를 들면, 제7a도 및 7b도에 도시한 바와 같이, 어떤 한 게이트선 묶음이 열릴 때 상부 데이터 구동 회로에서 (+)극성의 화상 신호를 인가하면, 하부 데이터 구동 회로는 (-)극성의 신호를 내보내고, 그 다음 게이트선 묶음이 열리면 이전과는 반대로 상부 데이터 구동 회로에서는 상부 데이터 구동 회로에서 (-)극성의 화상 신호를 인가하면, 하부 데이터 구동 회로는 (+)극성의 신호를 내보낸다.Next, when a bundle of gate lines is opened, the upper data driver circuit and the lower data driver circuit emit a signal of opposite polarity, and when the next bundle of gate lines is opened, the upper and lower data driver circuits reverse the polarity of the signal. send. For example, as shown in Figs. 7A and 7B, if an image signal of (+) polarity is applied from the upper data driving circuit when any one of the gate line bundles is opened, the lower data driving circuit is made of (-) polarity. When the signal is sent out and the next bundle of gate lines is opened, the upper data driving circuit, in contrast to the previous one, applies a negative polarity image signal from the upper data driving circuit, and the lower data driving circuit emits a positive polarity signal. .
이렇게 하면, 결국 행을 따라서는 두 극성이 번갈아 나타나고, 열을 따라서는 두 열마다 극성이 바뀌어 나타나는 꼴이 된다.This results in two polarities alternated along the rows, and two polarities reversed along the columns.
그리고, 동일한 프레임 내에서는 필드에 따라 화상 신호의 극성은 반전되지 않고 프레임이 바뀌면 화상 신호의 극성이 반전된다. 예를 들면, 어떤 한 프레임 홀수 필드에서 N째 묶음의 화소 행에 대하여 (+)극성의 화상 신호가 인가되면, 그 프레임 짝수 필드에서도 N째 묶음의 화소 행에 대하여 (+)극성의 화상 신호가 인가된다. 그러나 그 다음 프레임의 홀수 필드 및 짝수 필드에서는 N째 묶음의 화소 행에 대하여 (-)극성의 신호가 인가된다.In the same frame, the polarity of the image signal is not inverted in accordance with the field. When the frame is changed, the polarity of the image signal is inverted. For example, if a positive polarity image signal is applied to an N th pixel row in a frame odd field, a positive polarity image signal is applied to an N th pixel row even in the even frame field. Is approved. However, in the odd field and the even field of the next frame, a negative polarity signal is applied to the N-th bundle of pixel rows.
이를 도시한 도면이 제8a도 내지 8e도로서 8a도는 첫째 프레임 홀수 필드에서의 화상 신호의 극성을 나타낸 것이고, 8b도는 첫째 프레임 짝수 필드, 8c도는 둘째 프레임 홀수 필드, 8d도는 셋째 프레임 짝수 필드, 8e도는 셋째 프레임 짝수 필드에서의 극성을 나타낸 것이다.8a to 8e show the polarity of the image signal in the first frame odd field, 8b shows the first frame even field, 8c shows the second frame odd field, 8d shows the third frame even field, and 8e shows the polarity of the image signal. Figure shows the polarity in the third frame even field.
여기에서 알 수 있는 바와 같이, 화상 신호의 극성은 동일한 필드내에서는 행을 따라서 두 극성이 번갈아 나타나고 열을 따라서는 두 열마다 극성이 바뀌어 나타난다. 또, 동일한 프레임 내에서는홀수 필드 및 짝수 필드에서 동일 순서에 있는 화소 행 묶음에 대해서는 동일한 극성이 나타난다.그러나 프레임이 바뀌면 동일한 순서에 있는 화소 행 묶음에서도 서로 반대 극성이 된다.As can be seen here, the polarities of the image signals appear alternately in the same field in two polarities along the rows and in the two columns along the columns. In the same frame, the same polarity is shown for pixel rows in the same order in odd and even fields. However, when the frames are changed, the polarities in the same order become opposite polarities.
이와 같이 함으로써 서로 인접하는 화소 열의 화소들은 서로 반전된 극성의 신호가 인가되므로 플리커가 줄어든다.In this way, the pixels of the adjacent pixel columns are applied with signals of inverted polarity, so that flicker is reduced.
다음, 제8도를 참고로 하여 본 발명의 제2 실시예에 따른 다결정 규소 박막 트랜지스터 액정 표시 장치의 구동 방법을 상세히 설명한다.Next, a method of driving the polycrystalline silicon thin film transistor liquid crystal display according to the second exemplary embodiment of the present invention will be described in detail with reference to FIG. 8.
본 실시예에 따른 게이트 구동 회로는 제1 실시예에서와 동일하게 이루어져 있다.(제4도 참고)The gate driving circuit according to the present embodiment is constituted in the same manner as in the first embodiment (see FIG. 4).
본 실시예에 다른 데이터 구동 회로는 제1 실시예에서와는 조금 다른 구조를 택하고 있다. 즉, 제8도에 도시한 바와 같이 패널의 상부에 형성되어 있는 상부 데이터 구동 회로(10)와 패널의 하부에 형성되어 있는 하부 데이터 구동 회로(20)는 각각 시프트 레지스터, 이와 연결되어 있는 다수의 펄스 생성기(pulse generator) 및 이와 연결되어 있는 다수의 트랜스미션 게이트(transmission gate)를 포함한다.The data driving circuit according to the present embodiment has a slightly different structure from that in the first embodiment. That is, as shown in FIG. 8, the upper data driving circuit 10 formed on the upper part of the panel and the lower data driving circuit 20 formed on the lower part of the panel are respectively shift registers and a plurality of connected parts thereof. It includes a pulse generator and a plurality of transmission gates connected thereto.
또, 본 실시예에서는 세 개의 데이터선이 하나의 묶음이 되어 각 묶음이 번갈아 가며 상부 및 하부 데이터 구동 회로(10,20)에 연결되어 있다.In this embodiment, three data lines are bundled into one bundle, and the respective bundles are alternately connected to the upper and lower data driving circuits 10 and 20.
이를 좀 더 상세히 설명한다.This is explained in more detail.
각 데이터선은 P 모스 트랜지스터(MOS transistor) 및 N 모스 트랜지스터가 결합된 트랜스미션 게이트(TG1, TG2, TG3)의 출력 단자와 연결되어 있다. 한 묶음 내의 세 개의 데이터선과 각각 연결되어 있는 세 개의 트랜스미션 게이트(TG1, TG2, TG3)의 두 제어 단자는 하나의 펄스 생성기(12)에 대하여 서로 병렬로 연결되어 있다.Each data line is connected to an output terminal of the transmission gates TG1, TG2, and TG3 to which a P MOS transistor and an N MOS transistor are coupled. Two control terminals of three transmission gates TG1, TG2, and TG3, which are respectively connected to three data lines in a bundle, are connected in parallel to one pulse generator 12.
또, 트랜스미션 게이트(TG1, TG2, TG3)의 입력 단자는 화상 신호를 내보내는 세 개의 신호선(R, G, B)에 각각 연결되어 있다.In addition, the input terminals of the transmission gates TG1, TG2, and TG3 are connected to three signal lines R, G, and B for outputting image signals, respectively.
이러한 구조를 택하고 있는 본 실시예는 제1 실시예와는 기본적으로 동일한 구동 방식을 택하고 있으나, 제1 실시예와는 달리 세 개의 데이터선을 한 묶음으로 하여 동시에 신호를 출력하는 구조를 택하고 있기 때문에 화상 신호를 인가하는 시간이 제1 실시예에 비하여 3배로 늘어난다.This embodiment adopting the above structure basically adopts the same driving method as the first embodiment, but unlike the first embodiment, it adopts a structure in which three data lines are bundled and output signals simultaneously. As a result, the time for applying the image signal is tripled as compared with the first embodiment.
세 개의 데이터선에 동시에 신호를 인가하기 위해서는 펄스 생성기(12)가 시프트 레지스터(11)의 출력으로부터 트랜스미션게이트(TG1, TG2, TG3)를 개폐하는 적절한 신호를 만들고 이 신호에 따라 하나의 펄스 생성기(12)에 연결된 세 개의 트랜스미션 게이트(TG1, TG2, TG3)가 동시에 도통 또는 불통되고, 트랜스미션 게이트(TG1, TG2, TG3)가 도통되어 있는 동안 세 신호선(R, G, B)으로부터 오는 신호가 각각 세 데이터선으로 입력된다.To apply a signal to three data lines simultaneously, the pulse generator 12 generates an appropriate signal for opening and closing the transmission gates TG1, TG2, TG3 from the output of the shift register 11 and according to this signal, one pulse generator ( Three transmission gates (TG1, TG2, TG3) connected to 12) are simultaneously turned on or off, and the signals from the three signal lines (R, G, B) are respectively transmitted while the transmission gates (TG1, TG2, TG3) are turned on. Input is made with three data lines.
여기에서 세 개의 데이터선을 한 묶음으로 하는 것은 컬러 표시를 할 때의 기본적인 세 가지 색상인 적, 녹, 청을 하나의 묶음으로 하여 구동하기 위함이다.In this case, the three data lines are bundled in order to drive the three basic colors of red, green, and blue in one bundle.
본 실시예에 의하여 나타나는 극성은 제8a도 내지 8e도에 나타낸 것과 동일하다. 단, 제8a도 내지 8e도에서 하나의 화소로 표시된 것이 본 실시예에서는 세 개의 화소에 해당한다는 점을 유의하여야 한다.The polarity shown by this embodiment is the same as that shown in FIGS. 8A to 8E. However, it should be noted that what is represented by one pixel in FIGS. 8A to 8E corresponds to three pixels in this embodiment.
이와 같이 본 발명에 따른 행렬형 표시 장치에서는 두 개 선 동시 주사 방식과 점 반전 방식을 혼합하여 사용함으로써 종래의 두 개 선 동시 주사 방식에서 나타나는 플리커의 발생을 방지할 수 있다.As described above, in the matrix display device according to the present invention, by using a combination of the two-line simultaneous scanning method and the point inversion method, it is possible to prevent the generation of flicker that occurs in the conventional two-line simultaneous scanning method.
Claims (20)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950066703A KR100218525B1 (en) | 1995-12-29 | 1995-12-29 | Driving method and circuit for display device of matrix type |
JP8095386A JPH09190162A (en) | 1995-12-29 | 1996-04-17 | Method and circuit for driving matrix display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950066703A KR100218525B1 (en) | 1995-12-29 | 1995-12-29 | Driving method and circuit for display device of matrix type |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970050081A KR970050081A (en) | 1997-07-29 |
KR100218525B1 true KR100218525B1 (en) | 1999-09-01 |
Family
ID=19447417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950066703A KR100218525B1 (en) | 1995-12-29 | 1995-12-29 | Driving method and circuit for display device of matrix type |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH09190162A (en) |
KR (1) | KR100218525B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7391401B2 (en) | 2002-12-04 | 2008-06-24 | Samsung Electronics Co., Ltd. | Liquid crystal display, and apparatus and method of driving liquid crystal display |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3406492B2 (en) | 1997-05-26 | 2003-05-12 | シャープ株式会社 | LCD panel |
US6366271B1 (en) | 1997-11-13 | 2002-04-02 | Mitsubishi Denki Kabushiki Kaisha | Method for driving a liquid crystal display apparatus and driving circuit therefor |
KR100543023B1 (en) * | 1997-12-31 | 2006-03-24 | 삼성전자주식회사 | Driving circuit for liquid crystal display device |
KR20020065991A (en) * | 2001-02-08 | 2002-08-14 | 삼성전자 주식회사 | A liquid crystal display device for thin film transistor |
GB0323622D0 (en) | 2003-10-09 | 2003-11-12 | Koninkl Philips Electronics Nv | Electroluminescent display-devices |
GB0323767D0 (en) * | 2003-10-10 | 2003-11-12 | Koninkl Philips Electronics Nv | Electroluminescent display devices |
JP2005215584A (en) | 2004-02-02 | 2005-08-11 | Ricoh Co Ltd | Image display device and polarity-inverted ac driving method |
JP2005345603A (en) * | 2004-06-01 | 2005-12-15 | Hitachi Displays Ltd | Liquid crystal display apparatus and driving method for same |
US7742034B2 (en) * | 2004-07-02 | 2010-06-22 | Koninklijke Philips Electronics N.V. | Color display |
JP4572095B2 (en) * | 2004-07-15 | 2010-10-27 | Nec液晶テクノロジー株式会社 | Liquid crystal display device, portable device, and driving method of liquid crystal display device |
JP2007094027A (en) * | 2005-09-29 | 2007-04-12 | Sanyo Epson Imaging Devices Corp | Electro-optic device and driving method thereof |
-
1995
- 1995-12-29 KR KR1019950066703A patent/KR100218525B1/en not_active IP Right Cessation
-
1996
- 1996-04-17 JP JP8095386A patent/JPH09190162A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7391401B2 (en) | 2002-12-04 | 2008-06-24 | Samsung Electronics Co., Ltd. | Liquid crystal display, and apparatus and method of driving liquid crystal display |
Also Published As
Publication number | Publication date |
---|---|
JPH09190162A (en) | 1997-07-22 |
KR970050081A (en) | 1997-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6295043B1 (en) | Display and its driving method | |
JP2937130B2 (en) | Active matrix type liquid crystal display | |
US6396468B2 (en) | Liquid crystal display device | |
KR101703875B1 (en) | LCD and method of driving the same | |
KR100561946B1 (en) | LCD and its driving method | |
EP0466378A2 (en) | Liquid crystal display panel for reduced flicker | |
JP2009175468A (en) | Display | |
KR100218525B1 (en) | Driving method and circuit for display device of matrix type | |
WO2011007613A1 (en) | Display device and display device driving method | |
US7825886B2 (en) | Liquid crystal display device driven with a small number of data lines | |
JP3438190B2 (en) | TFT display device | |
JPH09114421A (en) | Color liquid crystal display device | |
KR20070031908A (en) | Display device and driving method of display device | |
KR20030033050A (en) | Display devices and driving method therefor | |
JPH07140933A (en) | Method for driving liquid crystal display device | |
JP3202345B2 (en) | Liquid crystal display | |
KR0171084B1 (en) | Display method and display device of image signal | |
JP3491814B2 (en) | Integrated circuit device and liquid crystal display device using the same | |
KR20050065634A (en) | Flat display device | |
KR100303449B1 (en) | Liquid crystal display apparatus for reducing a flickering and driving method of performing thereof | |
JP4995370B2 (en) | Display device | |
JPH02296286A (en) | Substrate for liquid crystal display and driving method thereof | |
JP2767238B2 (en) | Liquid crystal display | |
JPH09325738A (en) | Liquid crystal display device and its driving method | |
KR100212277B1 (en) | Display device and its driving method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19951229 |
|
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19951229 Comment text: Request for Examination of Application |
|
PG1501 | Laying open of application | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 19980714 Patent event code: PE09021S01D |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 19981209 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19990526 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19990610 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 19990611 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20020503 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20030509 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20040507 Start annual number: 6 End annual number: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20050506 Start annual number: 7 End annual number: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20060607 Start annual number: 8 End annual number: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20070528 Start annual number: 9 End annual number: 9 |
|
PR1001 | Payment of annual fee |
Payment date: 20080528 Start annual number: 10 End annual number: 10 |
|
PR1001 | Payment of annual fee |
Payment date: 20090515 Start annual number: 11 End annual number: 11 |
|
PR1001 | Payment of annual fee |
Payment date: 20100512 Start annual number: 12 End annual number: 12 |
|
PR1001 | Payment of annual fee |
Payment date: 20110516 Start annual number: 13 End annual number: 13 |
|
PR1001 | Payment of annual fee |
Payment date: 20120515 Start annual number: 14 End annual number: 14 |
|
FPAY | Annual fee payment |
Payment date: 20130531 Year of fee payment: 15 |
|
PR1001 | Payment of annual fee |
Payment date: 20130531 Start annual number: 15 End annual number: 15 |
|
FPAY | Annual fee payment |
Payment date: 20140530 Year of fee payment: 16 |
|
PR1001 | Payment of annual fee |
Payment date: 20140530 Start annual number: 16 End annual number: 16 |
|
FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 17 |
|
PR1001 | Payment of annual fee |
Payment date: 20150601 Start annual number: 17 End annual number: 17 |
|
EXPY | Expiration of term | ||
PC1801 | Expiration of term |