KR100203404B1

KR100203404B1 - 편향구동회로

Info

Publication number: KR100203404B1
Application number: KR1019960054129A
Authority: KR
Inventors: 권중열; 히데끼 코후네
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1996-11-14
Filing date: 1996-11-14
Publication date: 1999-06-15
Also published as: US5962994A; KR19980035712A

Abstract

본 발명은 편향구동회로에 관한 것으로, 동기신호를 소정의 동기구동신호로 변환하여 출력시키는 동기신호구동부와; 상기 동기신호구동부로 부터의 동기구동신호가 인가되는 시점으로 부터 시작하여 제한된 펄스폭을 갖는 편향구동신호를 출력하는 편향신호구동부와; 상기 편향신호구동부로 부터의 소정의 편향구동신호에 기초하여 상기 CRT측으로 편향신호를 출력하는 편향신호출력부를 구비하여 구성되어, 편향신호를 고주파로 구동시킬 수 있고, 제조하기 용이하다.

Description

편향구동회로(Deflection Driving Circuit)

본 발명은 편향회로에 관한 것으로, 좀 더 구체적으로는 편향신호를 고주파로 구동시킬 수 있는 편향구동회로에 관한 것이다.

모니터는 컴퓨터로 부터의 텍스트자료 또는 그래픽자료를 표시시켜 사용자로 하여금 시각적으로 볼 수 있도록 하는 인터페이스기능을 갖는 주변기기이다.

이러한 모니터는 표시시키고자 하는 영상 또는 화상의 종류에 따라 다양한 텍스트모드 또는 그래픽모드로서 동작되도록 되어있다. 따라서, 컴퓨터는 단순한 텍스트자료를 표시하고자 하는 경우에는 텍스트모드에 해당되는 동기신호를 출력하면서 텍스트자료를 전송하여 표시한다.

또한, 그래픽자료를 표시하고자 하는 경우에는 소정의 해상도와 색상표시범위를 갖는 그래픽모드에 해당되는 동기신호를 출력하면서 그래픽자료 또는 영상자료를 전송하여 표시하도록 한다.

상기와 같이 모니터로 전송된 동기신호는, 소정의 편향회로에 공급되어 CRT의 편향을 제어하게 된다.

도 1은 종래의 실시예에 따른 플라이백(FLYBACK)방식의 편향구동회로를 도시한 도면으로, Q1은 입력구동트랜지스터, R1은 댐퍼저항, C1은 댐퍼캐패시터, T1은 구동트랜스, Q2는 출력구동트랜지스터, DY는 편향요크, C2는 공진캐패시터, D1는 댐퍼다이오드를 각각 나타낸다.

먼저, 소정주기를 갖는 펄스상태의 동기신호(SYNC)가 입력구동트랜지스터(Q1)의 베이스에 입력되게 된다. 그러면, 입력구동트랜지스터(Q1)는 하이레벨이 입력되는 기간동안은 스위칭온되고, 로우레벨이 입력되는 기간동안은 스위칭오프된다.

이때, 입력구동트랜지스터(Q1)가 임의의 시점에서 스위칭온 되면, 전원(Ebb)으로 부터의 소정의 전류가 구동트랜스(T1)의 1차측코일을 통해 접지로 흐르게 됨으로써, 구동트랜스(T1)의 1차측에 소정의 에너지가 축적되게 된다.

계속해서, 입력구동트랜지스터(Q1)가 소정의 시점에서 스위칭오프되면, 입력구동트랜지스터(Q1)의 콜렉터와 에미터간이 개방됨으로써, 상기 구동트랜스(T1)의 1차측코일에 축적된 에너지가 부방향의 기전력(이하, 역기전력이라함)을 발생시키게 된다. 이때 발생되는 역기전력에 의한 전압을 플라이백(FLYBACK)전압이라 한다.

이와 같이 구동트랜스(T1)의 1차측코일에 발생된 역기전력은 2차측으로 전송되어, 정방향의 기전력(이하, 기전력이라함)을 발생시킨다.

따라서, 출력구동트랜지스터(Q2)의 베이스와 에미터간에는 상기 기전력에 의한 소정의 베이스전류(이하, 구동전류라함)가 흐르게 됨으로써, 출력구동트랜지스터(Q2)가 스위칭온되게 된다. 여기서 상기 구동전류는 출력구동트랜지스터(Q2)가 완전히 포화되도록 충분히 큰 값이 되게 된다.

상기 출력구동트랜지스터(Q2)가 스위칭온동작을 하게 되면, 소정의 전원(Ebb)으로 부터의 전류가 편향요크(DY)를 통해 접지로 흐르게 됨으로써, 편향요크(DY)에는 소정의 에너지가 축적되게 된다. 그리고, 공진캐패시터(C2)에 축적된 에너지는 출력구동트랜지스터(Q2)의 스위칭온 동작에 의해 방전되게 된다.

이어서, 출력구동트랜지스터(Q2)가 스위칭오프동작을 하게 되면, 편향요크(DY)에 축적된 에너지에 의해 편향오크(DY)와 캐패시터(C2)간에 자유진동이 개시되고, 편향신호(DOUT1)로서 출력되게 된다.

따라서, 편향신호(DOUT1)는 편향요크(DY)와 공진캐패시터(C2)에 의한 직렬공진에 의해 편향신호(DOUT1)가 출력되게 된다.

그런데, 상기한 바와 같은 종래의 플라이백방식에 의한 편향출력회로는 출력구동트랜지스터(Q2)의 베이스와 에미터간의 구동전류가 포화상태로 흐르기 때문에 출력구동트랜지스터(Q2)내부에 홀축적전하가 발생된다. 따라서, 구동전류를 차단시키는 시점에서 출력구동트랜지스터(Q2)가 즉시 스위칭오프되지 않고 소정의 시간만큼 지연되게 된다(이를 홀축적지연시간 Tstr이라 한다). 이 홀축적지연시간(Tstr)은 구동전류가 증가됨에 따라 비례하여 증가하게 된다.

그러므로, 편향신호(DOUT1)의 주파수를 소정의 값 이상으로 높여 구동시키기 불가능하게 된다.

이러한 문제점을 해결하기 위해, 상기 출력구동트랜지스터(Q2)를 MOSFET로 구성하게 되면, 상기와 같은 홀축적지연시간(Tstr)에 의한 편향신호(DOUT1)의 주파수에 대한 제한점은 없어지게 되겠지만, MOSFET는 바이폴라형의 트랜지스터보다 고가일 뿐아니라 고내압용으로 만들기 어려워 적용하기 힘든 문제점이 있다.

따라서, 본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 편향신호를 고주파로 구동시킬 수 있고, 제조하기 용이한 편향구동회로를 제공함에 그 목적이 있다.

도 1은 종래의 실시예에 따른 플라이백방식의 편향구동회로도;

도 2는 본 발명의 실시예에 따른 편향구동회로를 개략적으로 도시한 블록도;

도 3은 도 2에 도시된 본 발명의 실시예를 상세하게 도시한 회로도;

도 4는 본 발명의 실시예에서 홀축적전하제거회로의 구성을 나타낸 도면;

도 5는 도 3에 도시된 본 발명의 실시예의 회로도에서 각 부의 신호의 파형을 도시한 도면;

도 6은 도 5의 파형도에서 에미터 및 베이스전위의 턴오프파형을 상세하게 도시한 도면.

*도면의 주요 부분에 대한 부호의 설명

100 : 동기신호구동부200 : 편향신호구동부

300 : 편향신호출력부Ebb1 : 편향신호구동전원

D11 : 제너다이오드D10 : 베이스전위상승제한다이오드

Q11 : 동기신호구동트랜지스터Q10 : 편향신호구동FET

R10 : 베이스구동저항R11 : 코일구동저항

R12 : 코일전력댐핑저항L10 : 홀축적전하제거코일

상술한 목적을 달성하기 위해 제안된 본 발명의 특징에 의하면 편향구동회로는, 동기신호를 소정의 동기구동신호로 변환하여 출력시키는 동기신호구동부와; 상기 동기신호구동부로 부터의 동기구동신호가 인가되는 시점으로 부터 시작하여 제한된 펄스폭을 갖는 편향구동신호를 출력하는 편향신호구동부와; 상기 편향신호구동부로 부터의 소정의 편향구동신호에 기초하여 상기 CRT측으로 편향신호를 출력하는 편향신호출력부를 포함한다.

이 특징의 바람직한 실시예에 있어서, 상기 동기신호구동부는 동기신호입력단과 접지간에 접속되어 입력되는 동기신호를 소정의 레벨로 일정하게 유지시키는 제너다이오드와; 게이트는 동기신호가 입력되고 소스는 접지와 접속되어, 게이트로 입력되는 동기신호에 기초하여 스위칭됨으로써 드레인으로 동기구동신호를 출력하는 동기신호구동트랜지스터를 포함한다.

이특징의 바람직한 실시예에 있어서, 상기 편향신호구동부는 소정의 직류전원을 공급하는 편향신호구동전원과; 에미터는 상기 동기신호구동부로 부터의 동기구동신호와 접속되고 콜렉터는 편향구동신호를 출력하는 편향신호구동FET와; 상기 편향신호구동전원과 편향신호구동FET의 베이스간에 접속되어, 상기 편향신호구동전원으로 부터의 전류를 소정의 레벨로 제어하여 편향신호구동FET의 베이스에 인가시키는 베이스구동저항과; 캐소드는 상기 편향신호구동전원과 베이스구동저항간에 접속되고 애노드는 상기 베이스구동저항과 편향신호구동FET의 베이스간에 접속되어, 상기 편향신호구동FET의 베이스전위가 소정의 레벨이상으로 상승되지 않도록 제한시키는 베이스전위상승제한다이오드와; 일측이 상기 동기신호구동부로 부터의 동기구동신호와 접속되어, 상기 편향신호구동FET의 베이스와 에미터간에 역기전력을 발생시킴으로써, 상기 편향신호구동FET가 고속으로 동작될 수 있도록 제어하는 홀축적전하제거코일과; 상기 편향신호구동전원과 홀축적전하제거코일간에 접속되어, 상기 편향신호구동전원으로 부터의 전류를 소정의 레벨로 제어하여 홀축적전하제거코일에 인가시키는 코일구동저항과; 상기 홀축적전하제거코일의 양단간에 접속되어, 홀축적전하제거코일에 발생된 기전력을 소정의 레벨로 감쇄시키는 코일전력댐핑저항을 포함한다.

이 특징의 바람직한 실시예에 있어서, 상기 홀축적전하제거코일은 편향신호구동FET의 베이스와 에미터간의 홀축적전하의 제거시간이 1㎲이하가 되도록 임피던스값이 정해진다.

이하, 도 2내지 도 6을 참조하여 본 발명의 실시예를 상세히 설명한다.

도 2를 참조하면, 본 발명의 신규한 편향구동회로는 동기신호구동부(100)와, 편향신호구동부(200), 편향신호출력부(300), 베이스전위상승제한다이오드(D10), 홀축적전하제거코일(L10)를 구비하여, 편향신호를 고주파로 구동시킬 수 있고, 제조하기 용이하다.

그리고, 도 5는 도 3에 도시된 본 발명의 실시예의 회로도에서 각 부의 신호의 파형을 도시한 도면으로, A는 편향출력신호(DS_OUT)의 전압, B는 동기신호(SYNC_IN)의 파형, C는 편향신호구동FET(Q10)의 에미터전위파형, D는 편향신호구동FET(Q10)의 베이스전위파형, E는 홀축적전하제거코일(L10)로 흐르는 전류의 파형, F는 베이스구동저항(R10)으로 흐르는 전류의 파형을 각각 나타낸 것이다.

먼저, 도 5(B)에 도시된 바와 같이, 동기신호(SYNC_IN)가 T0-T1의 구간에서 하이레벨이면, 동기신호구동트랜지스터(Q11)가 스위칭온되어 편향신호구동FET(Q10)의 에미터가 접지측으로 접속되게 된다.

그러므로, 편향신호구동전원(Ebb1)으로 부터의 구동전류가 베이스구동저항(R10)과 편향신호구동FET(Q10)의 베이스 및 에미터를 통해 접지측으로 흐르게 됨으로써, 편향신호구동FET(Q10)가 스위칭온동작되게 되고, 편향신호구동FET(Q10)의 에미터전위(Ee)는 0레벨상태가 된다.

이때, 홀축적전하제거코일(L10)에는 다음 식 1같은 전류(IL10)가 흐르게 된다.

[식 1]

여기서, t는 전류가 흐른 시간을 나타낸다.

상기 홀축적전하제거코일(L10)에 흐르는 전류(IL10)는 도 5(E)에 도시된 바와 같은 파형을 나타낸다.

이어서, 동기신호(SYNC_IN)가 T1의 시점에서 로우레벨로 반전되면, 동기신호구동트랜지스터(Q11)가 스위칭오프되어 편향신호구동FET(Q10)의 에미터와 접지간의 접속이 차단되게 된다.

따라서, 상기 홀축적전하제거코일(L10)에 축적된 에너지에 의해 홀축적전하제거코일(L10)의 양단간에는 역기전력이 발생되게 되는데, 편향신호구동FET(Q10)의 에미터와 홀축적전하제거코일(L10)의 접속점의 전위가 편향신호구동전원(Ebb1)에 대해 정방향으로 발생되게 된다.

그러므로, 도 4에 도시된 바와 같은 홀축적전하제거루프가 구성되어, 편향구동트랜지스터(Q10)의 베이스와 에미터간이 역방향으로 바이어스됨에 따라, 편향구동트랜지스터(Q10)에 축적된 홀전하가 제거되게 된다.

이때, 상기 편향신호구동FET(Q10)의 에미터의 전위는 도 6(C)와 같고, 베이스의 전위는 도 6(D)와 같이 나타나게 되어, 베이스-에미터간의 역바이어스전압(Vrbe)은 다음식과 같이 나타나게 된다.

[식 2]

그리고, 상기 역바이어스전압(Vrbe)은 코일전력댐핑저항(R12)에 의해 급속히 감쇄됨으로써, 도 6에 도시된 바와 같이 예컨대 약 0.5㎲일 때, 홀축적전하가 모두 소거되게 된다.

이와같이 편향신호구동FET(Q10)가 약 0.5㎲의 지연시간을 갖고 스위칭오프되게 되면, 편향코일(DY10)에 축적된 에너지에 의해 편향코일(DY10)과 캐패시터(C10)간의 자유진동(Oscillation)이 개시됨으로써, 편향신호(DS_OUT)가 출력되게 된다.

한편, 상기 자유진동에 따라 상기 편향신호구동FET(Q10)의 콜렉터전위가 상승됨으로써, 베이스 및 에미터의 전위(Eb, Ee)가 접합용량누설전류 등의 원인으로 도 6의 0.5∼3.5㎲구간에 도시된 바와 같이 상승하게 된다. 그러나, 상기 편향신호구동FET(Q10)의 베이스의 전위(Eb)는, 베이스전위상승제한다이오드(D10)에 의해 편향신호구동전원(Ebb1)이상으로 과대히 상승하지 않도록 제한되게 된다. 따라서, 상기 편향신호구동FET(Q10)는 저내압의 트랜지스터로 구성할 수 있게 된다.

상기 홀축적전하제거코일(L10)은 식 3에 나타낸 바와 같이, 편향신호구동FET(Q10)의 홀축적전하를 제거하는데 충분한 에너지를 축적하도록 임피던스값이 결정된다.

[식 3]

L10 =

여기서, TurnOn은 홀축적전하트랜지스터(Q10)의 스위칭온시간이고, Pstr은 홀축적전하제거에 필요한 에너지이다.

본 발명은 종래의 편향회로는 편향신호의 주파수를 소정의 값 이상으로 높여 구동시키기 불가능할 뿐 아니라, 이러한 문제점을 해결하기 위해 출력구동트랜지스터를 MOSFET로 구성하게 되면 상기와 같은 홀축적지연시간에 의한 편향신호의 주파수에 대한 제한점은 없어지게 되나 바이폴라형의 트랜지스터보다 고가일 뿐아니라 고내압용으로 만들기 어려워 적용하기 힘든 문제점을 해결한 것으로, 편향신호를 고주파로 구동시킬 수 있고, 제조하기 용이하다.

Claims

소정의 동기신호(SYNC_IN)에 기초하여 CRT에 편향신호(DS_OUT)를 공급하는 편향회로에 있어서,

동기신호(SYNC_IN)를 소정의 동기구동신호(SYNC_DRV)로 변환하여 출력시키는 동기신호구동부(100)와;

상기 동기신호구동부(100)로 부터의 동기구동신호(SYNC_DRV)가 인가되는 시점으로 부터 시작하여 제한된 펄스폭을 갖는 편향구동신호(DEF_DRV)를 출력하는 편향신호구동부(200)와;

상기 편향신호구동부(200)로 부터의 소정의 편향구동신호(DEF_DRV)에 기초하여 상기 CRT측으로 편향신호(DS_OUT)를 출력하는 편향신호출력부(300)를 구비하여 구성된 것을 특징으로 하는 편향구동회로.
제 1 항에 있어서,

상기 동기신호구동부(100)는 동기신호입력단과 접지간에 접속되어 입력되는 동기신호를 소정의 레벨로 일정하게 유지시키는 제너다이오드(D11)와;

게이트는 동기신호(SYNC_IN)가 입력되고 소스는 접지와 접속되어, 게이트로 입력되는 동기신호에 기초하여 스위칭됨으로써 드레인으로 동기구동신호(SYNC_DRV)를 출력하는 동기신호구동트랜지스터(Q11)를 구비하여 구성된 것을 특징으로 하는 편향구동회로.
제 1 항에 있어서,

상기 편향신호구동부(200)는 소정의 직류전원을 공급하는 편향신호구동전원(Ebb1)과;

에미터는 상기 동기신호구동부(100)로 부터의 동기구동신호(SYNC_DRV)와 접속되고 콜렉터는 편향구동신호를 출력하는 편향신호구동FET(Q10)와;

상기 편향신호구동전원(Ebb1)과 편향신호구동FET(Q10)의 베이스간에 접속되어, 상기 편향신호구동전원(Ebb1)으로 부터의 전류를 소정의 레벨로 제어하여 편향신호구동FET(Q10)의 베이스에 인가시키는 베이스구동저항(R10)과;

캐소드는 상기 편향신호구동전원(Ebb1)과 베이스구동저항(R10)간에 접속되고 애노드는 상기 베이스구동저항(R10)과 편향신호구동FET(Q10)의 베이스간에 접속되어, 상기 편향신호구동FET(Q10)의 베이스전위가 소정의 레벨이상으로 상승되지 않도록 제한시키는 베이스전위상승제한다이오드(D10)와;

일측이 상기 동기신호구동부(100)로 부터의 동기구동신호(SYNC_DRV)와 접속되어, 상기 편향신호구동FET(Q10)의 베이스와 에미터간에 역기전력을 발생시킴으로써, 상기 편향신호구동FET(Q10)가 고속으로 동작될 수 있도록 제어하는 홀축적전하제거코일(L10)과;

상기 편향신호구동전원(Ebb1)과 홀축적전하제거코일(L10)간에 접속되어, 상기 편향신호구동전원(Ebb1)으로 부터의 전류를 소정의 레벨로 제어하여 홀축적전하제거코일(L10)에 인가시키는 코일구동저항(R11)과;

상기 홀축적전하제거코일(L10)의 양단간에 접속되어, 홀축적전하제거코일(L10)에 발생된 기전력을 소정의 레벨로 감쇄시키는 코일전력댐핑저항(R12)을 구비하여 구성된 것을 특징으로 하는 편향구동회로.
제 3 항에 있어서,

상기 홀축적전하제거코일(L10)은 편향신호구동FET(Q10)의 베이스와 에미터간의 홀축적전하의 제거시간이 1㎲이하가 되도록 임피던스값이 정해지는 것을 특징으로 하는 편향구동회로.