KR100200845B1

KR100200845B1 - 디지탈 자기기록재생장치에 있어서 데이타 재생방법 및 회로

Info

Publication number: KR100200845B1
Application number: KR1019950005708A
Authority: KR
Inventors: 박지훈
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1995-03-18
Filing date: 1995-03-18
Publication date: 1999-06-15
Anticipated expiration: 2015-03-18
Also published as: JP2766245B2; KR960035571A; JPH08263803A; US5880898A

Abstract

본 발명은 디지탈 자기기록재생장치에 있어서 데이타 재생방법 및 회로에 관한 것으로서, 재생증폭기, 재생등화기, 데이타 검출기, 재생클럭 복구부와 데이타/클럭 동기부를 구비한 종래의 데이타 재생회로에 글리치 에러 제거부를 더 구비하도록 구성된다. 따라서, 기록매체에 기록된 디지탈 데이타의 복원시 발생할 수 있는 글리치 에러를 재생클럭과의 동기 이전에 제거함으로써 후단에 설치되는 장치들의 오동작을 방지하고, 전체 재생계의 비트 에러율을 개선시킬 수 있다.

Description

디지탈 자기기록재생장치에 있어서 데이타 재생방법 및 회로

제1도는 디지탈 자기기록재생장치에 있어서 종래의 데이타 재생회로를 나타낸 블럭도,

제2a~제2c도는 글리치 에러 발생시 제1도에 따른 각부의 동작파행도.

제3도는 디지탈 자기기록재생장치에 있어서 본 발명에 의한 데이타 재생회로를 나타낸 블록도.

제4도는 제3도에 있어서 글리치 에러 제거부의 상세 회로도.

제5a~5h도는 글리치 에러 발생시 제4도에 따른 각부의 동작파형도.

* 도면의 주요부분에 대한 부호의 설명

10 : 재생증폭기 20 : 재생등화기

30 : 데이타 검출기 40 : 재생클럭 복구부

50 : 데이타/클럭 동기부 60 : 데이타 인식펄스 발생기

70 : 데이타 에지 검출기 71 : 데이타 하강에지 검출기

72 : 데이타 상승에지 검출기 80 : 데이타 복구기

100 : 글리치 에러 제거부

본 발명은 디지탈 자기기록재생장치에 있어서 데이타 재생방법 및 회로에 관한 것으로, 특히 기록매체에 기록된 디지탈 데이타의 복원시 발생할 수 있는 글리치 에러를 재생클럭과의 동기 이전에 제거함으로써 기록매체로부터 디지탈 데이타를 충실히 재생하기 위한 데이타 재생방법 및 회로에 관한 것이다.

제1도는 디지탈 자기기록재생장치에 있어서 종래의 데이타 재생회로를 나타낸 블럭도이다.

제1도를 참조하면, 재생헤드(도시되지 않음)를 통해 기록매체로부터 재생된 디지탈 데이타는 재생증폭기(1)에서 소정의 레벨기로 증폭하여 재생등화기(2)로 인가한다. 재생등화기(2)에서는 아날로그신호에 더 근사한 재생증폭기(1)의 출력신호, 즉 디지탈 데이타신호를 원래의 디지탈 데이타로의 전환이 용이하게끔 파형보정을 행한 후 데이타검출기(3)로 출력한다.

데이타 검출기(3)는 재생등화기(2)의 출력신호로 부터 재생 디지탈 데이타를 복구하여 데이타/클럭 동기부(5)로 출력하고, 재생클럭복구부(4)는 재생등화기(2)의 출력신호로 부터 재생 클럭을 복구하여 데이타/클럭 등기부(5)로 출력한다.

데이타/클럭 등기부(5)는 재생 디지탈 데이타와 재생 클럭을 동기시켜 출력한다.

일반적으로, 디지탈 자기기록재생장치에 있어서, 자기기록매체에 기록된 디지탈 데이타를 재생할 경우 재생 디지탈 데이타는, 자기기록매체 자체가 아날로그신호에 더 가까운 특성을 지니고 있고 자기기록매체의 미분특성으로 인하여 아날로그 신호특성을 갖게 된다.

그러나, 상술한 종래의 데이타 재생회로에 의해 아날로그 특성을 갖는 재생 디지탈 데이타에서 원래 디지탈 데이타로의 복원을 행하면 외부 노이즈의 영향 또는 재생등화기의 과다 고역강조특성 등에 의해 원치 않는 신호까지 검출되는 경우가 발생된다. 이 원치 않는 성분 즉, 글리치(glitch)는 검출된 디지탈 데이타 중에서 최고 주파수 성분의 데이타인 최소정보구간(Minimum Run Length)보다 훨씬 짧은 첨예한 디지탈 데이타 형태를 갖는데, 디지탈 데이타에 포함된 글리치 성분을 그대로 방치한 채 재생클럭과 동기시킬 경우 발생될 수 있는 문제점을 제2a~2c도에 도시하였다.

제2a~2c도에 있어서, 재생클럭(제2a도)의 상술에지에서 데이타와 클럭의 동기가 이루어진다고 가정하면, 즉 재생클럭(제2a)의 상승에지에서의 데이타 상태를 다음번 상승에지까지 계속 유지하는 경우, 제2b도에 도시된 바와 같이 글리치 #1, #3은 인식되지 않았으나, 글리치 #2, #4는 재생클럭(제2a도)의 '하이'논리레벨 구간에 일치되어 데이타/클럭 동기부(5)의 출력(제2c도)에서 에러로 검출되는 것을 알 수 있다.

따라서 본 발명의 목적은 상술한 문제점을 해결하기 위하여 디지탈 자기기록재생장치에 있어서, 기록매체에 기록된 디지탈 데이타의 복원시 발생할 수 있는 글리치 에러를 재생클럭과의 동기 이전에 제거함으로써 개록매체로부터 디지탈 데이타를 충실히 재생하기 위한 데이타 재생방법을 제공하는데 있다.

본 발명의 다른 목적은 상기 데이타 재생방법을 실현하는데 가장 적합한 회로를 제공하는데 있다.

상기 목적을 달성하기 위하여 디지탈 자기기록재생장치에 있어서 본 발명에 의한 데이타 재생방법은

재생헤드를 통해 기록매체로부터 재생된 디지탈 데이타로 부터 원래의 디지탈 데이타를 검출하는 데이타 검출과정 ;

상기 기록매체로부터 재생된 디지탈 데이타에서 재생클럭을 복구하는 재생클럭 복구과정 ;

상기 데이타 검출과정에서 검출된 원래의 디지탈 데이타에 포함된 글리치 에러를 제거하는 글리치 에러 제거과정 ; 및

상기 글리치 에러 제거과정에서 글리치 에러가 제거된 디지탈 데이타와 재생 클럭을 동기시켜 출력하는 데이타/클럭 동기과정을 포함하는 것을 특징으로 한다.

상기 다른 목적을 달성하기 위하여 디지탈 자기기록재생장치에 있어서 본 발명에 의한 데이타 재생회로는 재생헤드를 통해 기록매체로부터 재생된 디지탈 데이타를 소정의 레벨로 증폭하기 위한 재생증폭기 ;

상기 재생증폭기로 부터 출력되는 재생 디지탈 데이타를 원래의 디지탈 데이타로의 전환이 용이하도록 파형보정을 행하기 위한 재생동화기 ;

상기 재생등화기로 부터 출력되는 디지탈 데이타에서 원래의 디지탈 데이타를 검출하기 위한 데이타 검출기 ;

상기 재생등화기로 부터 출력되는 디지탈 데이타에서 재생클럭을 복구하기 위한 재생클럭 복구부 ;

상기 데이타 검출기에서 검출된 원래의 디지탈 데이타에 포함된 글리치 에러를 제거하기 위한 글리치 에러 제거부 ; 및

상기 글리치 에러 제거부에서 글리치 에러가 제거되어 출력되는 디지탈 데이타와 재생 클럭을 동기시켜 출력하기 위한 데이타/클럭 동기부를 포함하는 것을 특징으로 한다.

이러서 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예에 대하여 상세히 설명하기로 한다.

제3도는 디지탈 자기기록재생장치에 있어서 본 발명에 의한 데이타재생회로를 나타낸 블럭도이다.

제3도에 도시된 데이타 재생회로는 재생헤드(도시되지 않음)를 통해 기록매체로부터 재생된 디지탈 데이타를 증폭하기 위한 재생증폭기(10)와, 아날로그신호에 더 근사한 재생증폭기(10)의 출력신호를 원래의 디지탈 데이타로의 전환이 용이하게끔 파형보정을 행하기 위한 재생등화기(20)와, 재생등화기(2)의 출력신호로 부터 재생 디지탈 데이타를 복구하기 위한 데이타 검출기(30)와, 재생등화기(2)의 출력신호로 부터 재생 출력을 복구하기 위한 재생클럭 복구부(40)와, 재생 디지탈 데이타와 재생 클럭을 동기시켜 출력하기 위한 데이타/클럭 동기부(50)와, 데이타 검출기(30)와 데이타/클럭 동기부(50) 사이에 연결되며, 데이타 검출기(30)에서 복원된 디지탈 데이타에 포함된 글리치 에러를 제거하기 위한 글리치 에러 제거부(100)로 구성된다.

또한 글리치 에러 제거부(100)는, 데이타 검출기(30)에서 출력되는 디지탈 데이타에 포함된 글리치를 제외한 순수 데이타의 각 에지구간 즉 천이구간에서만 펄스를 발생하기 위한 데이타 인식펄스 발생기(60)와, 데이타 인식펄스 발생기(60)에서 출력되는 펄스신호의 데이타 검출기(30)에서 출력되는 글리치가 포함된 디지탈 데이타로 부터 순수 데이타의 에지부분을 검출하기 위한 데이타 에지 검출기(70)와, 데이타 에지 검출기(70)로 부터 출력되는 신호들을 조합하여 글리치가 제거된 순수 데이타로 복구하기 위한 데이타 복구기(80)로 구성된다.

또한, 데이타 에지 검출기(70)는 데이타 하강에지 검출기(71)와 데이타 상승에지 검출기(72)로 구성된다.

제4도는 제3도에 있어서 글리치 에러 제거부(100)의 상세블럭도이다.

제4도에 도시된 글리치 에러 제거부(100)에 있어서, 데이타 인식펄스 발생기(60)는 데이타 검출기(30)에서 검출된 디지탈 데이타를 미분하기 위한 미분기(61)와, 미분기(61)의 출력신호의 제1기준전압(-Vref)을 비교하여 구형파를 발생시키기 위한 제1비교기(62)와, 미분기(61)의 출력신호와 제2기준전압(+Vref)을 비교하여 구형파를 발생시키기 위한 제2비교기(63)로 구성된다.

또한, 데이타 에지 검출기(70)에서 데이타 하강에서 검출기(71)는 데이타 검출기(30)의 출력과 제1비교기(62)의 출력에 대하여 논리곱을 수행하는 앤드게이트(ANDI)로 구성되고, 데이타 상승에지 검출기(72)는 데이타 검출기(30)의 출력과 제2비교기(63)의 출력에 대하여 부논리곱을 수행하는 낸드게이트(NANDI)로 구성된다.

또한, 데이타 복구기(80)는 앤드게이트(AND1)의 출력을 반전클럭 신호로 인가하고, 낸드게이트(NAND1)의 출력을 반전리신호로 인가하고, J, K, 반전신호를 '하이'논리레벨로 둔 J-K 플립플롭(J-K F/F)으로 구성된다.

제5a~5h는 글리치 에러 발생시 제4도에 따른 각부의 동작파형도로서, 제5a도는 데이타 검출기(30)에서 검출된 디지탈 데이타. 제5b도는 미분기(61)의 출력신호, 제5c도는 제2비교기(63)의 출력신호, 제5d도는 낸드게이트(NAND1)의 출력신호, 제5e도는 제1비교기(62)의 출력신호, 제5f도는 앤드게이트(AND1)의 출력신호, 제5g도는 J-K플립플롭(J-K F/F)의 Q단자의 출력신호, 제5h도는 J-K 플립플롭(J-K F/F)의단자의 출력신호를 각각 나타낸다.

그러면 본 발명의 동작에 대하여 제3도 내지 제5a~5h도를 참조하여 설명하기로 한다.

자기기록매체로부터 재생되어 재생증폭기(10), 재생등화기(20)와 데이타 검출기(30)를 통과한 디지탈 데이타는 각종 기기 노이즈나 외부 방사 노이즈 등의 유입으로 인해 제5a도에 도시된 바와 같이 펄스 간격이 매우 좁은 첨예한 형태를 갖는 글피이 에러가 혼재한 데이타이다.

데이타 검출기(30)에서 출력되는 디지탈 데이타(제5a도)는 데이타 인식펄스 발생기(60) 내의 미분기(61)를 통해 미분되어 제5b도의 같은 신호를 출력한다. 이때 미분기(61)의 출력신호(제5b도)는 데이타 검출기(30)에서 출력되는 디지탈 데이타(제5a도)의 각 반전구간인 에지구간에서 파형이 위 또는 아래로 향하는 미분특성이 일어나며, 이러한 경우 적정 미분 시정수를 설정하면 글리치와 같이 펄스폭이 좁은 구간에서는 그 미분된 크기가 타 구간에 비해 훨씬 작게 됨을 알 수 있다. 이를 위해 제1비교기(62)와 제2비교기(63)에서는 각각 미분기(61)의 출력신호(제5b도)와 소정 크기의 제1 및 제2기준전압(-Vref, +Vref)를 비교하여 제1기준전압(-Vref) 이하의 구간과 제2기준전압(+Vref) 이상의 구간을 구형파(제5e도, 제5c도)로 검출한다. 즉, 제5c도는 미분기(61)의 출력신호(제5b도)에서 글리치를 제외한 순수 데이타의 상승에지가 미분된 구간만을, 제5e도는 미분기(61)의 출력신호(제5b도)에서 글리치를 제외한 순수 데이타의 하강에지가 미분된 구간만을 추출한다.

데이타 하강에지 검출기(71)인 앤드게이트(AND1)는 제1비교기(62)의 출력신호(제5e도)와 데이타 검출기(30)의 출력(제5a도)에 대하여 논리곱을 수행하여 제5f도와 같은 신호를 출력하고, 데이타 상승에지 검출기(72)인 낸드게이트(NAND1)는 제2비교기(63)의 출력신호(제5c도)와 데이타 검출기(30)의 출력(제5a도)에 대하여 부논리곱을 수행하여 제5d도와 같은 신호를 출력한다. 이때 제5d도의 각 하강에지는 데이타 검출기(30)에서 출력되는 디지탈 데이타(제5a도)의 순수 데이타 구간 중 상승에지와 일치하고, 제5f도의 각 하강에지는 데이타 검출기(30)에서 출력되는 디지탈 데이타(제5a도)의 순수 데이타 구간 중 하강에지와 일치한다.

데이타 복구기(60)의 J-K 플립플롭(J-K F/F)에서는 낸드게이트(NAND1)의 출력(제5도)을 반전 리단자(RESET)에 인가하고, 앤드게이트(ANDI)의 출력(제5f도)을 반전 클럭단자(CK)에 인가한 후, J.K 반전 단자(SET)를 '하이'논리레벨로 묶어 놓아 J-K 플립플롭(J-K F/F)을 토글상태로 만들어 제5h도에서와 같이출력단자에서 글리치가 제거된 데이타의 복구를 수행하게 된다.

상술한 바와 같이 디지탈 자기기록재생장치에 있어서, 본 발명에 의한 데이타 재생방법 및 회로에서는 기록매체에 기록된 디지탈 데이타의 복원시 발생할 수 있는 글리치 에러를 재생클럭과의 동기 이전에 제거함으로써 후단에 설치되는 장치들의 오동작을 방지하고, 전체 재생계의 비트 에러율을 개선시킬 수 있는 이점이 있다.

Claims

디지탈 자기기록재생장치에 있어서 (a) 재생헤드를 통해 기록매체로부터 재생된 디지탈 데이타로 부터 원래의 디지탈 데이타를 검출하는 데이타 검출과정; (b) 상기 기록매체로부터 재생된 디지탈 데이타에서 재생클럭을 복구하는 재생클럭 복구과정; (c) 상기 데이타 검출과정(a)에서 검출된 원래의 디지탈 데이타에 포함된 글리치 에러를 제거하는 글리치 에러 제거과정 ; 및 (d) 상기 글리치 에러 제거과정(c)에서 글리치 에러가 제거된 디지탈 데이타와 재생 클럭을 복구과정에서 출력된 재생클럭을 동기시켜 출력하는 데이타/클럭 동기과정을 포함하는 것을 특징으로 하는 데이타 재생방법.
재생헤드를 통해 기록매체로부터 재생된 디지탈 데이타를 소정의 레벨로 증폭하기 위한 재생증폭기, 상기 재생증폭기로부터 출력되는 재생 디지탈 데이타를 원래의 디지탈 데이타로의 전환이 용이하도록 파형보정을 행하기 위한 재생등화기, 상기 재생등화기로 부터 출력되는 디지탈 데이타에서 원래의 디지탈 데이타를 검출하기 위한 데이타 검출기, 상기 재생등화기로 부터 출력되는 디지탈 데이타에서 재생클럭을 복구하기 위한 재생클럭 복구부를 구비한 디지탈 자기기록재생장치에 있어서, 상기 데이타 검출기에서 검출된 원래의 디지탈 데이타에 포함된 글리치 에러를 제거하기 위한 글리치에러제거부 및 상기 글리치에러제거부에서 글리치에러가 제거되어 출력되는 디지탈 데이타와 상기 재생클럭복구부에서 출력된 재생클럭을 동기시켜 출력하기 위한 데이타/클럭 동기부를 더 포함하는 것을 특징으로 하는 데이타 재생회로.
제2항에 있어서, 상기 글리치 에러제거부는 데이타 검출기에서 검출되는 디지탈 데이타에 포함된 글리치를 제외한 순수 데이타의 각 에지구간 즉 에지구간에서 펄스를 발생하기 위한 데이타 인식펄스 발생기; 상기 데이타 인식펄스 발생기에서 출력되는 펄스신호와 상기 데이타 검출기에서 출력되는 글리치가 포함된 디지탈 데이타신호로 부터 순수 데이타의 에지부분을 검출하기 위한 데이타 에지 검출기 ; 및 상기 데이타 에지 검출기로 부터 출력되는 신호들을 조합하여 글리치 에러가 제거된 순수 데이타로 복구하기 위한 데이타 복구기로 구성된 글리치 에러제거부로 구성되는 것을 특징으로 하는 데이타 재생회로.
제3항에 있어서, 상기 데이타 인식펄스 발생기는 상기 데이타 검출기에서 검출된 디지탈 데이타를 미분하기 위한 미분기 ; 상기 미분기의 출력신호와 제1기준전압(-Vref)을 비교하고, 상기 제1기준전압(-Vref) 이하의 구간에 대하여 제1구형파를 발생시키기 위한 제1비교기 ; 및 상기 미분기의 출력신호와 제2기준전압(+Vref)을 비교하고, 상기 제2기준전압(+Vref) 이상의 구간에 대하여 제2구형파를 발생시키기 위한 제2비교기로 구성되는 것을 특징으로 하는 데이타 재생회로.
제3항에 있어서, 상기 데이타 에지 검출기는 상기 데이타 검출기의 출력과 상기 제1비교기의 출력에 대하여 논리곱을 수행하여 상기 데이타 검출기에서 검출된 디지탈 데이타의 하강에지를 검출하기 위한 앤드게이트 ; 및 상기 데이타 검출기의 출력과 상기 제2비교기의 출력에 대하여 부논리곱을 수행하여 상기 데이타 검출기에서 검출된 디지탈 데이타의 상승에지를 검출하기 위한 낸드게이트로 구성되는 것을 특징으로 하는 데이타 재생회로.
제3항에 있어서, 상기 데이타 복구기는 상기 앤드게이트의 출력을 반전클럭신호로 인가하고, 상기 낸드게이트의 출력을 반전리셋신호로 인가하고, J.K, 반전셋신호를 '하이'논리레벨로 둔 J-K 플립플롭으로 구성되는 것을 특징으로 하는 데이타 재생회로.