[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100206709B1 - 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법 - Google Patents

멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법 Download PDF

Info

Publication number
KR100206709B1
KR100206709B1 KR1019960041483A KR19960041483A KR100206709B1 KR 100206709 B1 KR100206709 B1 KR 100206709B1 KR 1019960041483 A KR1019960041483 A KR 1019960041483A KR 19960041483 A KR19960041483 A KR 19960041483A KR 100206709 B1 KR100206709 B1 KR 100206709B1
Authority
KR
South Korea
Prior art keywords
group
source
voltage
line
level
Prior art date
Application number
KR1019960041483A
Other languages
English (en)
Other versions
KR19980022360A (ko
Inventor
최정달
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960041483A priority Critical patent/KR100206709B1/ko
Priority to US08/932,452 priority patent/US5923587A/en
Priority to JP25738197A priority patent/JP4083846B2/ja
Publication of KR19980022360A publication Critical patent/KR19980022360A/ko
Priority to US09/305,239 priority patent/US6118696A/en
Application granted granted Critical
Publication of KR100206709B1 publication Critical patent/KR100206709B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명에 따른 불휘발성 반도체 메모리 셀 어레이는, 제1그룹 비트라인과 제1공통 소오스라인 사이에 채널이 서로 직렬로 연결되며 다수상태 데이타의 저장을 위하여 워드라인에 연결된 콘트롤 게이트와 데이터 저장용 부유 게이트 및 상기 채널을 통해 이격되게 형성된 소오스와 드레인 영역들을 각기 가지는 다수의 메모리 셀로 이루어진 제1스트링과, 제2공통 소오스라인과 제2그룹 비트라인 사이에 채널이 서로 직렬로 연결되고 상기 다수의 메모리 셀과 동일하게 이루어진 제2스트링을 제1,2그룹의 단위스트링으로서 각기 가지며; 상기 제1,2그룹 비트라인들은 상기 제1,2공통 소오스라인들과 서로 다른 재질의 배선층에 나뉘어 형성되도록 구성되어, 제조의 용이 및 메모리 동작의 기능 향상을 도모한다.

Description

멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법
본 발명은 불휘발성 반도체 메모리(Non-Volatile Memory)에 관한 것으로, 특히 하나의 메모리 셀에 다수상태의 비트정보를 저장하는 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법에 관한 것이다.
일반적으로, 불휘발성 반도체 메모리는 본 분야에서 마스크 롬(Mask ROM), 이피롬(EPROM), 이이피롬(EEPROM), 및 플래쉬 이이피롬(FLASH-EEPROM)등으로 크게 구분되는데, 이 가운데 특히 전기적으로 정보를 변경하는 것이 가능하고 저전력 소비특성 및 저장된 데이타를 플래쉬 소거할 수 있는 특징을 지닌 플래쉬 이이피롬은 최근에 개인용 노트북 컴퓨터의 영구 메모리뿐만 아니라 디지탈 카메라, 메모리 카드 등과 같은 휴대용단말기의 기록매체로서 각광을 받고 있는 추세이다.
이러한 통상적인 불휘발성 반도체 메모리에 있어서, 메모리 셀은 두가지의 정보저장상태들 즉, 온 또는 오프상태중의 하나만을 취할 수 있다. 온 또는 오프중의 하나의 조합은 단일비트(one bit)의 정보를 정의한다. 따라서, 종래의 그러한 메모리 소자에 N (여기서, N은 2이상의 자연수) 비트의 데이타를 저장하기 위해서는 N개의 독립된 메모리 셀들이 요구되어진다. 단일비트 메모리셀을 가지는 메모리소자에 저장되어질 데이타 비트수의 증가가 요구되면 메모리 셀들의 갯수는 그만큼 더 증가되어야 한다. 한편, 통상적인 단일비트 메모리 셀에 저장되어 있는 정보는 메모리 셀이 프로그램(메모리 셀에 원하는 정보를 입력 시키는 것)되어진 상태에 따라 정해진다. 상기 메모리 셀의 정보저장 상태는 문턱전압(Threshold Voltage: 셀 트랜지스터가 온 상태로 도통되기 위해 트랜지스터의 게이트 단자와 소스단자 사이에 가해져야 하는 최소 전압)의 차이에 따라 결정된다. 마스크 롬의 경우, 셀 트랜지스터의 상기 문턱전압의 차등화는 이온주입 기술을 이용하여 제조공정 도중에 프로그램하는 것에 의해 달성된다. 이와는 달리 EPROM, EEPROM, Flash-EEPROM 등의 경우에 메모리 셀에 있는 부유게이트 (Floating Gate: 보통 하나의 메모리 셀 트랜지스터에는 두 개의 게이트가 드레인-소오스 채널영역상에 상하층을 이루고 있는데, 이 중에서 보다 상층부에 있는 것을 콘트롤 게이트라하고, 콘트롤 게이트와 채널영역간에서 절연재질에 의해 둘러쌓여진 전하축적부를 부유게이트라 함)에 저장되는 전하량을 차등화시켜주는 것에 의해, 각 메모리 셀의 문턱전압은 달라지며, 그에 따라 저장된 정보상태는 구별된다. 그러한 메모리 소자내의 각 메모리 셀들에 저장되어 있는 정보를 읽어내기 위해서는 프로그램 된 메모리셀들의 저장상태를 점검하는 것이 필요하게 된다. 이를 위해서는 디코더 회로(Decoder Circuit)를 이용하여 원하는 메모리 셀을 선택하고 읽는데 필요한 신호들을 상기 메모리 셀과 관련된 회로등에 가해준다. 그 결과로써 메모리 셀의 저장 상태정보에 따른 전류 또는 전압의 신호를 비트라인상에서 얻게된다. 이렇게 얻어진 전류 또는 전압신호를 측정하면 메모리 셀에 저장되어 있는 상태정보를 구별 할 수 있다. 이들 메모리 소자의 메모리 셀 어레이(Array)의 구조는 메모리 셀들이 비트라인(bit line)에 연결되어진 형태에 따라 크게 NOR-형태(NOR-Type)와 NAND-형태(NAND-Type)로 구별된다. NOR-형태의 경우는 각각의 메모리 셀들이 비트라인과 접지라인(Ground Line) 사이에 연결되어 있으며, NAND-형태의 경우는 다수의 메모리 셀들이 비트라인과 접지라인사이에 직렬로 연결되어 있다. 여기서, 상기 비트라인에 직렬로 연결된 메모리 셀들과 이들을 선택하는데 필요한 선택 트랜지스터들(직렬로 연결된 메모리 셀들과 비트라인 사이, 그리고 직렬로 연결된 메모리셀들과 접지라인 사이에 있는 트랜지스터들)을 합쳐서 본 분야에서는 스트링(String)이라 부른다. NOR-형태에 비해 집적도가 우수한 NAND-형태의 메모리 소자에 저장되어 있는 상태정보를 읽기 위해서는 선택된 스트링내의 선택 트랜지스터들이 온상태로 되어진다. 또한, 스트링내에서 선택되지 않은 메모리 셀들의 콘트롤 게이트단자에는 선택된 메모리 셀의 콘트롤 게이트단자에 인가되는 전압보다 높은 전압이 제공되어진다. 이에 따라 선택되지 않은 메모리 셀들은 선택된 메모리 셀에 비하여 낮은 등가 저항값을 갖게 되고, 해당 비트라인에서 스트링으로 흐르는 전류는 스트링내의 선택된 메모리 셀에 저장되어 있는 정보의 상태에 의존하게 된다. 선택된 메모리 셀에 저장된 정보상태에 따라 비트라인상에 나타나는 전압 또는 전류는 감지회로라 불리는 센스앰프(Sense Amplifier)에 의해 감지된다.
상기한 바와 같은 단일비트 메모리소자는 하나의 메모리 셀당 단일비트의 정보만을 저장할 수 있으므로, 보다 많은 정보를 메모리에 저장할시 메모리 셀의 갯수를 그에 대응하여 증가시켜야 한다. 따라서, 칩의 사이즈는 저장정보 용량에 비례하여 커지게 된다. 이러한 것을 해결하기 위해, 칩의 사이즈를 증가시킴 없이도 메모리 소자의 저장정보 용량을 증가시키기 위한 일련의 시도가 본 분야에서 진행되어져 왔다. 그러한 시도중의 하나는, 메모리 셀당 두 비트(Bit)이상의 정보를 저장시키는 기술이다. 즉, 통상적으로 하나의 메모리 셀은 한 비트의 정보를 저장하지만, 예를들어 하나의 메모리 셀에 두개의 비트정보를 기억시키는 경우에 메모리 셀의 상태는 0, 1, 10, 11중의 어느 하나로 될 것이다. 이 경우에 있어, 메모리 소자는 하나의 메모리 셀에 한 비트의 정보만 기억하고 있는 메모리 소자에 비해 동일한 수의 메모리 셀을 가지고 두배의 정보량을 저장할 수 있게된다. 이와 같이 2비트를 기억하는 경우에 있어서의 멀티(Multi)비트 메모리 소자는 프로그램되는 메모리 셀들의 문턱전압을 서로 다른 네가지 값중의 하나로서 프로그램하여 구현된다. 그러므로, 멀티비트 메모리가 예를들어 셀당 두 비트를 저장한다면 단일비트 메모리의 반에 해당하는 메모리 셀을 가지고서도 단일비트 메모리에 상당하는 정보량을 저장할 수 있어 칩의 사이즈는 그만큼 줄어든다. 또한, 메모리 셀당 저장하는 비트수를 보다 늘리면 저장량도 그에 따라 단일비트 메모리에 비해 증가되는 것이다.
이와 같은 멀티비트 불휘발성 메모리 셀을 구현함에 있어서, 가장 중요한 사항중의 하나는 문턱전압의 분포를 정확히 확보하는 것이다. 즉, 메모리 셀의 상태가 각기 0, 1, 10, 11라 할 경우에 메모리 셀의 각각의 문턱전압은 예를들어 2.5V,1.5V,0.5V,-3V 로 정확히 대응되어야 하는 것이다. 통상적인 단일비트 메모리 소자의 경우에도 데이터의 과프로그램(over program), 과소거(over erase)또는 부족 프로그램,부족 소거에 기인하는 메모리 셀에 대한 문턱전압의 산포를 방지하기 위해 프로그램이나 소거동작의 후에 연달아 검증(verify)모드를 두고 있다. 즉, 이러한 검증모드는 직전의 프로그램 동작 또는 소거동작에 의해 대응 메모리 셀의 문턱전압 값이 실제로 설정된 목표 문턱전압 값에 도달하였는지를 체크하는 모드로서, 이 모드의 동작은 데이터의 리드동작과 유사하게 메모리 셀의 상태를 체크함으로써 실행된다. 메모리 셀의 문턱전압의 상태를 체크하는 검증모드에서 프로그램 또는 소거동작을 재 진행할 것인지 금지할 것인지를 판단하는 기술중의 하나로서는 1991년 발행된 간행물 (JOURNAL OF SOLID STATE CIRCUITS)내의 492면 내지 495면에 개시되어 있다. 이와 같이 메모리 셀로의 프로그램 또는 소거검증은 각 검증조건에 따라 설정된 전압형태의 신호들을 워드라인, 비트라인, 및 관련 라인에 제공하여 메모리 셀의 문턱전압에 따라 비트라인상에 유기되는 전류를 감지함으로써 달성되는데, 낸드형 메모리 셀의 구조에서는 셀 전류의 산포를 유발하는 구조적 문제점을 몇가지 가지고 있다. 첫째로, 소오스 라인을 다수의 셀 스트링이 공유하고 있는 구조에서는 메모리 셀의 위치별로 소오스 라인의 콘택과의 거리가 각기 다르다는 점이다. 이러한 거리의 차이에 기인하여 소오스 라인과의 저항차이가 존재하면 메모리 셀의 전류는 각 셀마다 차이가 난다. 그럼에 의해 각 셀의 문턱전압은 산포된다. 따라서, 소오스 라인 저항차에 의한 셀 전류의 차는 레벨의 마진이 타이트한 멀티비트 메모리 셀의 경우에 검증을 불가능하게 할 수 있어 오동작을 야기시키는 요인이 된다. 둘째로, 특정한 비트라인이 선택된 경우에 선택된 라인과 그 인접한 비트라인간에는 용량성 커플링(capacitive coupling)이 발생한다는 점이다. 이 용량성 커플링에 기인하여 메모리 셀의 실제의 상태와는 무관하게 비트라인 전위가 변화되고 그 결과 오동작이 유발된다. 예를들면, 온 셀을 선택한 경우에 해당 비트라인의 전위는 낮아진다. 그런데, 이와 인접한 비트라인에 연결된 오프셀이 선택되는 경우에 그 비트라인의 전위는 높아야 하나 낮아진 비트라인과의 용량성 커플링으로 인하여 낮아진다. 따라서, 오프셀이 온셀로서 검증되어버리는 검증에러가 유발된다. 이러한 현상은 반도체 메모리의 용량이 커서 비트라인의 면적이 증가될 경우에 보다 쉽게 일어나며, 또한, 메모리 셀의 사이즈를 축소하여 비트라인간의 거리를 가깝게 할 경우에 더 빈번히 일어난다. 이와 같은 소오스 라인 저항 차 및 인접 비트라인간의 용량성 커플링 현상에 따른 메모리 셀의 문턱전압 산포문제를 해결하기 위한 선행기술이 본 분야에서 개시되었다. 그러한 기술중의 하나는 1995년 발행된 간행물 (SYMPOSIUM ON VLSI CIRCUITS DIGEST OF THE TECHNICAL PAPERS)내의 69면 내지 70면에 개시되어 있다. 상기 69면 내지 70면에 개시된 기술은 2가지의 문턱전압을 가지는 스트링 선택 트랜지스터를 비트라인 콘택아래에 배치하고 인접한 스트링의 비트라인을 비트라인용 콘택에 공통연결함으로써, 동작모드에서 선택된 하나의 비트라인은 페이지 버퍼라 불리는 센스앰프에 접속되도록 하고 비선택된 다른 하나의 비트라인은 그라운드 전위 또는 플로팅되도록 하여 비선택된 비트라인을 소오스 라인으로 사용하는 것이 기술적 특징이다. 그럼에 의해 소오스 라인 저항은 금속성분만의 저항값을 가지므로 아주 작은 값으로 되고, 선택된 비트라인에 인접한 타의 비트라인은 검증시에 그라운드 레벨로 유지되어 있으므로 상기한 용량성 커플링의 문제는 거의 해소된다.
그러나, 상기한 선행기술은 비트라인의 메탈피치가 통상적인 단일비트 낸드구조와 동일하게 되어 있어 비트라인에 접속되어야 하는 센스앰프의 레이아웃을 어렵게 만들며, 메탈피치의 축소에 기인하여 제조공정중 포토리소그래피 공정의 수행을 어렵게 하는 단점을 갖는다. 또한, 2가지의 문턱전압을 가지는 스트링 선택 트랜지스터를 별도로 제조하기 위해서는 추가적인 마스크 작업이 수반되어야 하는 문제가 있다. 추가된 공정의 수행에 의해 제조된 상기 스트링 선택 트랜지스터는 2볼트 이상의 문턱전압을 가지게 되므로 리드동작시 스트링 전류의 감소문제를 야기한다. 더구나 상기한 기술에 따르면, 프로그램 동작시에 상기 스트링 선택 트랜지스터의 게이트에는 전원전압이 아닌 1.5볼트의 전압이 인가되므로 비 선택된 비트라인에 접속된 셀들에게 프로그램 교란(program disturbance)현상을 유발시키는 문제점이 있다.
본 발명의 목적은 상기한 종래의 문제점을 해소할 수 있는 불휘발성 반도체 메모리에 적합한 메모리 셀 어레이의 개선된 구조를 제공함에 있다.
본 발명의 다른 목적은 비트라인에 접속될 센스앰프의 레이아웃을 프리하게 함은 물론 제조공정중 포토리소그래피 공정의 수행을 쉽게 할 수 있는 멀티비트 메모리 셀 어레이의 구조를 제공함에 있다.
본 발명의 또 다른 목적은 스트링 선택 트랜지스터의 제조시 추가적인 마스크 작업을 수반하지 않으며 리드동작시 스트링 전류의 감소문제를 해소할 수 있는 셀 어레이의 구조 및 제조방법을 제공함에 있다.
본 발명의 또 다른 목적은 프로그램동작시 비 선택된 비트라인에 접속된 셀들에게 프로그램 교란현상을 유발시키지 않도록 하는 멀티비트 메모리 셀 어레이의 구조 및 그의 구동방법을 제공함에 있다.
본 발명의 또 다른 목적은 비트라인 및 소오스 라인의 피치를 크게 하여 셀 문턱전압의 산포현상을 제거하고 인접 비트라인간의 커플링현상을 없앨 수 있는 멀티비트 메모리 셀 어레이의 구조 및 그의 구동방법을 제공함에 있다.
도 1은 본 발명의 제1실시예에 따른 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 평면구조도.
도 2는 도 1의 셀 어레이를 X-X'방향으로 절단하여 나타낸 수직단면도.
도 3은 도 1의 셀 어레이를 Y-Y'방향으로 절단하여 나타낸 수직단면도.
도 4는 도 1에 따른 셀 어레이의 등가회로도.
도 5는 본 발명의 제2실시예에 따른 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 평면구조도.
도 6은 도 5의 셀 어레이를 X-X'방향으로 절단하여 나타낸 수직단면도.
도 7은 도 5의 셀 어레이를 Y-Y'방향으로 절단하여 나타낸 수직단면도.
도 8은 도 5에 따른 셀 어레이의 등가회로도.
상기의 목적들을 달성하기 위한 본 발명의 일 아스팩트에 따르면, 불휘발성 반도체 메모리의 메모리 셀 어레이는, 제1그룹 비트라인과 제1공통 소오스라인 사이에 채널이 서로 직렬로 연결되며 다수상태 데이타의 저장을 위하여 워드라인에 연결된 콘트롤 게이트와 데이터 저장용 부유 게이트 및 상기 채널을 통해 이격되게 형성된 소오스와 드레인 영역들을 각기 가지는 다수의 메모리 셀로 이루어진 제1스트링과, 제2공통 소오스라인과 제2그룹 비트라인 사이에 채널이 서로 직렬로 연결되고 상기 다수의 메모리 셀과 동일하게 이루어진 제2스트링을 제1,2그룹의 단위스트링으로서 각기 가지며; 상기 제1,2그룹 비트라인들과 상기 제1,2공통 소오스라인들은 서로 다른 배선층에 나뉘어 형성되도록 구성된 것을 특징으로 한다. 여기서, 제1그룹이 예를들어 홀수번째에 위치하는 비트라인들 및 스트링들을 가리킬 경우 제2그룹은 짝수번째에 위치하는 비트라인들 및 스트링들을 가리킨다. 상기한 구성을 가지는 메모리 셀 어레이를 각 동작 모우드에 따라 구동하기 위한 방법은: 프로그램 동작모우드에서는 선택된 비트라인에 제1레벨의 전압을 인가하고 비선택된 비트라인들에 제2레벨의 전압을 인가하며, 선택된 워드라인에 프로그램 전압을 인가하고 비선택된 워드라인들에는 패스전압을 인가하며, 상기 선택된 비트라인이 제1그룹 비트라인인 경우에 상기 제2공통 소오스라인 및 제1선택트랜지스터들의 게이트에 제2레벨의 전압을 인가하고 제2선택트랜지스터들의 게이트에 제1레벨의 전압을 인가하고, 상기 선택된 비트라인이 제2그룹 비트라인인 경우에 상기 제1공통 소오스라인 및 제2선택트랜지스터들의 게이트에 제2레벨의 전압을 인가하고 제1선택트랜지스터들의 게이트에 제1레벨의 전압을 인가하여, 상기 비선택된 비트라인들에 대응되는 스트링들 내의 메모리 셀들이 프로그램되는 것을 금지되도록 하며; 리드 동작모우드에서는 선택된 워드라인 및 상기 제1 및 2 공통 소오스라인에 제1레벨의 전압을 인가하고 비트라인들에 설정 전압을 인가하며 그 이외에는 리드 전압을 인가하여, 인접 비트라인간의 용량성 커플링현상을 막아 셀 스트링 전류가 정상적으로 출력되게 하는 것을 특징으로 한다.
상기의 목적들을 달성하기 위한 본 발명의 또 다른 아스팩트에 따르면, 불휘발성 반도체 메모리의 메모리 셀 어레이는: 비트라인에 드레인이 연결된 제1그룹 제1선택트랜지스터의 소오스와 공유 소오스라인에 소오스가 연결된 제1그룹 제2선택트랜지스터의 드레인 사이에 채널이 서로 직렬로 연결되며 다수상태 데이타의 저장을 위하여 워드라인에 연결된 콘트롤 게이트와 데이터 저장용 부유 게이트 및 상기 채널을 통해 이격되게 형성된 소오스와 드레인 영역들을 각기 가지는 다수의 메모리 셀로 이루어진 제1스트링과, 상기 공유 소오스라인에 드레인이 연결된 제2그룹 제1선택트랜지스터의 소오스와 상기 비트라인에 소오스가 연결된 제2그룹 제2선택트랜지스터의 드레인 사이에 채널이 서로 직렬로 연결되고 상기 다수의 메모리 셀과 동일하게 이루어진 제2스트링을 제1,2그룹의 단위스트링으로서 각기 가지며, 상기 비트라인들을 상기 소오스라인들과는 다른 배선층에 형성하고 두 개의 스트링이 하나의 비트라인 및 하나의 공유 소오스라인을 공유토록 함을 특징으로 한다. 상기한 구성을 가지는 메모리 셀 어레이를 각 동작 모우드에 따라 구동하기 위한 방법은: 프로그램 동작모우드에서는 선택된 비트라인에 제1레벨의 전압을 인가하고 비선택된 비트라인들에 제2레벨의 전압을 인가하며, 선택된 워드라인에 프로그램 전압을 인가하고 비선택된 워드라인들에는 패스전압을 인가하며, 상기 선택된 비트라인의 칼럼이 제1그룹에 속하는 경우에 상기 공유 소오스라인 및 제1선택트랜지스터들의 게이트에 제2레벨의 전압을 인가하고 제2선택트랜지스터들의 게이트에 제1레벨의 전압을 인가하고, 상기 선택된 비트라인의 칼럼이 제2그룹에 속하는 경우에 상기 공유 소오스라인 및 제2선택트랜지스터들의 게이트에 제2레벨의 전압을 인가하고 제1선택트랜지스터들의 게이트에 제1레벨의 전압을 인가하여, 상기 비선택된 비트라인들에 대응되는 스트링들 내의 메모리 셀들이 프로그램되는 것을 금지되도록 하며; 리드 동작모우드에서는 선택된 워드라인 및 상기 공유 소오스라인에 제1레벨의 전압을 인가하고 비트라인들에 설정 전압을 인가하며 상기 선택된 비트라인의 칼럼이 제1그룹에 속하는 경우에만 상기 제2선택트랜지스터들의 게이트에 제1레벨의 전압을 인가하고 그 이외에는 리드 전압을 인가하여, 인접 비트라인간의 용량성 커플링현상을 막아 셀 스트링 전류가 정상적으로 출력되게 하는 것을 특징으로 한다.
이하 본 발명에 따른 바람직한 실시예가 첨부된 도면을 참조하여 상세히 설명되어질 것이다. 첨부된 도면들내에서 서로 동일한 기능을 수행하는 구성 층은 다른 도면내에 있더라도 이해의 편의를 위해서 동일 내지 유사한 참조부호 또는 명칭으로 라벨링된다. 다음의 설명에서는 본 발명의 보다 철저한 이해를 제공하기 위해 특정한 상세들이 예를들어 한정되고 자세하게 설명된다. 그러나, 당해 기술분야에 통상의 지식을 가진 자들에게 있어서는 본 발명이 이러한 상세한 항목들이 없이도 상기한 설명에 의해서만 실시될 수 있을 것이다. 또한, 본 분야에 너무나 잘 알려진 EEPROM 제조공정의 기본적 순서 및 제조의 장비등은 본 발명의 요지를 흐리지 않게 하기 위해 상세히 설명하지 않는다.
먼저, 본 발명의 제1실시예에 대하여 설명한다. 도 1에는 본 발명의 제1실시예에 따른 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 평면구조도가 도시된다. 참조부호 50,55는 각기 스트링 선택라인을 나타낸 것이고, 참조부호 51,52,53,54는 각기 스트링내의 메모리 셀과 연결되는 워드라인을 나타낸 것이다. 참조부호 109 및 100은 각기 공통 소오스라인을 나타내고, 참조부호 90,91,92,93은 상기 워드라인과 대체로 직교하며 각기 스플릿 구조로 배치된 비트라인을 나타낸다. 여기서, 상기 비트라인들은 좌측에서 부터 홀수번째에 있는 제1그룹 비트라인들 90,92과 짝수번째에 있는 제2그룹 비트라인들 91,93으로 구별되며, 상기 공통 소오스라인중 하부에 위치하는 라인은 제1공통 소오스라인으로 상부에 위치하는 라인은 제2 공통 소오스라인으로 구별되어 있는데, 상기 비트라인들의 도전층과 상기 소오스 라인들의 도전층은 본 발명의 고유한 목적을 위해 서로 다른 배선층으로 형성되어진다. 도 1의 평면 구조에 대한 단면 구조를 보다 철저히 이해되도록 하기 위해 도 2 및 도 3이 도시된다. 도 2는 도 1의 셀 어레이를 X-X'방향으로 절단하여 나타낸 수직단면도이고, 도 3은 도 1의 셀 어레이를 Y-Y'방향으로 절단하여 나타낸 수직단면도이다. 도 2 및 도 3을 번갈아 참조하면, 기판, 예를들면 피형의 기판 10상에는 엔형 웰 13이 형성되고, 상기 엔형 웰 13의 상부에는 피형 웰 17이 형성되어진다. 여기서, 상기 피형 웰 17은 다수상태 메모리 셀 트랜지스터의 바디영역으로 사용된다. 상기 피형 웰 17의 상부에는 소자 분리막 30을 통하여 소정거리로 이격된 활성영역들 20이 형성되어 있으며, 그 상부에는 플로팅 게이트 또는 부유게이트라 불리는 게이트 영역들 210이 형성되고, 상기 게이트 영역들 210의 상부에는 게이트 절연막 230을 통하여 제어 게이트들 241이 위치한다. 상기 제어 게이트들 241의 각 상부에는 워드라인들 51,52이 각기 대응되어 접촉적으로 형성된다. 상기 비트라인들 90-93의 상부에는 층간 절연막 45을 통하여 상기 소오스 라인들 109, 100이 상기 비트라인들 90-93과는 다른 재질의 배선층으로서 형성된다. 도 1에서 보여지는 상기 워드라인들 51-54는 제1 및제2 공통 소오스 라인들 100,109사이에 평행하게 각기 연결됨을 알 수 있다. 제1,2그룹의 제1,2 선택 트랜지스터의 게이트에 각기 공통으로 연결되는 제1,2스트링 선택 라인 50,55는 상기 워드라인들과 평행하게 상기 제1 및제2 공통 소오스 라인들 100,109에 각기 인접하여 배치된다. 도 3에서, 상기 절연막 230은 절연성이 우수하도록 산소,질소,산소이온이 함유된 층을 가지는 O/N/O구조의 막으로서 제조된다. 또한, 비트라인들 90-93로서 기능하는 배선 층은 콘택에 대한 스텝 카버리지가 우수한 폴리실리콘 또는 폴리사이드의 재질로 제조된다. 이 경우에 층의 두께는 약 3000옹스트롱 이하로 유지시켜 비트라인 캐패시턴스를 줄이는 것이 바람직하다. 상기 비트라인들 90-93로서 기능하는 배선 층과는 다른 상부 배선층으로서 형성되는 상기 제1,2공통 소오스 라인들 100,109은 시트 저항값이 낮은 금속배선을 사용한다. 이 경우에 상기 금속은 알루미늄재질의 게열이 바람직하며, 그 두께는 약 6000에서 8000옹스트롱 정도 사이로 유지한다. 상기 비트라인들 90-93로서 기능하는 배선 층과 상기 제1,2공통 소오스 라인들 100,109로서 기능하는 금속 배선 층 사이를 절연하기 위한 층간 절연막 45는 고온 열산화막인 HTO 또는 BPSG막으로 형성될 수 있다. 상기한 셀 어레이의 배치 구조 및 제조에 따라 비트라인과 소오스라인의 이격 거리는 종래의 기술에 비해 2배정도로 커진다. 그러므로, 비트라인 및 소오소 라인의 피치는 2배로 확장되어 비트라인에 접속될 센스앰프의 레이아웃을 프리하게 함은 물론 제조공정중 포토리소그래피 공정의 수행을 쉽게 할 수 있게 한다. 또한, 스트링 선택 트랜지스터는 증가형 엔모오스로서 구성하므로 제조시 추가적인 마스크 작업을 수반하지 않는다. 리드동작시 발생될 수 있는 인접 비트라인간의 커플링은 상기한 바와 같이 공통 소오스 라인의 적절한 배치에 의해 해결된다.
도 4에는 도 1 및 도 2,3에서 보여진 셀 어레이의 등가회로도가 나타나 있다. 도 4를 참조하여 어레이의 상세한 구성 및 그에 따른 구동방법을 설명한다. 도 4에서, 홀수번째 비트라인 90,92를 제1그룹에 속하는 비트라인이라 하면 짝수번째 비트라인 91,93은 제2그룹 비트라인이 된다. 제1 및 제2그룹 비트라인들 90-93은 전술한 바와 같이 반도체 기판위의 도전층에 서로 평행하게 형성된다. 상기 비트라인들 90-93에는 다수의 스트링이 선택 트랜지스터들을 통해 연결된다. 각 스트링은 교대로 제1 및 제2그룹의 스트링에 속하도록 나뉘어져 있으며, 다수개의 직렬접속된 메모리 셀들 MC을 가진다. 상기 제1그룹의 스트링은 상기 제1그룹 비트라인 90 또는 92에 드레인이 연결된 제1그룹 제1선택트랜지스터 ST1의 소오스와 상기 비트라인의 도전층과는 다른 재질의 도전층에 형성된 제1공통 소오스라인 100에 소오스가 연결된 제1그룹 제2선택트랜지스터 ST2의 드레인 사이에 각기 위치되고, 상기 제2그룹의 스트링은 상기 제1공통 소오스라인 100과 이격된 동일층에 형성된 제2공통 소오스라인 109에 드레인이 연결된 제2그룹 제1선택트랜지스터 ST11의 소오스와 제2그룹 비트라인 91 또는 93에 소오스가 연결된 제2그룹 제2선택트랜지스터 ST22의 드레인 사이에 각기 위치된다. 각 메모리 셀 MC은 다수상태 데이타의 저장을 위하여 워드라인 51또는 52,53,54에 연결된 콘트롤 게이트 CG와 데이터 저장용 부유 게이트 FG 및 상기 반도체 기판에 형성된 채널을 통해 이격되게 형성된 소오스 S와 드레인 D영역들을 가진다. 도 4와 같이 구성된 어레이를 구동하기 위하여 도시되지 않은 구동 제어부는, 상기 제1,2선택 트랜지스터들 ST1,ST11,ST2,ST22의 게이트에 각기 공통연결된 스트링 선택라인들 50,55 및 워드라인들 51-54과 연결되며, 프로그램, 소거, 리드, 검증 등의 각 동작 모우드에서 상기 제1,2공통 소오스라인에 설정된 전압을 인가하고 하나의 동일 그룹에 속하는 비트라인 및 적어도 하나의 워드라인을 선택하고 상기 선택된 워드라인에 연결된 메모리 셀들의 상기 콘트롤 게이트에 각 동작 모우드에 따른 대응전압을 공통으로 인가하여 단일비트 또는 멀티비트 낸드 플래쉬 메모리의 설정된 동작들을 실현시킨다. 먼저, 상기 프로그램 동작모우드에서는 선택된 비트라인에 제1레벨의 전압을 인가하고 비선택된 비트라인들에 제2레벨의 전압을 인가하며, 선택된 워드라인에 프로그램 전압을 인가하고 비선택된 워드라인들에는 패스전압을 인가하며, 상기 선택된 비트라인이 제1그룹 비트라인인 경우에 상기 제2공통 소오스라인 및 제1선택트랜지스터들의 게이트에 제2레벨의 전압을 인가하고 제2선택트랜지스터들의 게이트에 제1레벨의 전압을 인가하고, 상기 선택된 비트라인이 제2그룹 비트라인인 경우에 상기 제1공통 소오스라인 및 제2선택트랜지스터들의 게이트에 제2레벨의 전압을 인가하고 제1선택트랜지스터들의 게이트에 제1레벨의 전압을 인가하여, 상기 비선택된 비트라인들에 대응되는 스트링들 내의 메모리 셀들이 프로그램되는 것을 금지되도록 하며; 리드 동작모우드에서는 선택된 워드라인 및 상기 제1 및 2 공통 소오스라인에 제1레벨의 전압을 인가하고 비트라인들에 설정 전압을 인가하며 그 이외에는 리드 전압을 인가하여, 인접 비트라인간의 용량성 커플링현상을 막아 셀 스트링 전류가 정상적으로 출력되게 한다. 여기서, 상기 제1레벨의 전압은 접지전위의 레벨을 가지는 전압이며, 상기 제2레벨의 전압은 전원전압의 레벨을 가지는 전압이다. 상기 프로그램 전압은 상기 패스전압의 레벨보다 높으며 상기 패스전압은 상기 전원전압의 레벨보다 높은 전압이다. 또한, 소거동작 모우드에서는 선택된 워드라인에만 접지전위의 레벨을 인가하고 그 나머지는 플로팅 상태로 하고 기판에 20볼트 정도의 소거전압을 인가하여 페이지단위또는 플래쉬 소거를 수행한다.
본 발명의 제2실시예에 대하여 설명한다. 제2실시예는 상기한 제1실시예와는 달리 비트라인들을 공유 소오스라인들과는 다른 배선층에 크로싱 형태로 형성하되, 두 개의 스트링이 하나의 비트라인 및 하나의 공유 소오스라인을 공유하도록 된 구조를 가지는 것이 특징이다. 도 5는 본 발명의 제2실시예에 따른 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 평면구조도이고, 도 6은 도 5의 셀 어레이를 X-X'방향으로 절단하여 나타낸 수직단면도이다. 도 7은 도 5의 셀 어레이를 Y-Y'방향으로 절단하여 나타낸 수직단면도이다. 도 8은 도 5에 따른 셀 어레이의 등가회로도를 보여준다. 도 5에서, 참조부호 50,54,55는 각기 스트링 선택라인 SSL1-3을 나타낸 것이고, 참조부호 51,52,53은 각기 스트링내의 메모리 셀과 연결되는 워드라인을 나타낸 것이다. 참조부호 109 및 100은 각기 공유 소오스라인을 나타내고, 참조부호 90,99는 상기 워드라인과 대체로 직교하며 각기 두 개의 스트링을 공유하기 위해 크로싱 구조로 배치된 비트라인을 나타낸다. 상기 비트라인들의 도전층과 상기 소오스 라인들의 도전층은 본 발명의 고유한 목적을 위해 서로 다른 배선층으로 형성되어진다. 도 6 및 도 7을 번갈아 참조하면, 기판, 예를들면 피형의 기판 10상에는 엔형 웰 13이 형성되고, 상기 엔(N)형 웰 13의 상부에는 피형 웰 17이 형성되어진다. 여기서, 상기 피형 웰 17은 다수상태 메모리 셀 트랜지스터의 바디영역으로 사용된다. 상기 피형 웰 17의 상부에는 소자 분리막 30을 통하여 소정거리로 이격된 활성영역들 20이 형성되어 있으며, 그 상부에는 플로팅 게이트 또는 부유게이트라 불리는 게이트 영역들 210이 형성되고, 상기 게이트 영역들 210의 상부에는 게이트 절연막 230을 통하여 제어 게이트들 241이 위치한다. 상기 제어 게이트들 241의 각 상부에는 워드라인들 51,52이 각기 대응되어 접촉적으로 형성된다. 상기 비트라인들 90,99의 상부에는 층간 절연막 45을 통하여 상기 공유 소오스 라인들 109, 100이 상기 비트라인들과는 다른 재질의 배선층으로서 형성된다. 도 5에서 보여지는 상기 워드라인들 51-53은 선택트랜지스터들의 게이트에 각기 공통으로 연결되는 제1,2,3스트링 선택 라인 50,54,55과 평행하게 배치되며 상기 워드라인들의 가장자리에 위치된다. 도 7에서, 상기 절연막 230은 절연성이 우수하도록 산소,질소,산소이온이 함유된 층을 가지는 O/N/O구조의 막으로서 제조된다. 또한, 비트라인들 90,99로서 기능하는 배선 층은 콘택에 대한 스텝 카버리지가 우수한 폴리실리콘 또는 폴리사이드의 재질로 제조된다. 이 경우에 층의 두께는 약 3000옹스트롱 이하로 유지시켜 비트라인 캐패시턴스를 줄이는 것이 바람직하다. 상기 비트라인들 90,99로서 기능하는 배선 층과는 다른 상부 배선층으로서 형성되는 상기 공유 소오스 라인들 100,109은 시트 저항값이 낮은 금속배선을 사용한다. 이 경우에 상기 금속은 알루미늄재질의 게열이 바람직하며, 그 두께는 약 6000에서 8000옹스트롱 정도 사이로 유지한다. 상기 비트라인들 90,99로서 기능하는 배선 층과 상기 제1,2공통 소오스 라인들 100,109로서 기능하는 금속 배선 층 사이를 절연하기 위한 층간 절연막 45는 고온 열산화막인 HTO 또는 BPSG막으로 형성될 수 있다. 상기한 셀 어레이의 공유 크로싱 배치 구조 및 제조에 따라 비트라인과 소오스라인의 이격 거리는 종래의 기술에 비해 2배정도로 커진다. 그러므로, 비트라인 및 소오소 라인의 피치는 2배로 확장되어 비트라인에 접속될 센스앰프의 레이아웃을 프리하게 함은 물론 제조공정중 포토리소그래피 공정의 수행을 쉽게 할 수 있게 한다. 또한, 리드동작시 발생될 수 있는 인접 비트라인간의 커플링은 상기한 바와 같이 공유 소오스 라인의 배치에 의해 해결된다.
도 8을 참조하여 어레이의 상세한 구성 및 그에 따른 구동방법을 설명한다. 도 8에서, 제1스트링은, 비트라인 90에 드레인이 연결된 제1그룹 제1선택트랜지스터 ST1의 소오스와 공유 소오스라인 100에 소오스가 연결된 제1그룹 제3선택트랜지스터 ST3를 통해 접속된 제1그룹 제2선택트랜지스터 ST2의 드레인 사이에 드레인-소오스 채널이 서로 직렬로 연결되며 다수상태 데이타의 저장을 위하여 워드라인들 51-53에 연결된 콘트롤 게이트 CG와 데이터 저장용 부유 게이트 FG 및 상기 채널을 통해 이격되게 형성된 소오스 S와 드레인 D 단자들을 각기 가지는 다수의 메모리 셀 MC로 이루어진다. 제2스트링은 상기 공유 소오스라인 100에 드레인이 연결된 제2그룹 제1선택트랜지스터 ST11의 소오스와 상기 비트라인 90에 소오스가 연결된 제2그룹 제3트랜지스터 ST33를 통해 접속된 제2그룹 제2선택트랜지스터 ST22의 드레인 사이에 채널이 서로 직렬로 연결되고 상기 다수의 메모리 셀 MC과 동일하게 이루어진다. 상기 도 8은 제1,2스트링을 제1,2그룹의 단위스트링으로서 각기 가지며, 상기 비트라인들을 상기 공유 소오스라인들과는 다른 배선층에 형성하고 두 개의 스트링이 하나의 비트라인 및 하나의 공유 소오스라인을 공유하도록 된 구조로 되어 있다. 여기서, 제1그룹의 스트링은 하나의 비트라인을 기준으로 좌측에 형성된 스트링을 말하며, 제2그룹의 스트링은 그 비트라인을 기준으로 우측에 형성된 스트링을 뜻한다.
도 8과 같이 구성된 어레이를 구동하기 위하여 도시되지 않은 구동 제어부는, 상기 스트링 선택라인들 50,54,55 및 워드라인들 51-53과 연결되며, 프로그램, 소거, 리드, 검증 등의 각 동작 모우드에서 상기 공유 소오스라인에 설정된 전압을 인가하고 하나의 동일 그룹에 속하는 비트라인 및 적어도 하나의 워드라인을 선택하고 상기 선택된 워드라인에 연결된 메모리 셀들의 상기 콘트롤 게이트에 각 동작 모우드에 따른 대응전압을 공통으로 인가하여 단일비트 또는 멀티비트 낸드 플래쉬 메모리의 설정된 동작들을 실현시킨다. 먼저, 상기 프로그램 동작모우드에서는 공유 소오스라인에 제2레벨의 전압을 인가하고 선택된 비트라인의 칼럼이 제1그룹에 속하는 경우에 제2그룹의 칼럼을 상기 공유 소오스라인 및 상기 비트라인으로부터 전기적으로 차단하고 반대로 제2그룹에 속하는 경우에는 제1그룹의 칼럼을 차단하여 비선택된 비트라인들에 대응되는 스트링들 내의 메모리 셀들이 프로그램되는 것을 금지되도록 하며, 리드 동작모우드에서는 선택된 워드라인 및 상기 공유 소오스라인에 제1레벨의 전압을 인가하고 선택된 비트라인의 칼럼이 제1그룹에 속하는 경우에 제2그룹의 칼럼을 상기 공유 소오스라인으로부터 전기적으로 차단하고 반대로 제2그룹에 속하는 경우에는 제1그룹의 칼럼을 차단하여 인접 비트라인간의 용량성 커플링현상을 막아 셀 스트링 전류가 정상적으로 출력되게 한다. 한편, 소거동작 모우드에서는 선택된 워드라인에만 접지전위의 레벨을 인가하고 그 나머지는 플로팅 상태로 하고 기판에 소거전압을 인가하여 페이지단위또는 플래쉬 소거를 수행한다.
상기한 본 발명은 도면을 중심으로 예를들어 설명되고 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다.
상술한 바와 같이 본 발명에 의하면, 비트라인의 레이아웃 피치를 종래의 피치에 비해 2배정도로 크게 하므로 비트라인에 접속될 센스앰프의 레이아웃을 프리하게 함은 물론 제조공정중 포토리소그래피 공정의 수행을 쉽게 할 수 있는 효과와, 스트링 선택 트랜지스터의 제조시 추가적인 마스크 작업을 수반하지 않으며 리드동작시 스트링 전류의 감소문제를 해소할 수 있는 효과와, 프로그램동작시 비 선택된 비트라인에 접속된 셀들에게 프로그램 교란현상을 유발시키지 않도록 하는 멀티비트 메모리 셀 어레이의 구조를 제공하는 효과와, 비트라인 및 소오스 라인의 피치를 크게 함에 따라 셀 문턱전압의 산포현상을 제거하고 인접 비트라인간의 커플링현상을 제거하는 효과가 있다.

Claims (22)

  1. 불휘발성 반도체 메모리의 메모리 셀 어레이에 있어서: 제1그룹 비트라인에 드레인이 연결된 제1그룹 제1선택트랜지스터의 소오스와 제1공통 소오스라인에 소오스가 연결된 제1그룹 제2선택트랜지스터의 드레인 사이에 채널이 서로 직렬로 연결되며 다수상태 데이타의 저장을 위하여 워드라인에 연결된 콘트롤 게이트와 데이터 저장용 부유 게이트 및 상기 채널을 통해 이격되게 형성된 소오스와 드레인 영역들을 각기 가지는 다수의 메모리 셀로 이루어진 제1스트링과, 제2공통 소오스라인에 드레인이 연결된 제2그룹 제1선택트랜지스터의 소오스와 제2그룹 비트라인에 소오스가 연결된 제2그룹 제2선택트랜지스터의 드레인 사이에 채널이 서로 직렬로 연결되고 상기 다수의 메모리 셀과 동일하게 이루어진 제2스트링을 제1,2그룹의 단위스트링으로서 각기 가지며; 상기 제1,2그룹 비트라인들과 상기 제1,2공통 소오스라인들은 서로 다른 배선층에 형성되어진 것을 특징으로 하는 불휘발성 반도체 메모리의 메모리 셀 어레이.
  2. 불휘발성 반도체 메모리 장치에 있어서: 반도체 기판위의 도전층에 서로 평행하게 형성된 제1 및 제2그룹 비트라인들과; 상기 비트라인들과 대체로 평행하게 배열된 다수의 스트링을 가지며, 각 스트링은 교대로 제1 및 제2그룹의 스트링에 속하도록 나뉘어져 다수개의 직렬접속된 메모리 셀들을 가지며, 상기 제1그룹의 스트링은 상기 제1그룹 비트라인에 드레인이 연결된 제1그룹 제1선택트랜지스터의 소오스와 상기 도전층과는 다른 도전층에 형성된 제1공통 소오스라인에 소오스가 연결된 제1그룹 제2선택트랜지스터의 드레인 사이에 각기 위치되고, 상기 제2그룹의 스트링은 상기 제1공통 소오스라인과 동일층에 형성된 제2공통 소오스라인에 드레인이 연결된 제2그룹 제1선택트랜지스터의 소오스와 제2그룹 비트라인에 소오스가 연결된 제2그룹 제2선택트랜지스터의 드레인 사이에 각기 위치되며, 각 메모리 셀은 다수상태 데이타의 저장을 위하여 워드라인에 연결된 콘트롤 게이트와 데이터 저장용 부유 게이트 및 상기 반도체 기판에 형성된 채널을 통해 이격되게 형성된 소오스와 드레인 영역들을 가지도록 구성된 메모리 셀 어레이와; 상기 제1,2선택 트랜지스터들의 게이트 및 워드라인들과 연결되며, 각 동작 모우드에서 상기 제1,2공통 소오스라인에 설정된 전압을 인가하고 하나의 동일 그룹에 속하는 비트라인 및 적어도 하나의 워드라인을 선택하고 상기 선택된 워드라인에 연결된 메모리 셀들의 상기 콘트롤 게이트에 각 동작 모우드에 따른 대응전압을 공통으로 인가하기 위한 구동제어부를 가짐을 특징으로 하는 불휘발성 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 비트라인들은 폴리실리콘 또는 폴리 사이드 재질로 형성된 것을 특징으로 하는 불휘발성 반도체 메모리의 메모리 셀 어레이.
  4. 제1항에 있어서, 상기 제1,2공통 소오스라인들은 알루미늄 재질 또는 티타늄 니트라이드와 알루미늄이 적층된 복합물로서 이루어짐을 특징으로 하는 불휘발성 반도체 메모리의 메모리 셀 어레이.
  5. 제1항에 있어서, 상기 제1,2선택트랜지스터들은 인헨스먼트 엔모오스 트랜지스터로 각기 구성됨을 특징으로 하는 불휘발성 반도체 메모리의 메모리 셀 어레이.
  6. 제1그룹 비트라인과 제1공통 소오스라인 사이에 채널이 서로 직렬로 연결되며 다수상태 데이타의 저장을 위하여 워드라인에 연결된 콘트롤 게이트와 데이터 저장용 부유 게이트 및 상기 채널을 통해 이격되게 형성된 소오스와 드레인 영역들을 각기 가지는 다수의 메모리 셀로 이루어진 제1스트링과, 제2공통 소오스라인과 제2그룹 비트라인 사이에 채널이 서로 직렬로 연결되고 상기 다수의 메모리 셀과 동일하게 이루어진 제2스트링을 제1,2그룹의 단위스트링으로서 각기 가지며, 상기 제1,2그룹 비트라인들은 상기 제1,2공통 소오스라인들에 대하여 서로 다른 재질의 배선층에 나뉘어 형성되도록 구성된 것을 특징으로 하는 불휘발성 반도체 메모리의 메모리 셀 어레이.
  7. 제1그룹 비트라인에 드레인이 연결된 제1그룹 제1선택트랜지스터의 소오스와 제1공통 소오스라인에 소오스가 연결된 제1그룹 제2선택트랜지스터의 드레인 사이에 채널이 서로 직렬로 연결되며 다수상태 데이타의 저장을 위하여 워드라인에 연결된 콘트롤 게이트와 데이터 저장용 부유 게이트 및 상기 채널을 통해 이격되게 형성된 소오스와 드레인 영역들을 각기 가지는 다수의 메모리 셀로 이루어진 제1스트링과, 제2공통 소오스라인에 드레인이 연결된 제2그룹 제1선택트랜지스터의 소오스와 제2그룹 비트라인에 소오스가 연결된 제2그룹 제2선택트랜지스터의 드레인 사이에 채널이 서로 직렬로 연결되고 상기 다수의 메모리 셀과 동일하게 이루어진 제2스트링을 제1,2그룹의 단위스트링으로서 각기 가지며, 상기 제1,2그룹 비트라인들이 상기 제1,2공통 소오스라인들에 대하여 서로 다른 배선층에 나뉘어 형성되도록 구성된 불휘발성 반도체 메모리의 메모리 셀 어레이를 각 동작 모우드에 따라 구동하기 위한 방법에 있어서: 프로그램 동작모우드에서는 선택된 비트라인에 제1레벨의 전압을 인가하고 비선택된 비트라인들에 제2레벨의 전압을 인가하며, 선택된 워드라인에 프로그램 전압을 인가하고 비선택된 워드라인들에는 패스전압을 인가하며, 상기 선택된 비트라인이 제1그룹 비트라인인 경우에 상기 제2공통 소오스라인 및 제1선택트랜지스터들의 게이트에 제2레벨의 전압을 인가하고 제2선택트랜지스터들의 게이트에 제1레벨의 전압을 인가하고, 상기 선택된 비트라인이 제2그룹 비트라인인 경우에 상기 제1공통 소오스라인 및 제2선택트랜지스터들의 게이트에 제2레벨의 전압을 인가하고 제1선택트랜지스터들의 게이트에 제1레벨의 전압을 인가하여, 상기 비선택된 비트라인들에 대응되는 스트링들 내의 메모리 셀들이 프로그램되는 것을 금지되도록 하며, 리드 동작모우드에서는 선택된 워드라인 및 상기 제1 및 2 공통 소오스라인에 제1레벨의 전압을 인가하고 비트라인들에 설정 전압을 인가하며 그 이외에는 리드 전압을 인가하여, 인접 비트라인간의 용량성 커플링현상을 막아 셀 스트링 전류가 정상적으로 출력되게 하는 것을 특징으로 하는 방법.
  8. 제7항에 있어서, 상기 제1레벨의 전압은 접지전위의 레벨을 가지는 전압이며, 상기 제2레벨의 전압은 전원전압의 레벨을 가지는 전압임을 특징으로 하는 방법.
  9. 제8항에 있어서, 상기 프로그램 전압은 상기 패스전압의 레벨보다 높으며 상기 패스전압은 상기 전원전압의 레벨보다 높은 전압임을 특징으로 하는 방법.
  10. 제9항에 있어서, 소거동작 모우드에서는 선택된 워드라인에만 접지전위의 레벨을 인가하고 그 나머지는 플로팅 상태로 하고 기판에 소거전압을 인가하여 페이지단위또는 플래쉬 소거를 수행하는 구동방법을 더 포함하는 하는 것을 특징으로 하는 방법.
  11. 불휘발성 반도체 메모리의 메모리 셀 어레이에 있어서: 비트라인에 드레인이 연결된 제1그룹 제1선택트랜지스터의 소오스와 공유 소오스라인에 소오스가 연결된 제1그룹 제2선택트랜지스터의 드레인 사이에 채널이 서로 직렬로 연결되며 다수상태 데이타의 저장을 위하여 워드라인에 연결된 콘트롤 게이트와 데이터 저장용 부유 게이트 및 상기 채널을 통해 이격되게 형성된 소오스와 드레인 영역들을 각기 가지는 다수의 메모리 셀로 이루어진 제1스트링과, 상기 공유 소오스라인에 드레인이 연결된 제2그룹 제1선택트랜지스터의 소오스와 상기 비트라인에 소오스가 연결된 제2그룹 제2선택트랜지스터의 드레인 사이에 채널이 서로 직렬로 연결되고 상기 다수의 메모리 셀과 동일하게 이루어진 제2스트링을 제1,2그룹의 단위스트링으로서 각기 가지며, 상기 비트라인들을 상기 공유 소오스라인들과는 다른 배선층에 형성하고 두 개의 스트링이 하나의 비트라인 및 하나의 공유 소오스라인을 공유토록 함을 특징으로 하는 불휘발성 반도체 메모리의 메모리 셀 어레이.
  12. 불휘발성 반도체 메모리의 메모리 셀 어레이에 있어서: 비트라인에 드레인이 연결된 제1그룹 제1선택트랜지스터의 소오스와 공유 소오스라인에 소오스가 연결된 제1그룹 제3선택트랜지스터를 통해 접속된 제1그룹 제2선택트랜지스터의 드레인 사이에 채널이 서로 직렬로 연결되며 다수상태 데이타의 저장을 위하여 워드라인에 연결된 콘트롤 게이트와 데이터 저장용 부유 게이트 및 상기 채널을 통해 이격되게 형성된 소오스와 드레인 영역들을 각기 가지는 다수의 메모리 셀로 이루어진 제1스트링과, 상기 공유 소오스라인에 드레인이 연결된 제2그룹 제1선택트랜지스터의 소오스와 상기 비트라인에 소오스가 연결된 제2그룹 제3선택트랜지스터를 통해 접속된 제2그룹 제2선택트랜지스터의 드레인 사이에 채널이 서로 직렬로 연결되고 상기 다수의 메모리 셀과 동일하게 이루어진 제2스트링을 제1,2그룹의 단위스트링으로서 각기 가지며, 상기 비트라인들을 상기 공유 소오스라인들과는 다른 배선층에 형성하고 두 개의 스트링이 하나의 비트라인 및 하나의 공유 소오스라인을 공유하도록 된 구조를 가짐을 특징으로 하는 불휘발성 반도체 메모리의 메모리 셀 어레이.
  13. 제11항에 있어서, 상기 비트라인은 폴리실리콘 또는 폴리 사이드 재질로 형성된 것을 특징으로 하는 불휘발성 반도체 메모리의 메모리 셀 어레이.
  14. 제13항에 있어서, 상기 공유 소오스라인은 알루미늄 재질 또는 티타늄 니트라이드와 알루미늄이 적층된 복합물로서 이루어짐을 특징으로 하는 불휘발성 반도체 메모리의 메모리 셀 어레이.
  15. 제14항에 있어서, 상기 제1,2선택트랜지스터들은 인헨스먼트 엔모오스 트랜지스터로 각기 구성됨을 특징으로 하는 불휘발성 반도체 메모리의 메모리 셀 어레이.
  16. 비트라인에 드레인이 연결된 제1그룹 제1선택트랜지스터의 소오스와 공유 소오스라인에 소오스가 연결된 제1그룹 제2선택트랜지스터의 드레인 사이에 채널이 서로 직렬로 연결되며 다수상태 데이타의 저장을 위하여 워드라인에 연결된 콘트롤 게이트와 데이터 저장용 부유 게이트 및 상기 채널을 통해 이격되게 형성된 소오스와 드레인 영역들을 각기 가지는 다수의 메모리 셀로 이루어진 제1스트링과, 상기 공유 소오스라인에 드레인이 연결된 제2그룹 제1선택트랜지스터의 소오스와 상기 비트라인에 소오스가 연결된 제2그룹 제2선택트랜지스터의 드레인 사이에 채널이 서로 직렬로 연결되고 상기 다수의 메모리 셀과 동일하게 이루어진 제2스트링을 제1,2그룹의 단위스트링으로서 각기 가지며, 상기 비트라인들을 상기 소오스라인들과는 다른 배선층에 형성하고 두 개의 스트링이 하나의 비트라인 및 하나의 공유 소오스라인을 공유토록 구성된 불휘발성 반도체 메모리의 메모리 셀 어레이를 각 동작 모우드에 따라 구동하기 위한 방법에 있어서: 프로그램 동작모우드에서는 공유 소오스라인에 제2레벨의 전압을 인가하고 선택된 비트라인의 칼럼이 제1그룹에 속하는 경우에 제2그룹의 칼럼을 상기 공유 소오스라인 및 상기 비트라인으로부터 전기적으로 차단하고 반대로 제2그룹에 속하는 경우에는 제1그룹의 칼럼을 차단하여 비선택된 비트라인들에 대응되는 스트링들 내의 메모리 셀들이 프로그램되는 것을 금지되도록 하며, 리드 동작모우드에서는 선택된 워드라인 및 상기 공유 소오스라인에 제1레벨의 전압을 인가하고 선택된 비트라인의 칼럼이 제1그룹에 속하는 경우에 제2그룹의 칼럼을 상기 공유 소오스라인으로부터 전기적으로 차단하고 반대로 제2그룹에 속하는 경우에는 제1그룹의 칼럼을 차단하여 인접 비트라인간의 용량성 커플링현상을 막아 셀 스트링 전류가 정상적으로 출력되게 하는 것을 특징으로 하는 방법.
  17. 비트라인에 드레인이 연결된 제1그룹 제1선택트랜지스터의 소오스와 공유 소오스라인에 소오스가 연결된 제1그룹 제2선택트랜지스터의 드레인 사이에 채널이 서로 직렬로 연결되며 다수상태 데이타의 저장을 위하여 워드라인에 연결된 콘트롤 게이트와 데이터 저장용 부유 게이트 및 상기 채널을 통해 이격되게 형성된 소오스와 드레인 영역들을 각기 가지는 다수의 메모리 셀로 이루어진 제1스트링과, 상기 공유 소오스라인에 드레인이 연결된 제2그룹 제1선택트랜지스터의 소오스와 상기 비트라인에 소오스가 연결된 제2그룹 제2선택트랜지스터의 드레인 사이에 채널이 서로 직렬로 연결되고 상기 다수의 메모리 셀과 동일하게 이루어진 제2스트링을 제1,2그룹의 단위스트링으로서 각기 가지며, 상기 비트라인들을 상기 소오스라인들과는 다른 배선층에 형성하고 두 개의 스트링이 하나의 비트라인 및 하나의 공유 소오스라인을 공유토록 구성된 불휘발성 반도체 메모리의 메모리 셀 어레이를 각 동작 모우드에 따라 구동하기 위한 방법에 있어서: 프로그램 동작모우드에서는 선택된 비트라인에 제1레벨의 전압을 인가하고 비선택된 비트라인들에 제2레벨의 전압을 인가하며, 선택된 워드라인에 프로그램 전압을 인가하고 비선택된 워드라인들에는 패스전압을 인가하며, 상기 선택된 비트라인의 칼럼이 제1그룹에 속하는 경우에 상기 공유 소오스라인 및 제1선택트랜지스터들의 게이트에 제2레벨의 전압을 인가하고 제2선택트랜지스터들의 게이트에 제1레벨의 전압을 인가하고, 상기 선택된 비트라인의 칼럼이 제2그룹에 속하는 경우에 상기 공유 소오스라인 및 제2선택트랜지스터들의 게이트에 제2레벨의 전압을 인가하고 제1선택트랜지스터들의 게이트에 제1레벨의 전압을 인가하여, 상기 비선택된 비트라인들에 대응되는 스트링들 내의 메모리 셀들이 프로그램되는 것을 금지되도록 하며; 리드 동작모우드에서는 선택된 워드라인 및 상기 공유 소오스라인에 제1레벨의 전압을 인가하고 비트라인들에 설정 전압을 인가하며 상기 선택된 비트라인의 칼럼이 제1그룹에 속하는 경우에만 상기 제2선택트랜지스터들의 게이트에 제1레벨의 전압을 인가하고 그 이외에는 리드 전압을 인가하여, 인접 비트라인간의 용량성 커플링현상을 막아 셀 스트링 전류가 정상적으로 출력되게 하는 것을 특징으로 하는 방법.
  18. 제17항에 있어서, 상기 제1레벨의 전압은 접지전위의 레벨을 가지는 전압이며, 상기 제2레벨의 전압은 전원전압의 레벨을 가지는 전압임을 특징으로 하는 방법.
  19. 제18항에 있어서, 상기 프로그램 전압은 상기 패스전압의 레벨보다 높으며 상기 패스전압은 상기 전원전압의 레벨보다 높은 전압임을 특징으로 하는 방법.
  20. 제19항에 있어서, 소거동작 모우드에서는 선택된 워드라인에만 접지전위의 레벨을 인가하고 그 나머지는 플로팅 상태로 하고 기판에 소거전압을 인가하여 페이지단위또는 플래쉬 소거를 수행하는 구동방법을 더 포함하는 하는 것을 특징으로 하는 방법.
  21. 제12항에 있어서, 상기 비트라인은 폴리실리콘 또는 폴리 사이드 재질로 형성된 것을 특징으로 하는 불휘발성 반도체 메모리의 메모리 셀 어레이.
  22. 제21항에 있어서, 상기 제2선택트랜지스터 또는 제3선택트랜지스터중 적어도 하나는 디플리션 모오스 트랜지스터로 구성됨을 특징으로 하는 불휘발성 반도체 메모리의 메모리 셀 어레이.
KR1019960041483A 1996-09-21 1996-09-21 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법 KR100206709B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960041483A KR100206709B1 (ko) 1996-09-21 1996-09-21 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법
US08/932,452 US5923587A (en) 1996-09-21 1997-09-18 Multi-bit memory cell array of a non-volatile semiconductor memory device and method for driving the same
JP25738197A JP4083846B2 (ja) 1996-09-21 1997-09-22 不揮発性メモリのセルアレイ構造及びその駆動方法
US09/305,239 US6118696A (en) 1996-09-21 1999-05-04 Multi-bit memory cell array of a non-volatile semiconductor memory device and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960041483A KR100206709B1 (ko) 1996-09-21 1996-09-21 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법

Publications (2)

Publication Number Publication Date
KR19980022360A KR19980022360A (ko) 1998-07-06
KR100206709B1 true KR100206709B1 (ko) 1999-07-01

Family

ID=19474752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960041483A KR100206709B1 (ko) 1996-09-21 1996-09-21 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법

Country Status (3)

Country Link
US (2) US5923587A (ko)
JP (1) JP4083846B2 (ko)
KR (1) KR100206709B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666186B1 (ko) 2006-02-17 2007-01-09 삼성전자주식회사 3-레벨 불휘발성 반도체 메모리 장치 및 이에 적용되는페이지 버퍼
US7499318B2 (en) 2005-12-21 2009-03-03 Samsung Electronics Co., Ltd. Nonvolatile semiconductor memory device having a management memory capable of suppressing bitline interference during a read operation
US8154924B2 (en) 2008-08-14 2012-04-10 Samsung Electronics Co., Ltd. Nonvolatile memory device and read method

Families Citing this family (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10320988A (ja) * 1997-05-23 1998-12-04 Sony Corp 半導体不揮発性記憶装置、そのデータプログラム方法、およびその製造方法
JP3344331B2 (ja) * 1998-09-30 2002-11-11 日本電気株式会社 不揮発性半導体記憶装置
JP2001085660A (ja) * 1999-09-10 2001-03-30 Toshiba Corp 固体撮像装置及びその制御方法
KR100323140B1 (ko) * 2000-01-17 2002-02-06 윤종용 낸드형 플래쉬 메모리소자 및 그 제조방법
EP1137012B1 (en) * 2000-03-22 2006-08-23 Microchip Technology Inc. Improved programming method for a memory cell
DE60136321D1 (de) * 2000-09-22 2008-12-11 Samsung Electronics Co Ltd Treiberschaltungen für Speicherzellenmatrix in einer NAND-typ Flash-Speicheranordnung
KR100390944B1 (ko) * 2000-12-29 2003-07-10 주식회사 하이닉스반도체 플래쉬 메모리 장치
EP1349214A1 (en) * 2002-03-26 2003-10-01 eMemory Technology Inc. Nonvolatile semiconductor memory
US6847087B2 (en) 2002-10-31 2005-01-25 Ememory Technology Inc. Bi-directional Fowler-Nordheim tunneling flash memory
US7005350B2 (en) * 2002-12-31 2006-02-28 Matrix Semiconductor, Inc. Method for fabricating programmable memory array structures incorporating series-connected transistor strings
US7505321B2 (en) * 2002-12-31 2009-03-17 Sandisk 3D Llc Programmable memory array structure incorporating series-connected transistor strings and methods for fabrication and operation of same
US7233522B2 (en) * 2002-12-31 2007-06-19 Sandisk 3D Llc NAND memory array incorporating capacitance boosting of channel regions in unselected memory cells and method for operation of same
WO2004061863A2 (en) * 2002-12-31 2004-07-22 Matrix Semiconductor, Inc. Programmable memory array structure incorporating series-connected transistor strings and methods for fabrication and operation of same
EP1437772A1 (en) * 2003-01-09 2004-07-14 eMemory Technology Inc. Bi-directional fowler-nordheim tunneling flash memory
US7023739B2 (en) * 2003-12-05 2006-04-04 Matrix Semiconductor, Inc. NAND memory array incorporating multiple write pulse programming of individual memory cells and method for operation of same
US20050128807A1 (en) * 2003-12-05 2005-06-16 En-Hsing Chen Nand memory array incorporating multiple series selection devices and method for operation of same
US7423304B2 (en) * 2003-12-05 2008-09-09 Sandisck 3D Llc Optimization of critical dimensions and pitch of patterned features in and above a substrate
US7221588B2 (en) * 2003-12-05 2007-05-22 Sandisk 3D Llc Memory array incorporating memory cells arranged in NAND strings
JP2005251859A (ja) * 2004-03-02 2005-09-15 Renesas Technology Corp 不揮発性半導体記憶装置
KR100604561B1 (ko) * 2004-05-11 2006-07-31 에스티마이크로일렉트로닉스 엔.브이. 낸드 플래시 메모리 소자 및 이의 웰 형성 방법
US6879519B1 (en) * 2004-07-30 2005-04-12 Micron Technology, Inc. Non-volatile programmable fuse apparatus in a memory device
KR100705221B1 (ko) * 2004-09-03 2007-04-06 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 소자 및 이를 이용한 플래쉬 메모리 셀의소거 방법
JP4832767B2 (ja) * 2005-02-03 2011-12-07 株式会社東芝 半導体集積回路装置及びそのデータプログラム方法
WO2006086667A2 (en) * 2005-02-09 2006-08-17 Avi Bio Pharma, Inc. Antisense composition and method for treating muscle atrophy
KR100632953B1 (ko) * 2005-03-07 2006-10-12 삼성전자주식회사 메모리 소자, 상기 메모리 소자를 위한 메모리 배열 및 상기 메모리 배열의 구동 방법
KR100704628B1 (ko) * 2005-03-25 2007-04-09 삼성전자주식회사 다수의 스트링을 사용하여 상태 정보를 저장하는 방법 및비휘발성 저장 장치
JP4113211B2 (ja) * 2005-07-27 2008-07-09 株式会社東芝 半導体集積回路装置
US7710774B2 (en) * 2005-11-23 2010-05-04 Macronix International Co., Ltd. NAND type multi-bit charge storage memory array and methods for operating and fabricating the same
JP2007164969A (ja) * 2005-12-15 2007-06-28 Samsung Electronics Co Ltd 選択された基準メモリセルを具備する抵抗型メモリ素子
EP1814123A1 (en) * 2006-01-26 2007-08-01 Samsung Electronics Co.,Ltd. Nand-type nonvolatile memory device having common bit lines and methods of operating the same
US7876613B2 (en) 2006-05-18 2011-01-25 Samsung Electronics Co., Ltd. Multi-bit flash memory devices having a single latch structure and related programming methods, systems and memory cards
KR100733952B1 (ko) * 2006-06-12 2007-06-29 삼성전자주식회사 플래그 셀들 사이의 커플링을 최소화시킬 수 있는멀티-비트 플래시 메모리 장치 및 그것의 프로그램 방법
KR100919156B1 (ko) 2006-08-24 2009-09-28 삼성전자주식회사 멀티-비트 플래시 메모리 장치 및 그것의 프로그램 방법
JP5016888B2 (ja) * 2006-10-04 2012-09-05 株式会社東芝 不揮発性半導体記憶装置
KR100926475B1 (ko) 2006-12-11 2009-11-12 삼성전자주식회사 멀티 비트 플래시 메모리 장치 및 그것의 프로그램 방법
KR100794311B1 (ko) * 2006-12-27 2008-01-11 삼성전자주식회사 프로그램 에러를 차단할 수 있는 멀티 비트 플래시 메모리장치의 프로그램 방법
KR100816123B1 (ko) * 2007-01-02 2008-03-21 주식회사 하이닉스반도체 낸드 플래시 메모리 소자
KR100850509B1 (ko) * 2007-01-10 2008-08-05 삼성전자주식회사 프로그램 에러를 감소시킬 수 있는 멀티 비트 플래시메모리 장치의 프로그램 방법
KR100889781B1 (ko) 2007-04-30 2009-03-20 삼성전자주식회사 멀티-비트 데이터를 저장하는 메모리 시스템, 그것의프로그램 방법, 그것을 포함한 컴퓨팅 시스템
KR100932369B1 (ko) * 2007-06-28 2009-12-16 주식회사 하이닉스반도체 불휘발성 메모리 장치
US7869273B2 (en) * 2007-09-04 2011-01-11 Sandisk Corporation Reducing the impact of interference during programming
KR101425958B1 (ko) * 2007-09-06 2014-08-04 삼성전자주식회사 멀티-비트 데이터를 저장하는 메모리 시스템 및 그것의읽기 방법
US7876597B2 (en) * 2007-09-19 2011-01-25 Micron Technology, Inc. NAND-structured series variable-resistance material memories, processes of forming same, and methods of using same
US9129845B2 (en) * 2007-09-19 2015-09-08 Micron Technology, Inc. Buried low-resistance metal word lines for cross-point variable-resistance material memories
KR100909627B1 (ko) * 2007-10-10 2009-07-27 주식회사 하이닉스반도체 플래시 메모리소자
KR101426845B1 (ko) * 2007-12-05 2014-08-14 삼성전자주식회사 공통 소스를 포함하는 비휘발성 기억 소자
KR101469105B1 (ko) * 2008-07-24 2014-12-05 삼성전자주식회사 불 휘발성 반도체 메모리 장치 및 그것을 포함한 메모리시스템
US7983085B2 (en) * 2009-02-06 2011-07-19 Micron Technology, Inc. Memory array with inverted data-line pairs
US7974114B2 (en) * 2009-04-28 2011-07-05 Infineon Technologies Ag Memory cell arrangements
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US9324440B2 (en) 2010-02-09 2016-04-26 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
KR101658479B1 (ko) 2010-02-09 2016-09-21 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US9378831B2 (en) 2010-02-09 2016-06-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
KR101691088B1 (ko) 2010-02-17 2016-12-29 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
JP5788183B2 (ja) * 2010-02-17 2015-09-30 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 不揮発性メモリ装置、それの動作方法、そしてそれを含むメモリシステム
US8908431B2 (en) 2010-02-17 2014-12-09 Samsung Electronics Co., Ltd. Control method of nonvolatile memory device
US8923060B2 (en) 2010-02-17 2014-12-30 Samsung Electronics Co., Ltd. Nonvolatile memory devices and operating methods thereof
JP2011170956A (ja) 2010-02-18 2011-09-01 Samsung Electronics Co Ltd 不揮発性メモリ装置およびそのプログラム方法と、それを含むメモリシステム
US8792282B2 (en) 2010-03-04 2014-07-29 Samsung Electronics Co., Ltd. Nonvolatile memory devices, memory systems and computing systems
US8553466B2 (en) * 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US8411485B2 (en) 2010-06-14 2013-04-02 Crossbar, Inc. Non-volatile variable capacitive device including resistive memory cell
US9013911B2 (en) 2011-06-23 2015-04-21 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8315079B2 (en) 2010-10-07 2012-11-20 Crossbar, Inc. Circuit for concurrent read operation and method therefor
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US8422296B2 (en) * 2010-12-22 2013-04-16 HGST Netherlands B.V. Early detection of degradation in NAND flash memory
US8426306B1 (en) 2010-12-31 2013-04-23 Crossbar, Inc. Three dimension programmable resistive random accessed memory array with shared bitline and method
US8320160B2 (en) * 2011-03-18 2012-11-27 Crossbar, Inc. NAND architecture having a resistive memory cell connected to a control gate of a field-effect transistor
KR101762828B1 (ko) 2011-04-05 2017-07-31 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8995161B2 (en) * 2011-06-10 2015-03-31 Micron Technology, Inc. Apparatus and methods to perform read-while write (RWW) operations
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9059705B1 (en) 2011-06-30 2015-06-16 Crossbar, Inc. Resistive random accessed memory device for FPGA configuration
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9058865B1 (en) 2011-06-30 2015-06-16 Crossbar, Inc. Multi-level cell operation in silver/amorphous silicon RRAM
US8593869B2 (en) 2011-07-27 2013-11-26 Micron Technology, Inc. Apparatuses and methods including memory array and data line architecture
US8792263B2 (en) * 2011-12-22 2014-07-29 Micron Technology, Inc. Apparatuses and methods including memory with top and bottom data lines
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
KR101430415B1 (ko) * 2012-06-09 2014-08-14 서울대학교산학협력단 게이트 다이오드 구조를 갖는 메모리 셀 스트링 및 이를 이용한 메모리 어레이
US9001552B1 (en) 2012-06-22 2015-04-07 Crossbar, Inc. Programming a RRAM method and apparatus
US10096653B2 (en) 2012-08-14 2018-10-09 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US8780631B2 (en) 2012-08-21 2014-07-15 Micron Technology, Inc. Memory devices having data lines included in top and bottom conductive lines
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US9236126B2 (en) * 2013-06-17 2016-01-12 Seoul National University R&Db Foundation Simplified nonvolatile memory cell string and NAND flash memory array using the same
KR102242022B1 (ko) 2013-09-16 2021-04-21 삼성전자주식회사 불휘발성 메모리 및 그것의 프로그램 방법
US9058881B1 (en) * 2013-12-05 2015-06-16 Sandisk Technologies Inc. Systems and methods for partial page programming of multi level cells
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
KR20160139991A (ko) * 2015-05-29 2016-12-07 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR20170010620A (ko) * 2015-07-20 2017-02-01 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR102521278B1 (ko) * 2017-09-25 2023-04-14 에스케이하이닉스 주식회사 반도체 장치 및 이의 제조 방법
KR102067115B1 (ko) * 2018-11-08 2020-01-16 한양대학교 산학협력단 Ots의 오작동을 방지하기 위한 상변화 메모리 소자 및 상기 상변화 메모리 소자의 매핑 동작 방법
US12183397B2 (en) * 2021-05-13 2024-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuits and devices, and methods thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448517A (en) * 1987-06-29 1995-09-05 Kabushiki Kaisha Toshiba Electrically programmable nonvolatile semiconductor memory device with NAND cell structure
JP2732601B2 (ja) * 1987-11-18 1998-03-30 株式会社東芝 不揮発性半導体メモリ装置
US5295096A (en) * 1988-07-11 1994-03-15 Mitsubishi Denki Kabushiki Kaisha NAND type EEPROM and operating method therefor
KR910004166B1 (ko) * 1988-12-27 1991-06-22 삼성전자주식회사 낸드쎌들을 가지는 전기적으로 소거 및 프로그램 가능한 반도체 메모리장치
JPH06291332A (ja) * 1993-04-06 1994-10-18 Nippon Steel Corp 半導体記憶装置及びその使用方法
JPH07122080A (ja) * 1993-08-31 1995-05-12 Sony Corp 半導体不揮発性記憶装置
US5392248A (en) * 1993-10-26 1995-02-21 Texas Instruments Incorporated Circuit and method for detecting column-line shorts in integrated-circuit memories
KR960008823B1 (en) * 1993-11-30 1996-07-05 Samsung Electronics Co Ltd Non-volatile semiconductor memory device
JP3192861B2 (ja) * 1994-03-14 2001-07-30 株式会社東芝 不揮発性半導体記憶装置
JP3184045B2 (ja) * 1994-06-17 2001-07-09 株式会社東芝 不揮発性半導体メモリ
KR0145475B1 (ko) * 1995-03-31 1998-08-17 김광호 낸드구조를 가지는 불휘발성 반도체 메모리의 프로그램장치 및 방법
US5596526A (en) * 1995-08-15 1997-01-21 Lexar Microsystems, Inc. Non-volatile memory system of multi-level transistor cells and methods using same
KR0170707B1 (ko) * 1995-11-29 1999-03-30 김광호 비휘발성 메모리 소자 및 그 구동 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7499318B2 (en) 2005-12-21 2009-03-03 Samsung Electronics Co., Ltd. Nonvolatile semiconductor memory device having a management memory capable of suppressing bitline interference during a read operation
KR100666186B1 (ko) 2006-02-17 2007-01-09 삼성전자주식회사 3-레벨 불휘발성 반도체 메모리 장치 및 이에 적용되는페이지 버퍼
US8154924B2 (en) 2008-08-14 2012-04-10 Samsung Electronics Co., Ltd. Nonvolatile memory device and read method

Also Published As

Publication number Publication date
US6118696A (en) 2000-09-12
JP4083846B2 (ja) 2008-04-30
JPH10107234A (ja) 1998-04-24
US5923587A (en) 1999-07-13
KR19980022360A (ko) 1998-07-06

Similar Documents

Publication Publication Date Title
KR100206709B1 (ko) 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법
EP0639860B1 (en) Non-volatile semiconductor memory
US6570810B2 (en) Contactless flash memory with buried diffusion bit/virtual ground lines
US6819590B2 (en) Semiconductor memory
US6218695B1 (en) Area efficient column select circuitry for 2-bit non-volatile memory cells
US8633544B2 (en) Twin MONOS array for high speed application
US5345418A (en) Single transistor EEPROM architecture
US5592001A (en) Non-volatile semiconductor memory device
US5483484A (en) Electrically erasable programmable read-only memory with an array of one-transistor memory cells
KR100187196B1 (ko) 불휘발성 반도체 메모리 장치
US20030034510A1 (en) Memory array architectures based on a triple-polysilicon source-side injection non-volatile memory cell
US5197027A (en) Single transistor eeprom architecture
US20030085421A1 (en) Semiconductor device and operation method thereof
JPH07235650A (ja) 不揮発性半導体記憶装置
KR100604457B1 (ko) 비휘발성 메모리 디바이스에서 프로그램 방해를 없애기위한 비트 라인 바이어싱 방법 및 이를 이용하는 메모리디바이스
KR20080009321A (ko) 확산 접합이 없는 비휘발성 메모리 셀
US7227779B2 (en) Contactless bidirectional nonvolatile memory
US7245530B2 (en) Semiconductor memory device with MOS transistors, each including floating gate and control gate, and memory card including the same
US7486533B2 (en) Nonvolatile semiconductor memory
KR20090000319A (ko) 비휘발성 메모리 소자 및 그것의 동작 방법
US7233513B2 (en) Semiconductor memory device with MOS transistors each having floating gate and control gate
US20010001492A1 (en) Nonvolatile semiconductor memory device structure with superimposed bit lines and short-circuit metal strips
JP2003086720A (ja) 不揮発性半導体メモリ
JP3540881B2 (ja) 不揮発性半導体記憶装置の書き込み方法
JP3862409B2 (ja) 半導体メモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960921

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960921

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990329

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990409

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990410

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020318

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030307

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040308

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050310

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060307

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070327

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20080401

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20090316

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20100315

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20100315

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20120309