KR100191024B1 - Data acquisition system in plc - Google Patents
Data acquisition system in plc Download PDFInfo
- Publication number
- KR100191024B1 KR100191024B1 KR1019950053566A KR19950053566A KR100191024B1 KR 100191024 B1 KR100191024 B1 KR 100191024B1 KR 1019950053566 A KR1019950053566 A KR 1019950053566A KR 19950053566 A KR19950053566 A KR 19950053566A KR 100191024 B1 KR100191024 B1 KR 100191024B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- plc
- address
- function
- logic controller
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/058—Safety, monitoring
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/13—Plc programming
- G05B2219/13167—Personal computer pc
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Programmable Controllers (AREA)
Abstract
본 발명은 제조 공장에서의 양산 시설에 부가 설치되어 생산 공정의 진행 상태를 확인 할 수 있는 프로그래머를 로직 컨트롤러에서의 데이터 취득 시스템에 관한 것으로, 특히 프로그래머를 로직 컨트롤러(PLC)의 데이터를 일반 퍼스널 컴퓨터(PC)에 실시간 인가하여 연속 제조 공정의 데이터 흐름을 PC의 기능을 이용하여 화면에서 점검하고, 장애가 발생하였을 경우를 대비하여 과거의 데이터를 보관할 수 있는 프로그래머블 로직 컨트롤러에서의 데이터 취득 시스템에 관한 것이며, 그 구성은 생산 공정의 진행 상태를 데이터 신호로 추출하는 기능의 프로그래머블 로직 컨트롤러와, 상기 프로그래머블 로직 컨트롤러의 출력을 외부 장치와 임피던스 매칭 시키는 기능의 절연카드와, 상기 절연카드로부터 인가 받은 데이터를 실시간으로 처리하는 기능의 데이터 취득부와, 상기 데이터 취득부로부터 인가된 데이타를 분석 처리하는 기능의 컴퓨터로 되어 있다.The present invention relates to a data acquisition system in a logic controller for a programmer that is installed in a production facility in a manufacturing plant and can check the progress of a production process. It relates to a data acquisition system in a programmable logic controller that can be applied in real time to (PC) to check the data flow of a continuous manufacturing process on the screen using the function of a PC, and to store past data in case of a failure. The configuration may include a programmable logic controller having a function of extracting a progress state of a production process as a data signal, an insulating card having a function of impedance matching an output of the programmable logic controller with an external device, and data received from the insulating card in real time. Function of processing with A data acquisition unit and a computer having a function of analyzing and processing data applied from the data acquisition unit.
상기한 바와 같이 구성되어 동작하는 본 발명에 따른 프로그래머블 로직 컨트롤러에서의 데이터 취득 시스템은 PLC에서 디지털 신호로 변환된 번지 및 데이터 신호로서 PC가 처리하기 때문에 PLC에서 데이터를 취득하는 것과 같은 속도로 실시간 데이터를 취득할 수 있는 효과를 제공한다.The data acquisition system in the programmable logic controller according to the present invention configured and operated as described above processes real time data at the same speed as acquiring data from the PLC because the PC processes the address and data signals converted into digital signals from the PLC. Provides the effect of obtaining.
Description
본 발명은 제조 공장에서의 양산 시설에 부가 설치되어 생산 공정의 진행 상태를 확인 할 수 있는 프로그래머블 로직 컨트롤러에서의 데이터 취득 시스템에 관한 것으로, 특히 프로그래머블 로직 컨트롤러(PLC)의 데이터를 일반 퍼스널 컴퓨터(PC)에 실시간 인가하여 연속 제조 공정의 데이터 흐름을 PC의 기능을 이용하여 화면에서 점검하고, 장애가 발생하였을 경우를 대비하여 과거의 데이터를 보관할 수 있는 프로그래머블 로직 컨트롤러에서의 데이터 취득 시스템에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data acquisition system in a programmable logic controller that can be installed in a manufacturing facility in a manufacturing plant to check the progress of a production process. The present invention relates to a data acquisition system in a programmable logic controller that can be applied in real time to check the data flow of a continuous manufacturing process on a screen using a PC function and to store past data in case of a failure.
종래의 기술에 의한 PLC는 해당 응용 분야 별로 단위 공정의 제어 목적에 적당하게 제작사 나름대로 데이터 신호의 흐름을 정의한 버스 시스템으로 구성되어 있다. 이들 PLC는 외부의 다른 시스템으로 하여금 데이터 엑세스를 허락하는 통신 채널을 제공하고 있으나, 데이터 엑세스를 할 경우 PLC의 마이크로 프로세서의 부하를 가중시키게 되고 따라서 PLC의 성능을 저하시키고, 컨트롤러의 고유 업무에 지장을 주며, 취득되는 데이터는 속도가 늦어 데이터로서의 의미를 갖지 못하는 경우가 대부분이어서, 실시간 제어를 필요로 하는 생산 라인의 제어시스템에 사용하기에 적절하지 못한 문제점을 갖고 있다.PLC according to the prior art is composed of a bus system that defines the flow of the data signal according to the manufacturer according to the control purpose of the unit process for each application field. These PLCs provide a communication channel that allows other external systems to access data, but the data access adds to the load on the microprocessor of the PLC, thus reducing the performance of the PLC and disrupting the controller's own tasks. In most cases, the acquired data is slow and has no meaning as data, and thus, the data obtained is not suitable for use in a control system of a production line requiring real time control.
이하 첨부된 도면을 참고하여 종래의 기술을 설명한다.Hereinafter, a conventional technology will be described with reference to the accompanying drawings.
제1도의 일부분에 종래의 기술에 의한 PLC의 기능 블록도가 도시 되어 있다.A part of FIG. 1 shows a functional block diagram of a PLC according to the prior art.
종래의 PLC는 중앙 제어장치(5), 버스 버퍼(6), I/O 버퍼(7) 및 P I/O(8)로 구성되어 있다.The conventional PLC is composed of a central controller 5, a bus buffer 6, an I / O buffer 7 and a P I / O 8.
상기와 같은 종래의 구성에 의한 작용을 상세히 설명하면, 공장의 생산 라인에서 진행되는 각 생산 진행 공정(Process)의 데이터를 주변 입출력 장치(P I/O : Peripheral Input Output)(8)를 통하여 추출하고, 상기의 P I/O(8)에서 추출된 데이터를 I/O 버퍼(Input Output Buffer)(7)에서 보관하고, CPU(5)의 제어에 의해 버스 버퍼(6)는 상기 I/O 버퍼(7)에 보관 중인 데이터를 읽어 들이고, 상기의 CPU(5)에 인가한다.Referring to the operation by the conventional configuration as described above in detail, the data of each production progress process (Process) proceeded in the production line of the factory through the peripheral input / output device (PI / O: Peripheral Input Output) (8) The data extracted from the PI / O 8 is stored in an I / O buffer 7, and under the control of the CPU 5, the bus buffer 6 stores the I / O buffer ( Data stored in 7) is read out and applied to the CPU 5 described above.
이때, 상기의 PLC가 추출한 데이터를 인가 받아 분석 처리하고자 할 경우는, 외부와 신호를 주고받는 기능의 상기 P I/O(8)에 컴퓨터 등을 추가로 연결하여 상기 CPU(5)의 제어로서 CPU(5)가 보관 중인 데이터를 제공받아야만 했었다.At this time, when the data extracted by the PLC is to be processed and processed, a computer or the like is further connected to the PI / O 8 having a function of exchanging signals with the outside to control the CPU as the CPU 5. (5) had to be provided with the data being kept.
따라서, PLC의 CPU(5)는 P I/O(8)를 통하여 생산 진행 공정에서 추출된 데이터를 저장 및 관리하고, 또 다른 P I/O(8)에 연결된 컴퓨터의 요청에 의해 추출하여 보관 중인 데이터를 제공하여야 하는 등의 CPU(5)의 부하(Load)가 많아짐에 따라, 데이터의 처리 속도가 늦어지고, 실시간 처리를 필요로 하는 생산 현장에서는 사용할 수 없는 문제점 등이 있었다.Therefore, the CPU 5 of the PLC stores and manages the data extracted in the production process through the PI / O 8, and extracts and stores the data at the request of a computer connected to another PI / O 8. As the load of the CPU 5 increases, the processing speed of data becomes slow, and there are problems that cannot be used in a production site requiring real time processing.
본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위한 것으로 설치 운영 중인 PLC의 성능에는 영향을 끼치지 않으면서 PLC로부터 데이터를 실시간 으로 취득하여 설비 제어시스템에 사용할 수 있는 프로그래머블 로직 컨트롤러에서의 데이터 취득 시스템을 제공하는데 그 목적이 있다.The present invention is to solve the conventional problems as described above, the data acquisition in the programmable logic controller that can be used in the facility control system by acquiring data in real time from the PLC without affecting the performance of the PLC operating in the installation operation The purpose is to provide a system.
제1도는 본 발명에 따른 프로그래머블 로직 컨트롤러에서의 데이터 취득 시스템의 기능 블록도 이고,1 is a functional block diagram of a data acquisition system in a programmable logic controller according to the present invention,
제2도는 발명에 따른 프로그래머블 로직 컨트롤러에서의 데이터 취득 시스템에서의 데이터 취득부의 블록도이다.2 is a block diagram of a data acquisition unit in a data acquisition system in a programmable logic controller according to the invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : PC 2 : 데이터 취득부1 PC 2 Data Acquisition Unit
3 : 절연 카드 4 : PLC3: isolation card 4: PLC
5 : CPU 6 : 버스 버퍼5: CPU 6: Bus Buffer
7 : I/O 버퍼 8 : P I/O7: I / O Buffer 8: P I / O
11 : PC 데이터 입력 버퍼 12 : PC 데이터 출력 버퍼11: PC data input buffer 12: PC data output buffer
13 : PC 번지 선택 버퍼 14 : 듀얼 포트 스태틱 램13: PC address selection buffer 14: Dual port static ram
15 : 번지용 입력 데이터 저장부 16 : PLC 번지 선택 버퍼15: Input data storage for address 16: PLC address selection buffer
17 : PLC 번지 입력 버퍼 18 : PLC 데이터 입력 버퍼17: PLC address input buffer 18: PLC data input buffer
본 발명은 상기한 목적을 달성하기 위하여 제조 공장의 양산 시설에 부가 설치되어 생산 공정의 진행 상태를 데이터 신호로 추출하는 기능의 프로그래머블 로직 컨트롤러와, 상기 프로그래머블 로직 컨트롤러의 출력을 외부 장치와 임피던스 매칭 시키는 기능의 절연카드와, 상기 절연 카드로부터 인가 받은 데이터를 실시간으로 처리하는 기능의 데이터 취득부와, 상기 데이터 취득부로부터 인가된 데이터를 분석 처리하는 기능의 컴퓨터로 구성된다.The present invention is installed in a mass production facility of a manufacturing plant to achieve the above object, a programmable logic controller having a function of extracting the progress state of the production process as a data signal, and the impedance matching the output of the programmable logic controller with an external device An insulating card having a function, a data acquiring unit for processing data applied from the insulating card in real time, and a computer having a function for analyzing and processing data applied from the data acquiring unit.
그리고, 상기한 데이터 취득부는 PLC로 부터 어드레스 및 데이터를 인가 받아 출력하는 PLC 어드레스 및 데이터 버퍼들과, PLC의 메모리 맵과 일치하게 구성되어 PC가 PLC의 메모리로부터 어드레스 및 데이터를 인가 받아 PC로 출력해 주는 PC 어드레스 및 데이터 버퍼들을 포함하는 구성이다.The data acquisition unit is configured to match the PLC address and data buffers that receive and output the address and data from the PLC and the memory map of the PLC so that the PC receives the address and data from the PLC memory and outputs the data to the PC. This configuration includes PC address and data buffers.
이하 첨부된 도면을 참조하여 본 발명에 따른 프로그래머블 로직 컨트롤러에서의 데이터 취득 시스템의 구성에 대하여 상세하게 설명한다.Hereinafter, a configuration of a data acquisition system in a programmable logic controller according to the present invention will be described in detail with reference to the accompanying drawings.
제1도는 본 발명에 따른 프로그래머블 로직 컨트롤러에서의 데이터 취득 시스템의 블록도 이며, 종래의 구성과 동일한 기능의 블록은 동일한 부재 번호를 사용하였고, 제2도는 본 발명에 따른 프로그래머블 로직 컨트롤러에서의 데이터 취득 시스템에서의 데이터 취득부의 블록도이다.1 is a block diagram of a data acquisition system in a programmable logic controller according to the present invention, in which blocks having the same function as the conventional configuration use the same part numbers, and FIG. 2 shows data acquisition in the programmable logic controller according to the present invention. A block diagram of a data acquisition unit in the system.
공장의 생산 시설에 설치되어 생산 공정의 진행 상태를 데이터 신호로 추출하는 기능의 프로그래머블 로직 컨트롤러(4)와, 상기 프로그래머블 로직 컨트롤러(4)의 출력을 외부 장치와 임피던스 매칭 시키는 기능의 절연 카드(3)와, 상기 절연 카드로 부터 인가받은 데이터를 실시간으로 처리하는 기능의 데이터 취득부(2)와, 상기 데이터 취득부(2)로 부터 인가된 데이터를 분석 처리하는 기능의 컴퓨터(1)로 구성되고, 상기한 데이터 취득부(2)로부터 인가된 데이터를 분석 처리하는 기능의 컴퓨터(1)로 구성되고, 상기한 데이터 취득부(2)는 PLC(4)로부터 어드레스 및 데이터를 인가 받아 출력하는 PLC 어드레스 선택 버퍼(16) 및 PLC 데이터 버퍼들(17, 18)과, PLC(4)의 메모리 맵과 일치되게 구성되어 PC(1)가 PLC(4)의 메모리로부터 데이터를 취득하는 것처럼 하는 듀얼 포트 스태틱 램 메모리(14)와, 상기한 듀얼 포트 메모리(14)로부터 어드레스 및 데이터를 인가 받아 PC(1)로 출력해 주는 PC 어드레스 선택 버퍼(13) 및 PC 데이터 버퍼들(11, 12)을 포함하여 구성된다.A programmable logic controller 4 installed in a production facility of a factory and having a function of extracting a progress state of a production process as a data signal, and an isolation card having a function of impedance matching an output of the programmable logic controller 4 with an external device (3). ), A data acquisition unit 2 having a function of processing data received from the insulation card in real time, and a computer 1 having a function of analyzing and processing data applied from the data acquisition unit 2. And a computer 1 having a function of analyzing and processing data applied from the data acquisition unit 2, wherein the data acquisition unit 2 receives an address and data from the PLC 4 and outputs the received data. The PLC address selection buffer 16 and the PLC data buffers 17 and 18 are configured to match the memory map of the PLC 4 so that the PC 1 acquires data from the memory of the PLC 4.A static address RAM 14 and a PC address selection buffer 13 and PC data buffers 11 and 12 that receive addresses and data from the dual port memory 14 and output them to the PC 1. It is configured to include.
상기와 같이 구성된 본 발명의 작용을 보다 상세히 설명한다.The operation of the present invention configured as described above will be described in more detail.
제품을 대량 생산하는 양산 공장의 생산 시설에 설치되어 데이터를 추출하는 기능의 PLC(4)는 CPU(5)와 각 I/O카드(7. 8) 등으로 구성되며 CPU(5)와 버스 버퍼(6) 사이에 데이터 전달 역할을 하는 PLC 버스(C4)에 연결되어 PLC(4)가 추출한 데이터 신호를 외부 장비에 인가하면서 임피던스를 매칭 시켜 주는 기능의 절연카드(3)와, 상기의 절연카드(3)와 연결되어 상기의 PLC(4)가 추출한 데이터를 취득하는 기능의 데이터 취득부(2)와, 상기 데이터 취득부(2)로부터 인가된 데이터를 분석 처리하는 기능을 컴퓨터(1)에서 한다.PLC (4), which is installed in the production facility of mass production factory that mass-produces products, and extracts data, consists of CPU (5) and each I / O card (8.8), etc., CPU (5) and bus buffer (6) an insulating card (3) connected to a PLC bus (C4) serving as a data transfer function, and having a function of matching impedance while applying a data signal extracted by the PLC (4) to external equipment; The computer 1 receives a data acquisition unit 2 having a function of acquiring data extracted by the PLC 4 in connection with (3), and a function of analyzing and processing data applied from the data acquisition unit 2 in the computer 1. do.
상기의 데이터 취득부(2)는 상기 PLC(4)로부터 인가된 데이터 신호를 제어하기 위한 PLC 번지(Address) 선택 신호(C4)를 인가 받는 PLC 번지 선택 버퍼(16)와, 상기의 PLC로 부터 인가된 데이터를 저장하기 위한 PLC 번지 신호(C42)를 인가 받는 PLC 번지 입력 버퍼(17)와, 상기의 PLC 번지 신호(C42)에 해당하는 PLC 데이터 신호(C43)를 인가 받는 PLC 데이터 입력버퍼(18)로 구성되며, 상기의 PLC 번지 선택 버퍼(16)는 번지 선택 신호를 상기 PLC 번지 입력 버퍼(17)와 PLC 데이터 입력버퍼(18)에 인가한다. 따라서, 상기의 듀얼 포트 스태틱 램(14)에는 PLC 버스(C4)에 존재하는 번지에 해당하는 데이터가 저장된다.The data acquiring unit 2 includes a PLC address selection buffer 16 that receives a PLC address selection signal C4 for controlling a data signal applied from the PLC 4, and the PLC address selection buffer 16. PLC address input buffer 17 receiving the PLC address signal C42 for storing the applied data, and PLC data input buffer receiving the PLC data signal C43 corresponding to the PLC address signal C42. 18), the PLC address selection buffer 16 applies a address selection signal to the PLC address input buffer 17 and the PLC data input buffer 18. Therefore, the data corresponding to the address existing in the PLC bus C4 is stored in the dual port static RAM 14.
그리고, PLC 번지 선택 신호(C41)는 PLC 번지 선택 버퍼(16)에서 해독되고, 스위칭 버퍼인 PLC 번지 입력 버퍼(17)와 PLC 데이터 입력버퍼(18)는 듀얼 포트 스태틱 램(14)의 입출력 포트로서, 상기 PLC 번지 입력 버퍼(17)는 상기 듀얼 포트 스태틱 램(14)의 번지 신호(C21)를 인가 받고, 상기 PLC 데이터 입력버퍼(18)는 상기의 번지에 해당하는 데이터(C31)를 인가 받아 저장한다.The PLC address selection signal C41 is decoded in the PLC address selection buffer 16, and the PLC address input buffer 17 and the PLC data input buffer 18, which are switching buffers, are input / output ports of the dual port static RAM 14. As such, the PLC address input buffer 17 receives the address signal C21 of the dual port static RAM 14, and the PLC data input buffer 18 applies the data C31 corresponding to the address. Take it and save it.
PC 버스는 PC 버스 데이터 신호(A11), PC 버스 번지 신호(A13), PC 버스 제어 신호(A14)들로서 구성되며, PC 버스 번지 신호(A13)와, PC 버스 제어 신호(A14)를 인가 받은 PC 번지 선택 버퍼(13)는 PC의 입출력 번지 즉, 할당된 특정 번지의 신호(A13)와 제어 신호(A14)가 일치할 때 PC 데이터 입력 선택 신호(A41) 및 PC 데이터 출력 선택 신호(A42)가 출력된다.The PC bus is configured as a PC bus data signal A11, a PC bus address signal A13, and a PC bus control signal A14. The PC bus receives a PC bus address signal A13 and a PC bus control signal A14. The address selection buffer 13 stores the PC data input selection signal A41 and the PC data output selection signal A42 when the input / output address of the PC, that is, the signal A13 of the assigned specific address and the control signal A14 match. Is output.
PC 데이터 입력 선택 신호(A41)는 번지용 입력 데이터 저장부(15)에 저장된 데이터가 출력 되도록 지정하고, 상기 번지용 입력 데이터 저장부(15)는 상기 입력 선택 신호(A41)를 인가 받아 상기 듀얼 포트 스태틱 램 번지 신호(A51)를 출력하고, 또한 상기 듀얼 포트 스태틱 램(14)에 저장된 데이터를 읽을 수 있도록 함으로써, 듀얼 포트 스태틱 램 데이터 신호(B1)가 출력된다. 상기의 듀얼 포트 스태틱 램 데이터 신호(B1)는 상기의 PC 데이터 입력 선택 신호(A41)에 의하여 PC 데이터 입력 버퍼(11)를 통하고, PC 데이터 버스(A11)로 인가되어 PC(1)에 읽혀지게 된다. 따라서, PC 에서는 PLC의 데이터를 실시간으로 취득하게 된다.The PC data input selection signal A41 specifies that data stored in the address input data storage 15 is output, and the address input data storage 15 receives the input selection signal A41 to receive the dual data. The dual port static ram data signal B1 is output by outputting the port static ram address signal A51 and by reading data stored in the dual port static ram 14. The dual port static RAM data signal B1 is applied to the PC data bus A11 via the PC data input buffer 11 and read to the PC 1 by the PC data input selection signal A41. You lose. Therefore, the PC acquires the data of the PLC in real time.
PC버스의 16비트 데이터 입출력 신호(A12)는 PC(1)에서 분석 처리가 가능하도록 PC(1)에 인가된다.The 16-bit data input / output signal A12 of the PC bus is applied to the PC 1 so as to enable analysis processing on the PC 1.
상기의 PC 번지 선택 버퍼(13)로 부터 인가된 PC 데이터 출력 선택 신호(A42)는 상기의 PC 데이터 출력 버퍼(12)에 인가됨으로써 PC(1)가 PC버스로부터 데이터를 인가 받을 수 있도록 상기의 PC 데이터 출력 버퍼(12)는 번지(Address) 데이터를 출력하는 상태가 된다.The PC data output selection signal A42 applied from the PC address selection buffer 13 is applied to the PC data output buffer 12 so that the PC 1 can receive data from the PC bus. The PC data output buffer 12 is in a state of outputting address data.
이때, 상기 PC 데이터 출력 버퍼(12)는 상기 PC 데이터 입력 버퍼(11)의 PC 데이터 버스 신호를 동시에 인가 받음으로서, 상기 번지용 입력 데이터 저장부(15)를 동작 상태로 언(ON) 시키는 신호(A31)와 상기 PC 버스에 입출력 16 비트 신호(A12)로 출력한다.At this time, the PC data output buffer 12 receives a PC data bus signal of the PC data input buffer 11 at the same time, thereby turning on the address input data storage unit 15 in an operating state. A31 and an output 16-bit signal A12 are output to the PC bus.
상기의 PC 데이터 출력 버퍼(12)로 부터 출력된 PC 데이터 출력 버퍼 신호(A31)는 상기의 번지용 입력 데이터 저장부(15)에 인가되어 저장되고, PC 버스 입출력 16비트 신호(A12)는 PC(1)가 인가 받아 분석 처리 할 수 있는 데이터가 된다.The PC data output buffer signal A31 outputted from the PC data output buffer 12 is applied to and stored in the above-described address input data storage 15, and the PC bus input / output 16-bit signal A12 is stored in the PC. (1) is approved and becomes data that can be analyzed.
상기와 같이 PLC 버스의 데이터는 듀얼 포트 스태틱 램(14)이 인가 받는다. 다시 설명하면 PLC 메모리 번지 테이블과 듀얼 포ㅌ 스태틱램(14)에 PLC(4)의 동작 주기로서 저장되고, 저장된 데이터는 저장과 동시에 PC 버스에 인가된다.As described above, the dual port static RAM 14 receives data of the PLC bus. In other words, the PLC memory address table and the dual format static ram 14 are stored as operation cycles of the PLC 4, and the stored data are simultaneously applied to the PC bus.
이로 인해 실시간으로 PC가 PLC의 데이터를 공유하게 된다. 여기서, 데이터 공유의 의미는 PLC의 실제 메모리 번지 영역과 같은 영역이 듀얼 포트 스태틱 램(14)에 인가됨으로서, 즉, PLC 메모리 번지 테이블은 듀얼 포트 스태틱 램(14)의 번지 테이블이 동일하므로 PC에서는 PLC 메모리 번지 데이터를 읽는 것처럼 듀얼 포트 스태틱 램(14)의 데이터를 읽으므로 PLC 메모리 데이터를 실시간으로 공유할 수 있게 되는 것이다.This allows the PC to share data from the PLC in real time. Here, the data sharing means that the same area as the actual memory address area of the PLC is applied to the dual port static RAM 14, that is, the PLC memory address table has the same address table of the dual port static RAM 14, so that the PC Just like reading the PLC memory address data, the data of the dual port static RAM 14 is read, so that the PLC memory data can be shared in real time.
PLC 실제 메모리 번지는 PLC 내부에서 다시 여러 영역으로 나누어지며, 이는 PLC를 프로그램 할 때 정의 하므로서, 데이터의 의미를 가진다. 이 정의 테이블을 이용하여 PC 상에서도 실제 번지의 데이터를 정의한다.PLC real memory address is divided into several areas in PLC again. This is defined when programming PLC, meaning data. This definition table is also used to define the data of the actual address on the PC.
여기서, 듀얼 포트 스태틱 램(14)은 IDT사의 제품명 7026S35G이고, 동작 속도는 35[ns]로 동작하는 것을 사용하였다.Here, the dual-port static RAM 14 is a product name 7026S35G of IDT Corporation, and the operation speed is used to operate at 35 [ns].
상기한 바와 같이 구성되어 동작하는 본 발명에 따른 프로그래머블 로직 컨트롤러에서의 데이터 취득 시스템은 PLC 에서 디지털 신호로 변환된 번지 및 데이터 신호로서 PC가 처리하기 때문에 PLC에서 데이터를 취득하는 것과 같은 속도로 실시간 데이터를 취득할 수 있는 효과를 제공한다.The data acquisition system in the programmable logic controller according to the present invention configured and operated as described above processes real time data at the same speed as acquiring data from the PLC because the PC processes the address and data signals converted into digital signals from the PLC. Provides the effect of obtaining.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950053566A KR100191024B1 (en) | 1995-12-21 | 1995-12-21 | Data acquisition system in plc |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950053566A KR100191024B1 (en) | 1995-12-21 | 1995-12-21 | Data acquisition system in plc |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970049672A KR970049672A (en) | 1997-07-29 |
| KR100191024B1 true KR100191024B1 (en) | 1999-06-15 |
Family
ID=19442458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950053566A KR100191024B1 (en) | 1995-12-21 | 1995-12-21 | Data acquisition system in plc |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100191024B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101135274B1 (en) * | 2007-10-05 | 2012-04-12 | 신닛뽄세이테쯔 카부시키카이샤 | Plant control system and method |
-
1995
- 1995-12-21 KR KR1019950053566A patent/KR100191024B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101135274B1 (en) * | 2007-10-05 | 2012-04-12 | 신닛뽄세이테쯔 카부시키카이샤 | Plant control system and method |
| US8352787B2 (en) | 2007-10-05 | 2013-01-08 | Nippon Steel Corporation | Plant control system and method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970049672A (en) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5359717A (en) | Microprocessor arranged to access a non-multiplexed interface or a multiplexed peripheral interface | |
| US4591973A (en) | Input/output system and method for digital computers | |
| US6598108B1 (en) | Integrated controller, integrated control system and transmission controller | |
| US4648068A (en) | Memory-programmable controller | |
| CN106657115B (en) | Frequency converter control system and protocol conversion card thereof | |
| KR100191024B1 (en) | Data acquisition system in plc | |
| CA1126409A (en) | Self-contained relocatable memory subsystem | |
| KR910003242B1 (en) | Data collection method and apparatus for loop-linked control system | |
| US5289426A (en) | Dual port memory having address conversion function | |
| US7287110B2 (en) | Storage device for a multibus architecture | |
| KR970002412B1 (en) | Communication coprocessor board capable of using dma | |
| KR0186202B1 (en) | One-chip micro-computer | |
| SU1683039A1 (en) | Device for data processing for multiprocessor system | |
| JPS5856124B2 (en) | Sequence control device | |
| JP2973742B2 (en) | I / O interface device | |
| JPH1039956A (en) | Multiprocessing system | |
| JPH09311716A (en) | Lan device | |
| US6822949B1 (en) | Register control apparatus for W-CDMA WLL separation type terminal | |
| JPH04360202A (en) | Distributed control device | |
| KR920005234B1 (en) | System network architecture converter system | |
| JPH01133108A (en) | Programmable controller | |
| JPH0410135A (en) | High speed processing system for data | |
| KR19990069766A (en) | PLC communication device | |
| KR910003945A (en) | Digital Signal Processing Equipment | |
| Rammler | DCS evolution without obsolescence. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020112 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |