KR100188910B1

KR100188910B1 - A failure detecting circuit of a converter

Info

Publication number: KR100188910B1
Application number: KR1019960003068A
Authority: KR
Inventors: 정명길; 최세경; 김종구; 윤재학
Original assignee: 김정국; 현대중공업주식회사
Priority date: 1996-02-08
Filing date: 1996-02-08
Publication date: 1999-06-01
Also published as: KR970063884A

Abstract

별도의 동작 감지 소자를 추가 장착하지 않고도 인버터의 이상 형상를 감지하고 이상 형태가 발생시 인버터의 이상 파워 소자의 위치를 정확하고 신속하게 체크할 수 있고 단일 전원만의 공급으로 인버터의 동작에 필요한 각 전원을 발생시킬 수 있도록 인버터의 이상 상태 감지회로를 제공하기 위하여, 인버터의 상하측에 장착되는 파워 소자를 구동시키기 위해 서로 상반된 상태로 인가되는 인버터 지령 펄스 신호를 각각 조합하여, 소정의 간격으로 상하측의 파워 소자를 암 단락 없이 구동시키기 위한 구동 펄스 신호를 출력할 수 있도록 하는 신호 지연수단과; 상기 신호 지연 수단에서 출력되는 구동 펄스 신호를 펄스트랜스포머를 이용하여 절연된 신호로 전달하고, 인버터 운전 이상발생시 이상 검출 신호가 발생되어 역방향으로의 신호 전달용으로 사용되는 제1전압 발생 수단과; 내부에서 발생하는 고주파 펄스 신호에 따라 스위칭하는 DC/DC 컨버터를 이용하여, 각 파워 소지자의 게이트구동 전압원으로 사용될 수 있도록 하는 제2전압 발생 수단과; 상기 제1전압 발생수단에서 출력되는 구동 제어 신호를 제2전압 발생수단에서 발생된 게이트용 구동 전압으로 신호 변환하여 파워 소자의 게이트 단자로 출력하므로 인버터의 파워 소자를 온/오프 동작시키는 구동 신호 출력 수단과; 상기 구동 신호 출력 수단의 동작에 따라 파워 소자가 턴온 동작할 경우, 발생하는 파워 소자의 컬렉터-에미터 간의 전압(Vce)과 설정된 기준 발생 전압을 비교하여 턴온 이상 발생시 이상검출 신호를 출력하여, 파워 소자의 동작을 중지시키기 위하여 상기 제1전압 발생수단을 통해 이상 검출 신호를 역전달하는 이상 상태 검출수단과; 상기 제1전압 발생 수단을 통해 역전달된 이상 검출 신호에 의해 동작 상태가 변화하여 에러 신호(-error)를 발생시키는 에러 신호 발생 수단을 포함하여 이루어져 있다.Detects the abnormal shape of the inverter without additional installation of additional motion detection elements, and can check the position of the abnormal power element of the inverter accurately and quickly when an abnormal shape occurs, and supplies each power required for operation of the inverter with only a single power supply. In order to provide an abnormal state detection circuit of the inverter so as to be generated, the inverter command pulse signals applied in opposite states to each other to drive the power elements mounted on the upper and lower sides of the inverter are combined, Signal delay means for outputting a driving pulse signal for driving the power element without a dark short circuit; First voltage generating means for transmitting the drive pulse signal output from the signal delay means as an insulated signal using a pulse transformer, and an abnormal detection signal is generated when an inverter operation error occurs and used for signal transmission in the reverse direction; Second voltage generating means for using as a gate driving voltage source of each power holder by using a DC / DC converter switching according to an internally generated high frequency pulse signal; The drive control signal output from the first voltage generating means is converted into a gate driving voltage generated by the second voltage generating means and output to the gate terminal of the power device, so that the drive signal output for turning on / off the power device of the inverter Means; When the power element is turned on according to the operation of the driving signal output means, the voltage Vce between the collector and emitter of the generated power element is compared with the set reference generation voltage to output an abnormal detection signal when a turn-on abnormality occurs. Abnormal state detection means for forwarding an abnormality detection signal through the first voltage generating means to stop the operation of the device; And an error signal generation means for generating an error signal (-error) by changing an operation state by the abnormality detection signal reversely transmitted through the first voltage generation means.

Description

Inverter abnormal state detection circuit

제1도는 일반적인 인버터의 구동 장치의 회로도이고,1 is a circuit diagram of a driving device of a general inverter,

제2도는 이 발명의 실시에에 따른 인버터의 이상 상태 감지 회로의 회로도이고,2 is a circuit diagram of the abnormal state detection circuit of the inverter according to the embodiment of the present invention,

제3도는 이 발명의 실시예에 따른 기준 발생 전압의 상태 그래프이고,3 is a state graph of a reference generation voltage according to an embodiment of the present invention,

제4도는 이 발명의 실시예에 따른 인버터가 단락될 경우의 IGBT의 컬렉트-에미터간의 전압 파형도이고,4 is a voltage waveform diagram between the collector and the emitter of the IGBT when the inverter is short-circuited according to an embodiment of the present invention.

제5도는 이 발명의 실시예에 따른 인버터의 에러 상태를 판단하기 위한 시스템의 블록도이다.5 is a block diagram of a system for determining an error state of an inverter according to an embodiment of the present invention.

이 발명은 인버터의 이상 상태 감지 회로에 관한 것으로서, 더욱 상세하게 말하자면, 전동기를 구동시키기 위한 인버터에 사용되는 파워소자의 동작 상태에 따라 변화하는 턴온 전압을 기준 발생 전압과 비교하여 인버터의 이상 상태를 판정하는 인버터의 이상 상태 감지회로에 관한 것이다.The present invention relates to an abnormal state detection circuit of an inverter. More specifically, the abnormal state of the inverter is compared with a reference generated voltage by comparing a turn-on voltage which varies according to an operating state of a power element used in an inverter for driving an electric motor. The abnormal state detection circuit of the inverter to determine.

일반적으로 3상 유도 전동기를 구동시키기 위한 인버터의 구조는 제1도와 같다.In general, the structure of the inverter for driving a three-phase induction motor is shown in FIG.

3상의 교류 전원이 인가되면, 다수개의 다이오드로 이루어져 있는 정류기를 거치고, 리액터와 커패시터의 동작에 의해 직류 전원이 필터링된다.When three-phase AC power is applied, the DC power is filtered by the rectifier composed of a plurality of diodes, and the operation of the reactor and the capacitor.

턴온/오프 동작을 하는 6개의 아이지비티(Insulated Gate Bipoiar Transistor 이하 IGBT라 칭함)의 게이트 단자로 전동기의 운전 지령에 해당하는 구동 전압이 외부에서 인가되면, 상기 필터링된 직류 전원으로부터 인버터를 통하여 3상 출력 전압이 발생되어 전동기로 흐르므로, 전동기의 회전 동작이 이루어진다.When the driving voltage corresponding to the operation command of the motor is externally applied to the gate terminals of six IGBTs (Insulated Gate Bipoiar Transistors, hereinafter referred to as IGBTs), which are turned on / off, a three-phase Since an output voltage is generated and flows to an electric motor, the rotation operation | movement of an electric motor is performed.

상기와 같이 외부에서 인가되는 3상 전원을 정류한 직류 전원을 이용하여 각 IGBT를 구동시켜 전동기를 운전시킬 때, 과전류나 출력단자의 단락 등에 의해 인버터의 각 파원 소자가 파손되는 문제가 발생한다.As described above, when each IGBT is driven using a DC power source rectified from an externally applied three-phase power source, each of the wave source elements of the inverter is damaged due to overcurrent or short circuit of the output terminal.

상기와 같은 이유로 파손되는 인버터를 보호하기 위해, 종래에는 제1도에 도시된 것처럼 인버터의 DC 버스단에 홀(hall) 소자 등을 이용한 과전류 검출 소자(1)를 장착한다.In order to protect the inverter damaged due to the above reasons, conventionally, as shown in FIG. 1, an overcurrent detecting element 1 using a hall element or the like is mounted on the DC bus terminal of the inverter.

이에 따라 인버터를 보호하기 위한 과전류 보호 레벨을 설정하고, 과전류 발생 및 선간 단락 등의 이상 발생시 설정 레벨 이상의 신호가 검출되면 각 IGBT의 게이트 단자로 인가되는 구동 신호의 출력을 중지하여 IGBT가 파손되는 문제를 방지할 수 있도록 한다.As a result, the overcurrent protection level for protecting the inverter is set, and when an abnormality such as an overcurrent or short circuit occurs, if a signal above the set level is detected, the output of the drive signal applied to the gate terminal of each IGBT is stopped and the IGBT is damaged. To prevent it.

그러므로 인버터에 발생하는 과전류 등으로 인한 모든 파워 소자가 파손되는 문제를 방지한다.Therefore, the problem that all power devices are damaged due to overcurrent generated in the inverter is prevented.

그러나 상기와 같은 방법을 이용하여 인버터를 보호할 경우, 매우 고가의 소자를 이용하여 인버터를 흐르는 전류를 검출해야 하므로 많은 경제적인 부담을 초래하는 문제가 발생한다.However, when the inverter is protected by the above method, it is necessary to detect the current flowing through the inverter using a very expensive device, which causes a lot of economic burden.

그리고, 각 IGBT를 흐르는 전류의 상태를 검출하는 것이 아니고 인버터 직류 버스단에 흐르는 전류를 이용하여 인버터의 이상 상태만을 검출하므로, 3개의 암(arm)의 IGBT중 어느 상에 해당하는 IGBT에 이상이 발생했는지를 신속하게 판정할 수 없다.Since only the abnormal state of the inverter is detected by using the current flowing through the inverter DC bus stage, the state of the current flowing through each IGBT is not detected. Therefore, the abnormality of the IGBT corresponding to any phase of the three arm IGBTs is detected. It cannot be determined quickly if it has occurred.

따라서 일일이 모든 IGBT의 동작 상태를 체크해야 하므로, 이상 발생위치를 확인하고 이상 원인을 제거하는데 많은 시간과 인력이 소비되는 문제가 발생한다.Therefore, it is necessary to check the operation status of all IGBTs one by one, which causes a problem that a lot of time and manpower is consumed to check the location of the error and remove the cause of the error.

또한 인버터를 구동하기 위한 IGBT 구동 제어 전원은 각 분리된 4종류의 전원을 필요로 하였다.In addition, the IGBT drive control power source for driving the inverter required four separate power sources.

즉, 상위에 장착되는 각 상의 IGBT를 구동시키기 위한 3개의 전원과 하위에 장착되는 각 상의 IGBT를 구동시키기 위해 공통으로 사용되는 하나의 전원으로 구분되므로 다수개의 전원을 필요로 한다.That is, three power sources for driving the IGBTs of each phase mounted on the upper side and one power source commonly used to drive the IGBTs of the respective phases mounted on the lower side require a plurality of power sources.

따라서 전원제어 장치의 구성이 매우 복잡해지는 문제가 발생한다.Therefore, a problem arises that the configuration of the power supply control device becomes very complicated.

그러므로 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 인버터에 사용되는 파워 소자의 손상이나 파손으로 발생하는 인버터의 손상을 방지하기 위한 보호 회로를 간단하게 구성하므로 고가의 동작 감지 소자를 별도로 추가 장착할 필요가 없도록 하는 것이다.Therefore, an object of the present invention is to solve the above-mentioned conventional problems, and since the protection circuit is simply configured to prevent the damage of the inverter caused by damage or breakdown of the power element used in the inverter, an expensive motion detection element is required. There is no need to install additional.

다른 이 발명의 목적은 각 상에 해당하는 한 암의 파워 소자마다 각 보호 회로가 설치되어 있으므로 신속하고 정확하게 비정상 상태의 파워 소자를 검출할 수 있도록 하는 것이다.Another object of the present invention is to provide a protection circuit for each arm of one arm corresponding to each phase, so that it is possible to detect an abnormal power element quickly and accurately.

또다른 이 발명의 목적은, 하나의 단일 전원을 입력으로 하여 각 상의 파워 소자에 필요한 다수개의 독립 구동 전원을 발생시킬 수 있으므로 전원제어 동작을 간편하게 실행할 수 있도록 한다.Another object of the present invention is to generate a plurality of independent driving power supplies required for the power elements of each phase by inputting one single power supply, so that the power supply control operation can be easily executed.

상기한 목적을 달성하기 위한 수단으로써 이 발명의 구성은,As a means for achieving the above object, the configuration of the present invention,

인버터의 상하측에 장착되는 파워 소자를 구동시키기 위해 서로 상반된 상태로 인가되는 인버터 지령 펄스 신호를 각각 조합하여, 소정의 간격으로 상하측의 파워 소자를 암 단락 없이 구동시키기 위한 구동펄스 신호를 출력할 수 있도록 하는 신호지연 수단과;In order to drive the power elements mounted on the upper and lower sides of the inverter, the inverter command pulse signals applied in mutually opposite states are combined, respectively, to output a driving pulse signal for driving the upper and lower power elements without arm short circuits at predetermined intervals. Signal delay means for enabling;

상기 신호 지연 수단에서 출력되는 구동 펄스 신호를 펄스 트랜스포머를 이용하여 절연된 신호로 전달하고, 인버터 운전 이상 발생시 이상 검출 신호가 발생되어 역방향으로의 신호 전달용으로 사용되는 제1전압 발생 수단과;First voltage generating means for transmitting the drive pulse signal output from the signal delay means as an insulated signal using a pulse transformer, and an abnormal detection signal is generated when an inverter operation error occurs and used for signal transmission in the reverse direction;

내부에서 발생하는 고주파 펄스 신호에 따라 스위칭하는 DC/DC 컨버터를 이용하여, 각 파워 소자의 게이트 구동 전압원으로 사용될 수 있도록 하는 제2전압 발생 수단과;Second voltage generating means for using as a gate driving voltage source of each power element by using a DC / DC converter switching according to an internally generated high frequency pulse signal;

상기 제1전압 발생 수단에서 출력되는 구동 제어 신호를 제2전압 발생수단에서 발생된 게이트용 구동 전압으로 신호 변환하여 파워 소자의 게이트 단자로 출력하므로 인버터의 파워 소자를 온/오프 동작시키는 구동 신호 출력 수단과;The drive signal outputs the on / off operation of the power device of the inverter since the drive control signal output from the first voltage generating means is converted into a gate drive voltage generated by the second voltage generating means and output to the gate terminal of the power device. Means;

상기 구동 신호 출력 수단의 동작에 따라 파원 소자가 턴온 동작할 경우, 발생하는 파워 소자의 컬렉터-에미터 간의 전압과 설정된 기준 발생 전압을 비교하여 턴온 이상 발생시 이상 검출 신호를 출력하여, 파워 소자의 동작을 중지시키기 위하여 상기 제1전압 발생 수단을 통해 이상 검출 신호를 역전달하는 이상 상태 검출 수단과;When the wave element is turned on according to the operation of the drive signal output means, the voltage of the collector-emitter of the generated power element is compared with the set reference generation voltage to output an abnormal detection signal when a turn-on abnormality occurs, thereby operating the power element. Abnormal state detection means for forwarding an abnormality detection signal through the first voltage generating means to stop the signal;

상기 제1전압 발생 수단을 통해 역전달된 이상 검출 신호에 의해 동작상태가 변화하여 에러 신호를 발생시키는 에러 신호 발생 수단을 포함하여 이루어져 있다.And an error signal generation means for generating an error signal by changing an operation state by the abnormality detection signal reversely transmitted through the first voltage generation means.

이하, 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명한다.Hereinafter, the most preferred embodiments will be described in detail with reference to the accompanying drawings.

제2도를 참고로 하여 이 발명의 구성을 살펴보면, 각 3개 상에 대해 각 1암의 파워 소자인 IGBT가 장착되어 있으므로, 이 발명의 실시예에서 상하에 각각 장착되어 있는 1쌍의 IGBT 동작에 따라 이상 상태를 검출할 수 있도록 동일한 구조를 갖는 1쌍의 감지 회로로 이루어진다.Referring to the configuration of the present invention with reference to FIG. 2, the pair of IGBTs mounted on the upper and lower sides in the embodiment of the present invention, since the IGBTs, which are the power elements of each arm, are mounted on each of the three phases. According to the present invention, a pair of sensing circuits having the same structure can detect an abnormal state.

따라서 이 발명의 실시예에서는 상단에 위치하는 IGBT의 동작 상태를 감지하는 부분의 구성과 동작만 설명한다.Therefore, in the embodiment of the present invention will be described only the configuration and operation of the portion for detecting the operation state of the IGBT located at the top.

제2도를 참고로 하여 이 발명의 구성을 설명하면, 입력되는 지령 펄스 신호(Vit)를 정형하는 슈미트 트리거부(10)와, 상기 슈미트 트리거부(10)의 출력 신호와 소정 시간 지연된 입력 신호를 논리곱하는 신호 지연부(20)와, 상기 신호 지연부(20)에서 출력되는 신호 중 매우 짧은 온/오프 주기를 갖는 노이즈성 신호를 제거하는 단파 정류부(30)와, 상기 단파 정류부(30)를 통해 출력되는 펄스 신호를 인버터의 동작에 필요한 절연된 신호로 전달하고 인버터의 해당 파워 소자가 동작할 때 발생하는 이상 검출 신호를 역방향으로 전달하는 펄스 트랜스포머(40)와, 인버터의 파워 소자를 구동하기 위한 구동 전원을 발생시키는 DC/DC 컨버터의 1차측 코일부(50)와, 상기 1차측 코일부(50)의 펄스재너레이터의 고주파 스위칭 동작에 따라 2차측 전압이 유기되고 유기된 전압을 정류하여 인버터의 파워 소자의 구동 전압으로 사용할 수 있도록 하는 DC/DC 컨버터의 2차측 코일부(60)와, 동작 상태가 정상 상태일 때 상기 2차측 코일부(60)에서 출력되는 구동 전압을 파워 소자로 출력하는 구동 신호 출력부(70)와, 상기 구동 신호 출력부(70)에서 출력되는 구동신호에 따라 동작 상태가 가변되어 모터를 구동시키는 IGBT(IBGT11)와, 상기 IGBT(IGBT11)가 턴온 동작할 때 발생하는 컬렉터-에미터간의 잔류 전압(Vce)과 기준 발생 전압을 이용하여 해당 IGBT(IGBT11)의 이상 상태를 검출하는 이상 상태 검출부(80)와, 상기 이상 상태검출부(80)의동작에 의해 발생하는 이상 검출 신호가 상기 펄스트랜스포머(40)를 통해 1차측으로 전달되면 이상 검출 신호의 상태에 따라 동작 상태가 가변되어 에러 신호(-error)를 발생하는 에러신호 발생부(90)와, 상기 상하측에 장착되는 각 신호 지연부(20, 20')에서 출력되는 신호가 동시에 턴온되는 신호로 입력될 때 인버터의 파워 소자가 동시에 턴온되어 발생하는 암 쇼트로부터 인버터를 보호하기 위한 보호 신호를 에러 신호 발생부(90)로 출력하는 보호 신호 출력부(100)로 이루어져 있다.Referring to FIG. 2, the configuration of the present invention will be described. The Schmitt trigger unit 10 for shaping the input command pulse signal Vit, the output signal of the Schmitt trigger unit 10, and the input signal delayed by a predetermined time period are described. A signal delay unit 20 for performing an AND operation, a short wave rectifier 30 for removing a noisy signal having a very short on / off period among the signals output from the signal delay unit 20, and the short wave rectifier 30. The pulse transformer 40 transmits the pulse signal output through the insulated signal necessary for the operation of the inverter and transmits the abnormal detection signal generated when the corresponding power element of the inverter operates in the reverse direction, and drives the power element of the inverter. The secondary side voltage is induced and induced by the high frequency switching operation of the primary side coil unit 50 of the DC / DC converter and the pulse generator of the primary side coil unit 50 to generate driving power for The secondary side coil unit 60 of the DC / DC converter to rectify and use the driving voltage of the power device of the inverter, and the driving voltage output from the secondary side coil unit 60 when the operating state is normal The driving signal output unit 70 outputs to the power device, the IGBT (IBGT11) for driving the motor by changing the operation state according to the drive signal output from the drive signal output unit 70, and the IGBT (IGBT11) The abnormal state detector 80 detects an abnormal state of the IGBT (IGBT11) by using the residual voltage Vce between the collector and emitter generated during the turn-on operation, and the reference generated voltage, and the abnormal state detector 80 When the abnormality detection signal generated by the operation is transmitted to the primary side through the pulse transformer 40, the operation state is changed according to the state of the abnormality detection signal to generate an error signal (-error). Wow, above and below When a signal output from each of the signal delay units 20 and 20 'mounted at the same time is input as a signal that is turned on at the same time, an error signal is generated to protect the inverter from arm shorts caused by the power elements of the inverter being turned on at the same time. The protection signal output unit 100 is output to the unit 90.

상기 신호 지연부(20)는 슈미터 트리거부(10)의 출력 단자에 일측 입력단자에 연결되어 있는 AND 게이트(AND21)와, 전원(Vcc)에 일측단자가 연결되어 있고 AND게이트(AND21)의 타측 입력 단자에 타측 단자가 연결되어 있는 저항(R21)과, 상기 저항(R21)의 타측 단자에 일측 단자가 연결되어 있고 타측 단자가 접지되어 있는 커패시터(C21)와, 상기 커패시터(C21)의 일측 단자에 애노드 단자가 연결되어 있고 하측 슈미터 트리거부(10')의 출력단자에 캐소우드 단자가 연결되어 있는 다이오드(D21)와, 상기 다이오드(D21)의 애노드 단자에 애노드 단자가 연결되어 있고 에러 신호(-error)의 출력 단자에 캐소우드 단자가 연결되어 있는 다이오드(D22)로 이루어져 있다.The signal delay unit 20 has an AND gate AND21 connected to one input terminal of an output terminal of the schmitter trigger unit 10, and one terminal connected to a power supply Vcc, and the other side of the AND gate AND21. A resistor R21 having the other terminal connected to the input terminal, a capacitor C21 having one terminal connected to the other terminal of the resistor R21 and the other terminal being grounded, and one terminal of the capacitor C21. Diode D21 having an anode terminal connected to the cathode terminal and a cathode terminal connected to an output terminal of the lower schmitter trigger unit 10 ', and an anode terminal connected to the anode terminal of the diode D21, and having an error signal ( -error) consists of a diode (D22) connected to the cathode terminal of the output terminal.

상기 1차 코일부(50)는 일정 주파수의 신호를 발생시키는 펄스 제너레이터(51)와, 상기 펄스 제너레이터(51)에서 발생하는 펄스 신호에 따라 동작하는 1차 코일(L51)로 이루어져 있다.The primary coil unit 50 includes a pulse generator 51 for generating a signal of a predetermined frequency and a primary coil L51 that operates according to a pulse signal generated by the pulse generator 51.

상기 2차 코일부(60)는 상기 1차 코일부(50)의 1차 코일(L51)의 고주파스위칭 동작에 따라 해당 전압이 유기되는 2차 코일(L61)과, 상기 2차 코일(L61)에서 유기된 전압을 정류하는 정류부(61)로 이루어져 있다.The secondary coil unit 60 is a secondary coil (L61) and the secondary coil (L61) that the voltage is induced in accordance with the high frequency switching operation of the primary coil (L51) of the primary coil unit 50 Rectifier 61 for rectifying the voltage induced in the.

상기 구동신호 출력부(70)는 상기 펄스 트랜스포머(40)와 연결되어 유기된 전압이 입력단자(T)로 입력되는 T플립플럽(FF71)과, 상기 T플립플럽(FF71)의 출력단자(Q)에 베이스 단자가 연결되어 있고 2차코일부(60)의 정류부(61)에 컬렉터 단자가 연결되어 있는 트랜지스터(T71)와, 상기 트랜지스터(T71)의 에미터 단자에 일측 단자가 연결되어 있고 IGBT(IGBT11)의 베이스 단자에 타측 단자가 연결되어 있는 저항(R71)과, 상기 저항(R71)의 타측 단자에 일측 단자가 연결되어 있는 저항(R72)과, 상가 저항(R72)의 타측 단자에 에미터 단자가 연결되어 있고 상기 T플립플럽(FF71)의 출력단자(Q)에 베이스 단자가 연결되어 있고 2차코일부(60)의 정류부(61)에 컬레터 단자가 연결되어 있는 트랜지스터(T72)로 이루어져 있다.The drive signal output unit 70 is connected to the pulse transformer 40 and has a T-flop flop FF71 for inputting the induced voltage to the input terminal T, and an output terminal Q of the T flip-flop FF71. Is connected to the base terminal and the collector terminal is connected to the rectifier 61 of the secondary coil part 60, and one terminal is connected to the emitter terminal of the transistor T71, and the IGBT ( The emitter is connected to the resistor R71 having the other terminal connected to the base terminal of the IGBT11, the resistor R72 having one terminal connected to the other terminal of the resistor R71, and the other terminal of the additive resistor R72. A terminal is connected, and a base terminal is connected to the output terminal Q of the T flip-flop FF71, and a transistor T72 is connected to the rectifier 61 of the secondary coil part 60. have.

상기 이상 상태 검출부(80)는 기준 전압 발생부(81)와, 상기 IGBT(IGBT11)의 컬렉터 단자에 캐소우드 단자가 연결되어 있는 다이오드(D81)와, 상기 다이오드(D81)의 애노드 단자에 반전 입력단자가 연결되어 있고 기준 전압 발생부(81)에 비반전 입력단자가 연결되어 있고 구동신호 출력부(70)의 T플립플럽(FF71)의 리셋단자(R)에 출력 단자가 연결되어 있는 연산 증폭기(Q81)와, 연산 증폭기(Q81)의 출력단자에 베이스 단자가 연결되어 2차코일부(60)의 정류부(61)에 에미터 단자가 연결되어 있고 펄스 트랜스포머(40)에 컬렉터 단자가 연결되어 있는 트랜지스터(T81)로 이루어져 있다.The abnormal state detector 80 includes a reference voltage generator 81, a diode D81 having a cathode terminal connected to a collector terminal of the IGBT (IGBT11), and an inverting input to an anode terminal of the diode D81. An operational amplifier having a terminal connected thereto, a non-inverting input terminal connected to the reference voltage generator 81, and an output terminal connected to the reset terminal R of the T flip flop FF71 of the driving signal output unit 70. (Q81) and the base terminal is connected to the output terminal of the operational amplifier (Q81), the emitter terminal is connected to the rectifier 61 of the secondary coil portion 60, and the collector terminal is connected to the pulse transformer 40 It consists of a transistor T81.

상기 에러신호 발생부(90)는 단파 정류부(30,30')에 각각 캐소우드단자가 연결되어 있는 다이오드(D91,D92)와, 상기 다이오드(SD91,D92)의 각 애노드 단자와 보호 신호 출력부(100)의 출력 단자에 각 비반전 및 반전 입력단자가 연결되어 있는 연산 증폭기(Q91)와, 전원(Vcc)에 일측단자가 연결되어 있고 상기 연산 증폭기(Q91)의 출력 단자에 타측 단자가 연결되어 있는 저항(R91)과, 상기 저항(R91)의 타측 단자에 일측 단자가 연결되어 있고 타측 단자가 접지되어 있는 커패시터(C91)와, 상기 연산 증폭기(Q91)의 출력단자에 셋트단자(S)가 연결되어 있고 출력단자(-Q)는 신호 지연부(20)의 다이오드(D22)의 캐소우드 단자에 연결되어 있고 에러 신호(-error)를 출력하는 RS플립플럽(FF91)으로 이루어져 있다.The error signal generator 90 includes diodes D91 and D92 having cathode terminals connected to the short-wave rectifiers 30 and 30 ', respectively, anode terminals of the diodes SD91 and D92, and a protection signal output unit. Op amp Q91 is connected to the non-inverting and inverting input terminals of the output terminal 100, and one terminal is connected to the power supply Vcc, and the other terminal is connected to the output terminal of the op amp Q91. A resistor (R91), a capacitor (C91) having one terminal connected to the other terminal of the resistor (R91) and having the other terminal grounded, and a set terminal (S) at the output terminal of the operational amplifier (Q91). Is connected to the output terminal (-Q) is connected to the cathode terminal of the diode D22 of the signal delay unit 20 and consists of an RS flip flop (FF91) for outputting an error signal (-error).

상기 에러 신호 발생부(90)에서 출력되는 각 상에 해당하는 에러신호(-error)를 이용하여 인버터의 상태를 판단하기 위한 시스템의 블록도는 제5도에 도시된 것처럼,A block diagram of a system for determining a state of an inverter using an error signal (-error) corresponding to each phase output from the error signal generator 90 is shown in FIG.

A, B, 및 C 상에 해당하는 에러 신호(-error)가 입력되는 래치회로(1)로, 상기 래치회로(1)의 동작을 인에이블시키고, 시스템의 동작을 제어하고 설정된 주기마다 래치 회로(1)로 입력되는 각 상의 에러 신호(-error)를 래치하고 에러 신호(-error)의 상태를 판단하여, 각 해당스위칭 소자가 에러 상태일 경우, 발생하는 에러 정보를 출력하는 마이크로 프로세서(2)와,A latch circuit 1 into which error signals (-error) corresponding to A, B, and C are input, enabling the operation of the latch circuit 1, controlling the operation of the system, and latching circuits at set cycles. The microprocessor 2 which latches an error signal (-error) of each phase inputted to (1) and determines the state of the error signal (-error), and outputs error information generated when each corresponding switching element is in an error state. )Wow,

상기 마이크로 프로세서(2)에서 출력되는 신호에 의해 래치 회로(1)를 인에이블하는 어드레스 디코더(3)와,An address decoder (3) for enabling the latch circuit (1) by a signal output from the microprocessor (2);

상기 어드레스 디코더(3)에서 출력되는 신호에 의해 인에이블 되고, 상기 마이크로 프로세서(2)에서 출력되는 에러 상태에 대한 데이터를 임시 저장한 후 출력하는 버퍼(4)와,A buffer 4 enabled by a signal output from the address decoder 3 and temporarily storing data for an error state output from the microprocessor 2 and outputting the temporary data;

상기 버퍼(4)에서 출력되는 에러 정보를 표시하는 정보 표시 장치(5)로 이루어져 있다.It consists of an information display device 5 for displaying error information output from the buffer 4.

상기와 같이 이루어져 있는 이 발명의 동작은 다음과 같다.The operation of the present invention made as described above is as follows.

먼저 슈미트 트리거부(10)의 입력 단자로 인버터의 동작을 제어하는 지령 펄스 신호(Vit)가 입력되며, 상기 슈미트 트리거부(10)는 입력 신호를 정형하여 안정적인 펄스 신호를 출력한다.First, the command pulse signal Vit for controlling the operation of the inverter is input to the input terminal of the Schmitt trigger unit 10, and the Schmitt trigger unit 10 outputs a stable pulse signal by shaping the input signal.

상기 슈미트 트리거부(10)에서 출력되는 정형된 펄스 신호와, 서로 상반된 지령 펄스 신호(Vib)가 입력되는 하단부에 장착되는 슈미트 트리거부(10')에서 출력되는 신호는 각각 신호 지연부(20)의 AND 게이트(AND21)의 입력 단자로 입력된다.The signals output from the Schmitt trigger unit 10 ′ mounted on the lower end to which the shaped pulse signal output from the Schmitt trigger unit 10 and the command pulse signal Vib opposite to each other are input are respectively signal delay units 20. Is inputted to an input terminal of an AND gate (AND21).

이때, 상측부와 하측부에 장착되는 파워 소자에 동시에 턴온 동작이 발생하면 회로가 단락되어 인버터가 손상되는 등의 문제가 발생한다.At this time, when the turn-on operation occurs at the same time on the power element mounted on the upper part and the lower part, a circuit may be shorted and the inverter may be damaged.

상기와 같이 파워 소자의 동시 동작으로 인버터의 단락 현상을 방지하기 위해, 신호 지연부(20)의 AND 게이트(AND21)의 일측 입력단자로 인가되는 신호 상태는 저항(R21)과 커패시터(C21) 및 다이오드(D21)의 동작에 의해 일정 시간동안 지연되어 입력된다.As described above, in order to prevent an inverter short circuit due to simultaneous operation of the power devices, a signal state applied to one input terminal of the AND gate AND21 of the signal delay unit 20 may include a resistor R21 and a capacitor C21 and The input is delayed for a predetermined time by the operation of the diode D21.

따라서 상기 상/하측부의 파워 소자를 구동시키기 위해 최종 출력되는 IGBT 게이트 구동 펄스 신호는 상기와 같은 소정의 시간 간격을 두고 발생한다.Therefore, the IGBT gate driving pulse signal, which is finally output to drive the upper and lower power elements, is generated at predetermined time intervals as described above.

상기 신호 지연부(20)를 통해 발생하는 펄스 신호는 단과 정류부(30)를 통하여 노이즈성 펄스 신호가 제거된다.In the pulse signal generated through the signal delay unit 20, the noise pulse signal is removed through the stage and the rectifier 30.

펄스폭이 매우 적은 비정상적인 신호는 정산적으로 펄스 트랜스포머(40)를 동작시키지 못하므로 펄스 트랜스포머(40)의 후단으로 해당 전압을 전달시키지 못하고, 오동작만 유발시킨다.Since the abnormal signal having a very small pulse width does not operate the pulse transformer 40 in a predetermined manner, it cannot deliver the corresponding voltage to the rear end of the pulse transformer 40 and causes only a malfunction.

그러므로, 단파 정류부(30)는 동작에 영향을 미치지 않는 매우 짧은 펄스폭을 갖는 노이즈성 펄스 신호를 제거하여 동작의 신뢰성을 높일 수 있도록 한다.Therefore, the short-wave rectifier 30 removes the noisy pulse signal having a very short pulse width that does not affect the operation, thereby increasing the reliability of the operation.

상기 단파 정류부(30)를 통해 불필요한 신호가 제거된 인버터의 구동펄스는 펄스 트랜스포머(40)의 1차측 코일(L41)로 인가되어, 펄스 트랜스포머(40)의 2차측 코일(L42)로 구동 펄스 신호가 전달되어 인버터에 장착되는 파워 소자를 구동시킬 수 있는 구동 전압원의 펄스신호로 변환된다.The drive pulse of the inverter from which unnecessary signals are removed through the short-wave rectifier 30 is applied to the primary coil L41 of the pulse transformer 40, and the driving pulse signal to the secondary coil L42 of the pulse transformer 40. Is transmitted and converted into a pulse signal of a driving voltage source capable of driving a power element mounted on the inverter.

초기 인버터의 동작이 이루어질 경우나 또는 현재 동작중인 인버터의 파워 소자가 정상 상태일 경우에는, 상기 펄스 트랜스포머(40)를 통하여 전달된 제어 신호는 구동신호 출력부(70)의 T플립플럽(FF71)의 입력단자(T)로 입력된다.When the initial inverter is operated or when the power device of the currently operating inverter is in a normal state, the control signal transmitted through the pulse transformer 40 is transmitted to the T flip flop FF71 of the driving signal output unit 70. It is input to the input terminal T of.

따라서 T플립플럽(FF71)의 출력단자(Q)의 신호 상태는 입력단자(T)로 펄스 신호가 입력될 때마다 출력 신호의 상태가 반전된다.Therefore, the signal state of the output terminal Q of the T flip flop FF71 is inverted whenever the pulse signal is input to the input terminal T.

상기와 같이 온 펄스 신호가 입력될 때 T플립플럽(FF71)의 출력단자(Q)로 고전압인 H신호가 출력되어 트랜지스터(T71)는 턴온되고 트랜지스터(T72)는 턴오프 상태로 변화한다.When the on-pulse signal is input as described above, a high voltage H signal is output to the output terminal Q of the T flip-flop FF71 so that the transistor T71 is turned on and the transistor T72 is turned off.

그러나 오프 펄스 신호가 입력단자(T)로 입력되면 T플립플럽(FF71)의 출력단자(Q)의 신호 상태는 저레벨인 L로 토글되어 트랜지스터(T71, T72)의 동작 상태는 반전된다.However, when the off pulse signal is input to the input terminal T, the signal state of the output terminal Q of the T flip flop FF71 is toggled to L, which is a low level, and the operating states of the transistors T71 and T72 are inverted.

따라서 상기 T플립플럽(FF71)의 출력단자(Q)의 상태는 입력단자(T)로 펄스가 입력될 때마다 반전된다.Therefore, the state of the output terminal Q of the T flip flop FF71 is inverted each time a pulse is input to the input terminal T.

이때, 인버터의 파워 소자로 사용되는 IGBT(IGBT11)의 게이트 구동전압원은 1차코일부(50)와 2차코일부(60)의 구성으로 동작되는 DC/DC 컨버터에서 발생된다.In this case, the gate driving voltage source of the IGBT (IGBT11) used as the power element of the inverter is generated in the DC / DC converter operated by the configuration of the primary coil part 50 and the secondary coil part 60.

따라서 인버터의 상하단부에 각각 장착되는 다수개의 파워 소자를 동작시키기 위한 구동 전압원은 각 상마다 DC/DC 컨버터를 이용한 별도의 전압 발생 장치가 각각 장착되어 있으므로 외부에서 단일 전원만 공급하여도 각 필요한 전원이 발생된다.Therefore, the driving voltage source for operating a plurality of power elements respectively mounted on the upper and lower ends of the inverter is provided with a separate voltage generator using a DC / DC converter for each phase, so that only a single power source is required for supplying the external power supply. Is generated.

그러므로 이 발명의 실시예에서 사용되는 인버터를 동작시키기 위한 전원 제어 장치는 단일 전원만을 구비하면 되므로 구조가 매우 간단해진다.Therefore, the power control device for operating the inverter used in the embodiment of the present invention is very simple in structure because it only needs to have a single power source.

상기와 같이 1차 코일부(50)와 2차 코일부(60)의 동작에 의해 IGBT(IGBT11)의 구동 전원이 발생되고, 구동신호 출력부(70)의 트랜지스터(T71)가 턴온되면, 상기 2차 코일부(60)의 2차 코일(L610에서 유기되어 정류부(61)의 동작으로 정류된 직류 전압이 턴온된 트랜지스터(T71)를 통해 IGBT(IGBT11)의 게이트 단자로 입력된다.As described above, when the driving power of the IGBT (IGBT11) is generated by the operation of the primary coil unit 50 and the secondary coil unit 60, and the transistor T71 of the driving signal output unit 70 is turned on, the The DC voltage induced in the secondary coil L610 of the secondary coil unit 60 and rectified by the operation of the rectifying unit 61 is input to the gate terminal of the IGBT (IGBT11) through the turned-on transistor T71.

따라서 상기 IGBT(IGBT11)는 턴온되고, 인버터의 각 IGBT에 구동 신호가 전달되어 전동기에 전류가 흐르게 된다.Therefore, the IGBT (IGBT11) is turned on, a drive signal is transmitted to each IGBT of the inverter, and current flows to the motor.

슈미트 트리거부(10)로 입력되는 구동 신호의 상태에 따라 T플립플럽(FF71)의 출력단자(Q)의 신호가 토글되므로, 상기 구동 신호 출력부(70)의 트랜지스터(T71,T72)의 동작 상태는 서로 상반 상태를 이루어 IGBT의 온/오프 제어가 가능하게 된다.Since the signal of the output terminal Q of the T flip-flop FF71 is toggled according to the state of the drive signal input to the Schmitt trigger unit 10, the transistors T71 and T72 of the drive signal output unit 70 are operated. The states are opposite to each other to enable on / off control of the IGBTs.

구동신호 출력부(70)의 동작으로 IGBT(IGBT11)가 턴온되어 동작이 이루어지면, IGBT(IGBT11)의 턴온 동작으로 발생하는 컬렉터-에미터간(Vce)의 잔류 전압은 이상 상태 검출부(80)의 연산증폭기(Q81)의 반전 입력단자로 입력된다.When the IGBT (IGBT11) is turned on by the operation of the driving signal output unit 70, the residual voltage between the collector-emitter (Vce) generated by the turn-on operation of the IGBT (IGBT11) is determined by the abnormal state detection unit 80. The inverting input terminal of the operational amplifier Q81 is input.

이때, 다이오드(D81)는 IGBT(IGBT11)의 작동시 IGBT(IGBT11)의 제어 전압이 연산 증폭기(Q81)로 인가되는 것을 방지하기 위해 사용된다.At this time, the diode D81 is used to prevent the control voltage of the IGBT (IGBT11) from being applied to the operational amplifier Q81 during the operation of the IGBT (IGBT11).

상기 연산 증폭기(Q81)의 비반전 입력단자는 기준 전압 발생부(81)와 연결되어 있다.The non-inverting input terminal of the operational amplifier Q81 is connected to the reference voltage generator 81.

기준 전압 발생부(81)에서 출력되는 파형은 제3도에 도시된 것처럼 초기 턴온 동작시 15V에서 서서히 강하하여 설정된 약 7V의 전압으로 안정화될 수 있도록 한다.As shown in FIG. 3, the waveform output from the reference voltage generator 81 gradually drops from 15V during the initial turn-on operation to stabilize the set voltage at about 7V.

따라서 턴온 동작 초기에 출력되는 IGBT(IGBT11)의 컬렉터-에미터간 검출 전압(Vce)값이 해당 IGBT의 단락 내량으로 설정되는 설정 전압인 약 7V의 이상으로 출력될 때, IGBT(IGBT11) 턴온 직후 발생할 수 있는 오동작을 방지한다.Therefore, when the collector-emitter detection voltage (Vce) value of the IGBT (IGBT11) outputted at the beginning of turn-on operation is output at about 7 V or more, which is the set voltage set to the short-circuit resistance of the corresponding IGBT, it occurs immediately after the IGBT (IGBT11) turns on. To prevent possible malfunctions.

그로인해, IGBT(IGBT11)의 턴온 상태가 정상 상태일 경우, IGBT(IGBT11)의 컬렉터-에미터가(Vce)의 전압은 약 2~3V이므로 기준전압 발생부(81)에서 출력되는 전압보다 낮은 상태가 된다.Therefore, when the turn-on state of the IGBT (IGBT11) is normal, the voltage of the collector-emitter (Vce) of the IGBT (IGBT11) is about 2 to 3 V, which is lower than the voltage output from the reference voltage generator 81. It becomes a state.

IGBT(IGBT11)의 턴온 상태가 정상 상태로 비교기로 동작하는 연산증포기(Q81)의 출력 상태는 고레벨인 H가 되어, 트랜지스터(T81)의 베이스 단자로 입력되므로, 상기 트랜지스터(T81)는 턴오프 상태가 된다.Since the output state of the operational amplifier Q81, which operates as a comparator with the turn-on state of the IGBT (IGBT11) being a normal state, becomes a high level H and is input to the base terminal of the transistor T81, the transistor T81 is turned off. It becomes a state.

그리고 고레벨인 연산 증폭기(Q81)의 출력 신호는 구동신호 출력부(70)의 T플립플럽(FF71)의 리셋단자(R)로 입력되므로, 상기 T플립플럽(FF71)의 동작 상태는 정상적으로 입력단자(T)로 입력되는 신호 상태에 따라 출력단자(Q)의 상태가 가변된다.Since the output signal of the high operational amplifier Q81 is input to the reset terminal R of the T flip flop FF71 of the driving signal output unit 70, the operation state of the T flip flop FF71 is normally input. The state of the output terminal Q varies according to the signal state input to (T).

따라서 IGBT(IGBT11)의 동작 상태가 정상 상태일 경우, IGBT(IGBT11)는 구동 신호 출력부(70)와 1차 및 2차 코일부(50,60)의 동작 등에 따라 정상적인 턴온/오프 동작을 실행한다.Therefore, when the operating state of the IGBT (IGBT11) is in a normal state, the IGBT (IGBT11) executes a normal turn on / off operation according to the operation of the driving signal output unit 70 and the primary and secondary coil units 50 and 60. do.

그러나 IGBT(IGBT11)가 파손되거나 비정상 상태일 경우, IGBT(IGBT11)의 컬렉터-에미터 단자 사이의, 컬렉터-에미터전압(Vce)은 즉, 연산 증폭기(Q81)의 반전 입력 단자(-)로 입력되는 신호 전압이 비반전 입력단자(+)로 입력되는 신호 전압보다 커진다.However, if the IGBT (IGBT11) is broken or in an abnormal state, the collector-emitter voltage Vce between the collector-emitter terminals of the IGBT (IGBT11), i.e., to the inverting input terminal (-) of the operational amplifier Q81. The input signal voltage becomes larger than the signal voltage input to the non-inverting input terminal (+).

따라서 제4도에 도시된 것처럼 단락 현상이 발생한 순간, 순간적으로 라인 간의 인덕턴스에 비례하는 기울기로 급격히 단락 전류가 증가하고, IGBT(IGBT11)의 단락 내량을 넘었을 때의 컬렉터-에미터간의 전압검출값(Vce)이 기준 발생 전압보다 크게 된다.Therefore, as shown in FIG. 4, when the short circuit occurs, the short-circuit current increases rapidly with a slope proportional to the inductance between the lines, and detects the voltage between the collector and the emitter when the short circuit resistance of the IGBT (IGBT11) is exceeded. The value Vce becomes larger than the reference generated voltage.

그러므로 연산 증폭기(Q81)의 출력 신호는 저레벨링 L 상태가 되므로, 구동신호 출력부(70)의 T플립플럽(FF71)의 리셋단자(R)로 저레벨인 L 신호가 입력되어 T플립플럽(FF71)은 리셋 상태가 된다.Therefore, since the output signal of the operational amplifier Q81 is in the low leveling L state, the low level L signal is inputted to the reset terminal R of the T flip flop FF71 of the drive signal output unit 70 so that the T flip flop FF71 ) Becomes the reset state.

따라서 상기 T플립플럽(FF71)의 상태가 리셋 상태로 변화하면 T플립플럽(FF71)의 출력단자(Q)로 저레벨인 L 신호가 출력되어, 트랜지스터(T72)를 턴오프 상태로 변화시키므로 주기적으로 변화하는 IGBT(IGBT11)의 턴온/오프 동작을 중지시킨다.Therefore, when the state of the T flip flop FF71 is changed to the reset state, a low level L signal is output to the output terminal Q of the T flip flop FF71, and the transistor T72 is changed to the turn-off state periodically. The turn on / off operation of the changing IGBT (IGBT11) is stopped.

또한 IGBT(IGBT11)의 검출 전압(Vce)이 연산 증폭기(Q81)로 인가되는 기준 전압보다 낮아지면, 상기 연산 증폭기(Q81)의 출력단자에서 출력되는 저레벨인 L신호에 의해 트랜지스터(T81)는 턴온 상태로 가변되어, 2차코일부(60)에서 유기된 전압이 턴온된 트랜지스터(T81)를 거쳐 펄스 트랜스포머(40)의 2차측 코일 (L42)로 흐르므로, 펄스 트랜스포머(40)의 1차측 코일(L41)로 해당 전압이 유기되어 역방향으로의 신호 전달용으로 사용된다.When the detection voltage Vce of the IGBT IGBT11 is lower than the reference voltage applied to the operational amplifier Q81, the transistor T81 is turned on by the low level L signal output from the output terminal of the operational amplifier Q81. In the state variable, since the voltage induced in the secondary coil part 60 flows to the secondary coil L42 of the pulse transformer 40 through the turned-on transistor T81, the primary coil of the pulse transformer 40 ( The voltage is induced to L41) and used for signal transmission in the reverse direction.

상기 펄스 트랜스포머(40)를 통해 역방향으로 전달된 이상 검출 신호는 에러신호 발생부(90)의 연산 증폭기(Q91)의 비반전 입력 단자로 입력되어, 연산 증폭기(Q91)의 출력 신호는 고레벨인 H상태로 변화한다.The abnormality detection signal transmitted in the reverse direction through the pulse transformer 40 is input to the non-inverting input terminal of the operational amplifier Q91 of the error signal generator 90, so that the output signal of the operational amplifier Q91 is H at a high level. Change to state.

그러므로 고레벨인 H신호는 저항(R91)과 캐피시터(C91)를 거친 후, RS플립플럽(FF91)의 셋트 단자(S)로 입력되어 저레벨인 L 상태의 에러 신호(-error)가 반전 출력단자(-Q)를 통해 출력된다.Therefore, the high level H signal passes through the resistor R91 and the capacitor C91, and is then input to the set terminal S of the RS flip flop FF91 so that the low level L error signal (-error) is inverted. Is output via -Q).

따라서 상기와 같이 IGBT(IGBT11)가 파손되거나 비정상 동작이 이루어질 경우, 이상 상태 검출부(80)의 동작으로 펄스 트랜스포머(40)를 통해 이상 검출 신호가 역전달되므로, 동작중인 IGBT(IGBT11)의 이상 상태를 출력하고, 동작을 중지시킨다.Therefore, when the IGBT (IGBT11) is damaged or abnormal operation is performed as described above, the abnormal detection signal is reversely transmitted through the pulse transformer 40 by the operation of the abnormal state detection unit 80, and thus the abnormal state of the IGBT (IGBT11) in operation. Outputs and stops the operation.

상기와 같이 동작중인 IGBT(IGBT11)의 이상 상태를 검출할 수 있는 이상 상태 감지 회로는 각 상마다 장착되는 1쌍의 IGBT마다 장착되어 있으므로, 과전류 및 단락 상태로부터 파워 소자인 IGBT를 완벽하게 보호할 수 있고, 만일 IGBT가 파손되었을지라도 파손된 각 상의 IGBT를 용이하게 판단할 수 있어 수리, 보수가 매우 용이하다.The abnormal state detection circuit that can detect the abnormal state of the IGBT (IGBT11) in operation as described above is installed for each pair of IGBTs mounted in each phase, so that the IGBT which is the power device can be completely protected from the overcurrent and short circuit state. Even if the IGBT is broken, it is possible to easily determine the broken IGBT of each phase, which is very easy to repair and repair.

그리고 상기 보호 신호 출력부(100)는 신호 지연부(20,20')에서 출력되는 각 신호를 입력으로 하여, 동시에 상하측에 각각 장착되어 있는 IGBT(IGBT11, IGBT11')를 구동시키기 위한 구동 신호가 출력될 때, 회로의 인버터 회로가 단락되는 것을 방지하기 위한 것이다.The protection signal output unit 100 receives the signals output from the signal delay units 20 and 20 'as inputs, and simultaneously drives the IGBTs IGBT11 and IGBT11' mounted on the upper and lower sides, respectively. Is output to prevent the inverter circuit of the circuit from being shorted.

따라서 신호 지연부(20, 20')의 AND 게이트(AND21, AND21')의 출력단자로 동시에 펄스 신호가 출력되면, 정상시 고레벨인 H신호를 출력하는 보호 신호 출력부(100)는 저레벨인 L 신호를 에러신호 발생부(90)의 연산 증폭기(Q91)의 반전 입력단자(-)로 출력한다.Therefore, when a pulse signal is simultaneously output to the output terminals of the AND gates AND21 and AND21 'of the signal delay units 20 and 20', the protection signal output unit 100 which outputs the H signal at the high level in normal state is L at the low level. The signal is output to the inverting input terminal (-) of the operational amplifier Q91 of the error signal generator 90.

보호 신호 출력부(100)의 출력 신호에 의해, 연산 증폭기(Q91)의 출력단자로 저레벨인 L신호가 출력되므로 RS플립플럽(FF91)는 셋트상태로 변화하여, 에러 신호(-error)를 출력하는 반전 출력단자(-Q)의 신호 상태는 저레벨인 L가 된다.Since the low level L signal is output to the output terminal of the operational amplifier Q91 by the output signal of the protective signal output unit 100, the RS flip flop FF91 changes to the set state and outputs an error signal (-error). The signal state of the inverting output terminal (-Q) to be L becomes a low level.

따라서 상기 저레벨인 L상태의 에러 신호(-error)는 동작중인 IGBT(IGBT11)의 동작 상태가 비정상 상태일 경우, 또는 상/하측의 신호지연부(20, 20')의 AND 게이트(AND21, AND21')의 출력단자로 펄스가 동시에 출력될 때, 즉 상/하측의 IGBT(IGBT11, IGBT11')의 구동 신호가 동시에 발생할 경우 출력되어, 인버터의 비정상 상태를 외부에서 감지할 수 있도록 한다.Accordingly, the low level L-state error signal (-error) may be generated when the operating state of the IGBT (IGBT11) in operation is abnormal or when the AND gates AND21 and AND21 of the upper and lower signal delay units 20 and 20 'are operated. When the pulses are simultaneously output to the output terminal of '), that is, when the driving signals of the upper and lower IGBTs (IGBT11 and IGBT11') occur at the same time, they are outputted to externally detect an abnormal state of the inverter.

상기와 같은 동작에 의해 에러신호 발생부(90)의 RS플립플럽(FF91)의 반전 출력단자(-Q)를 통해 저레벨인 L상태의 에러 신호(-error)가 발생된 후, 상/하측의 슈미트 트리거부(10,10')의 출력 신호가 모두 발생되지 않고, RS플립플럽(FF91)의 리셋단자(R)로 저레벨인 L상태의 신호가 입력될 때 리셋된다.By the operation as described above, after the low level error signal (-error) is generated through the inverted output terminal (-Q) of the RS flip flop (FF91) of the error signal generator 90, the upper / lower Both output signals of the Schmitt trigger unit 10, 10 'are not generated, and are reset when a low level L state signal is input to the reset terminal R of the RS flip flop FF91.

따라서 다시 정상적인 동작을 실행할 수 있도록 한다.Therefore, normal operation can be executed again.

상기한 인버터의 이상 상태 감지 회로의 동작을 통해 각 상에 해당하는 스위칭 소자의 상태에 다른 에러 신호(-error)가 출력되면, 제5도에 도시된 것과 같은 시스템의 동작을 통해 외부 사용자에게 인버터의 각 스위칭 소자의 이상 상태를 확인할 수 있도록 한다.If another error signal (-error) is output to the state of the switching element corresponding to each phase through the operation of the abnormal state detection circuit of the inverter, the inverter to the external user through the operation of the system as shown in FIG. Check the abnormal state of each switching element.

즉, A상과 B상과 C상에 해당 각 스위칭 소자의 동작 상태에 해당하는 각 에러 신호(-error)는 래치 회로(1)로 입력된다.That is, each error signal (-error) corresponding to the operation state of each switching element in the A phase, B phase and C phase is input to the latch circuit 1.

그러므로 시스템의 동작을 제어하는 마이크로 프로세서(2)는 설정된 주기마다 어드레서 디코더(3)로 구동 신호를 출력하여, 래치 회로(1)와 버퍼(4)를 인에이블시키므로, 마이크로 프로세서(2)는 설정된 주기마다 래치 회로(1)로 입력되는 각 에러 신호(-error)를 래치할 수 있다.Therefore, the microprocessor 2 which controls the operation of the system outputs a drive signal to the address decoder 3 at every set period to enable the latch circuit 1 and the buffer 4, so that the microprocessor 2 Each error signal (-error) input to the latch circuit 1 may be latched every set period.

상기와 같이 래치 회로(1)로 입력되는 각 암의 스위칭 소자의 상태에 해당하는 에러 신호(-error)를 주기적으로 래치한 후, 마이크로 프로세서(2)는 래치한 각 상에 해당하는 에러 신호(-error)의 상태를 판단한다.After periodically latching an error signal (-error) corresponding to the state of the switching element of each arm input to the latch circuit 1 as described above, the microprocessor 2 performs the error signal ( -error) state.

판단된 에러 신호(-error)의 상태가 각 해당 스위칭 소자의 이상 상태를 나타내는 에러 상태일 경우, 마이크로 프로세서(2)는 프로그램의 동작을 중지하고, 버퍼(4)로 발생하는 에러 상태에 대한 데이터를 출력한다.When the state of the determined error signal (-error) is an error state indicating an abnormal state of each corresponding switching element, the microprocessor 2 stops the operation of the program and data on the error state generated in the buffer 4. Outputs

따라서 버퍼(4)를 통해 액정 표시 장치 등으로 이루어져 있는 정보표시 장치(5)로 마이크로 프로세서(2)에서 출력되는 에러 상태에 대한 데이터가 출력되므로, 외부 사용자는 현재 인버터의 동작 상태에 따른 정보를 용이하고 정확하게 인식할 수 있다.Therefore, since the data on the error state output from the microprocessor 2 is output to the information display device 5 including the liquid crystal display device through the buffer 4, the external user can provide information according to the current operating state of the inverter. It can be recognized easily and accurately.

상기와 같이 동작하는 이 발명의 효과는 첫째로, 외부에서 공급되는 단일 전원을 이용하여 회로 자체에 인버터의 동작에 필요한 각 전원을 발생시킬 수 있는 장치가 내장되어 있으므로, 외부의 전원 제어 장치의 구성이 매우 간단해진다.The effect of the present invention operating as described above is, firstly, since a device capable of generating each power required for the operation of the inverter is built in the circuit itself by using a single power source supplied from the outside, the configuration of the external power control device This becomes very simple.

둘째로, 고가의 별도 검출 소자를 이용하지 않고도 인버터의 각 파워소자의 동작 상태를 검출할 수 있어서, 비용의 상승 문제를 해결할 수 있을 뿐만 아니라 과전류 및 단락 등에 대한 완벽한 보호가 가능하다.Secondly, it is possible to detect the operating state of each power element of the inverter without using an expensive separate detection element, which can solve the problem of increase in cost as well as complete protection against overcurrent and short circuit.

셋째로, 3상의 해당 상마다 동작되는 각 파워 소자의 동작 상태를 별도로 감지하여 이상 검출 신호를 출력하므로, 비정상적으로 동작하는 인버터의 파워 소자의 위치를 정확하고 신속하게 검출할 수 있고, 수리나 교체 동작도 매우 용이해진다.Third, by detecting the operation state of each power element operated for each phase of the three phases separately and outputting an abnormal detection signal, it is possible to accurately and quickly detect the position of the power element of the abnormally operating inverter, repair or replace Operation is also very easy.

Claims

In order to drive the power elements mounted on the upper and lower sides of the inverter, the inverter command pulse signals applied in mutually opposite states are combined, respectively, to output a driving pulse signal for driving the upper and lower power elements without arm short circuits at predetermined intervals. Signal delay means for enabling; First voltage generating means for transmitting the drive pulse signal output from the signal delay means as an insulated signal using a pulse transformer, and an abnormal detection signal is generated when an inverter operation error occurs and used for signal transmission in the reverse direction; Second voltage generating means for using as a gate driving voltage source of each power element by using a DC / DC converter which switches according to an internally generated high frequency pulse signal; Drive signal output for turning on / off the power device of the inverter since the drive control signal output from the first voltage generating means is converted into a gate drive voltage generated by the second voltage generating means and output to the gate terminal of the power device. Means; When the power device is turned on according to the operation of the driving signal output means, the voltage Vce between the collector and emitter of the generated power device is compared with the set reference generation voltage to output an abnormal detection signal when a turn-on abnormality occurs. Abnormal state detection means for forwarding an abnormality detection signal through said first voltage generating means to stop operation of a power element; And an error signal generating means for generating an error signal (-error) by changing an operation state by the abnormality detection signal reversely transmitted through the first voltage generating means.

The inverter of claim 1, further comprising a Schmitt trigger means for shaping and outputting an inverter driving control signal applied in a state opposite to each other in order to drive the power elements mounted on the upper and lower sides of the inverter. Status sensing circuit.

The method according to claim 1 or 2, further comprising a stage and a rectifying means for removing a signal having a pulse width shorter than a set width from the pulse signal output from the Schmitt trigger means and outputting the signal to the first voltage generating means. Abnormal state detection circuit of the inverter.

The method of claim 1, wherein when the inverter driving signals applied in opposite states to drive the power elements mounted on the upper and lower sides of the inverter are simultaneously output as turn-on signals from the corresponding signal delay means on the upper and lower sides, protecting the inverter. The abnormal state detection circuit of the inverter, characterized in that further comprises a protection signal output means for outputting a protection signal for the error signal generating means.

The signal delay means according to claim 1, wherein the signal delay means is a signal output from the Schmitt trigger means mounted on the upper and lower sides, and a Schmitt of the opposite side delayed by a predetermined time by the resistor R21, the capacitor C21, and the diode D21. Logical multiplication of the output signal of the trigger means for detecting the abnormal state of the inverter characterized in that it comprises a logical multiplication means (AND21) for generating a predetermined time delay between the drive signal for driving each of the upper and lower power elements Circuit.

2. The driving signal output means of claim 1, wherein the signal state of the output terminal Q changes according to the signal state induced by the first voltage generating means and input to the input terminal T, so that the base drive of the corresponding power element is performed. Signal transmission means (FF71) for transmitting a signal; It comprises a first and second switching means (T71, T72) for outputting the base drive signal of the power device by changing the operation state according to the signal state of the output terminal (Q) of the signal transmission means (FF71) Abnormal state detection circuit of the inverter, characterized in that.

7. The inverter according to claim 6, wherein the signal transmission means (FF71) comprises a T flip flop in which the signal state of the output terminal Q is inverted each time a clock signal is input to the input terminal T. Abnormal state detection circuit.

7. The abnormal state detection circuit of an inverter according to claim 6, wherein the first switching means (T71) comprises a transistor turned on / off according to a signal state input to a base terminal.

7. The abnormal state detection circuit of an inverter according to claim 6, wherein said second switching means (T72) comprises a transistor turned on / off according to a signal state input to a base terminal.

2. The apparatus according to claim 1, wherein said abnormal state detecting means comprises: a reference voltage generator (81) for generating a reference voltage set; Comparison means for controlling the operation of the drive signal output means by comparing the voltage Vce between the collector-emitter of the power element in the turned-on state with the reference voltage output from the reference voltage generator 81, and outputting a corresponding signal. (Q81); And a switching means for changing the switching state according to the output signal of the comparing means Q81, so as to transmit the DC voltage generated by the DC / DC converter as an abnormal detection signal to the first voltage generating means. An abnormal state detection circuit of an inverter.

2. The apparatus of claim 1, wherein the error signal generating means is connected to an abnormality detection signal reversely transmitted from the first voltage generating means and a protection signal output means to compare output signals of the first voltage generating means and the protection signal output means. Comparison means (Q91) for changing the output signal when an abnormality detection signal is transmitted or a protection signal is output; After the bias applied and the noise state is removed by the resistor R91 and the capacitor C91, an operation state is changed according to the state of the output signal of the comparison means Q91 applied to generate an error signal (-error). The abnormal state detection circuit of the inverter, comprising a signal output unit (FF91).

12. The abnormal state detection circuit of the inverter according to claim 11, wherein the error signal output unit FF91 comprises an RS flip flop in which the output signal of the comparing means Q91 is input to the set terminal S. .