KR100188114B1 - Tft-lcd device - Google Patents
Tft-lcd device Download PDFInfo
- Publication number
- KR100188114B1 KR100188114B1 KR1019960014824A KR19960014824A KR100188114B1 KR 100188114 B1 KR100188114 B1 KR 100188114B1 KR 1019960014824 A KR1019960014824 A KR 1019960014824A KR 19960014824 A KR19960014824 A KR 19960014824A KR 100188114 B1 KR100188114 B1 KR 100188114B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate line
- gate
- driving signal
- line
- thin film
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
Abstract
본 발명은 0번 게이트선을 가진 액정 표시 장치에 관한 것이다. 0번 게이트선을 중심으로 1번 게이트선의 반대쪽에 대응하여 보조게이트선이상기 2번 게이트선과 전기적으로 연결되어 있어, 2번 게이트선에 게이트 구동 신호가 전달될 때 동시에 보조 게이트선도 게이트 구동 신호가 전달된다. 그러면 0번 게이트선 위에 형성되어 있는 박막 트랜지스터가 동작하여 첫 번째 화소 행의 화소에 데이터선을 통하여 화상 정보가 전달되고, 2번 게이트선 위에 형성되어 있는 박막트랜지스터가 동작하여 두 번째 화소 행의 화소에 데이터선을 통하여 화상 정보가 전달된다. 그리고 0번 게이트선을 중심으로 상기 번 게이트선에 반대쪽에 대응하여 보조 게이트선이 상기 2번 게이트선과 전기적으로 연결되어 2번 게이트선에 게이트 구동 신호가 전달될 때 동시에 보조 게이트선도 게이트 구동 신호가 전달된다. 보조 게이트선에 게이트 구동 신호가 전달되어 RC 딜레이가 발생하기 쉬우나 0번 게이트선에 유지 용량이 형성되지 않으므로 RC 딜레이가 회소의 결함을 발생하지는 않는다.The present invention relates to a liquid crystal display having a zero gate line. The auxiliary gate line is electrically connected to the gate line 2 corresponding to the opposite side of the gate line with respect to the gate line 0, and when the gate driving signal is transmitted to the gate line 2, the auxiliary gate line also transmits the gate driving signal at the same time. do. Then, the thin film transistor formed on the gate line 0 operates to transfer image information to the pixels of the first pixel row through the data line, and the thin film transistor formed on the gate line 2 operates to the pixel of the second pixel row. Image information is transmitted via the data line. When the auxiliary gate line is electrically connected to the gate line 2 and the gate driving signal is transmitted to the gate line 2 corresponding to the opposite side of the gate line around the gate line 0, the auxiliary gate line also receives the gate driving signal. Delivered. The RC delay is easily generated by the gate drive signal transmitted to the auxiliary gate line, but the RC delay does not cause the defect of the circuit because the storage capacitor is not formed at the gate line 0.
Description
제1도는 종래의 박막 트랜지스터 액정 표시 장치의 평면도이고,1 is a plan view of a conventional thin film transistor liquid crystal display device,
제2도는 본 발명의 실시예에 따른 박막 트랜지스터 액정 표시 장치의 평면도이다.2 is a plan view of a thin film transistor liquid crystal display according to an exemplary embodiment of the present invention.
본 발명은 박막 트랜지스터 액정 표시 장치에 관한 것으로서, 더욱 상세히 말하자면, 0번 게이트선을 가진 액정 표시 장치에 관한 것이다.The present invention relates to a thin film transistor liquid crystal display device, and more particularly, to a liquid crystal display device having a gate line of zero.
일반적으로 박막 트랜지스터 액정 표시 장치는,In general, a thin film transistor liquid crystal display device,
게이트 구동 신호를 전달하는 게이트선과 화상 신호를 전달하는 데이터선과 그리고 상기 게이트선에 한쪽 단자가 연결되어 있으며 상기 데이터선에 다른 한쪽 단자가 형성되어 있는 박막 트랜지스터와 상기 박막 트랜지스터의 또 다른 한쪽 단자에 연결되어 있으며 상기 게이트선의 구동 신호에 따라 상기 데이터선의 화상 신호가 표현되는 화소를 포함하고 있는 박막 트랜지스터 기판.A gate line for transmitting a gate driving signal, a data line for transmitting an image signal, and a thin film transistor having one terminal connected to the gate line and the other terminal formed on the data line, and another terminal of the thin film transistor. And a pixel in which an image signal of the data line is represented according to a driving signal of the gate line.
공통 전극이 형성되어 있으며 색필터를 포함하고 있는 컬러 필터기판, 박막 트랜지스터 기판과 컬러 필터 기판 사이에 봉입되어 있는 액정 물질로 이루어져 있다.The common electrode is formed of a color filter substrate including a color filter, and a liquid crystal material encapsulated between the thin film transistor substrate and the color filter substrate.
이와 같은 박막 트랜지스터 액정 표시 장치는 게이트선에 연결되어있는 게이트 구동 IC로부터의 게이트 구동 신호에 의해 턴온되고, 게이트 구동 신호가 턴온되면 데이터 구동 신호가 화소에 전해지게 되어 원하는 화상을 표시한다.Such a thin film transistor liquid crystal display is turned on by a gate driving signal from a gate driving IC connected to a gate line, and when the gate driving signal is turned on, a data driving signal is transmitted to a pixel to display a desired image.
유지 용량(storage capacity)은 화소에 다음 번 게이트 구동 신호가 전달되기 전까지 일정 전압을 유지시켜 화상 정보를 보존한다.The storage capacity preserves image information by maintaining a constant voltage until the next gate driving signal is transmitted to the pixel.
첫 번째 화소 행의 유지 용량은 첫 번째 화소 행의 화소 전극과 이와 일부분이 중첩되어 있는 0번 게이트선 사이에서 형성된다.The storage capacitor of the first pixel row is formed between the pixel electrode of the first pixel row and the gate line 0 overlapping a portion thereof.
이러한 0번 게이트선은 게이트 드라이브에 직접 연결되어 있지 않고 다른 번째 게이트선과 연결되어 있어 다른 번째 게이트선을 통하여 게이트 드라이브에 연결된다.The gate line 0 is not directly connected to the gate drive, but is connected to another gate line and is connected to the gate drive through the other gate line.
제1도는 종래의 박막 트랜지스터 액정 표시 장치의 평면도이다.1 is a plan view of a conventional thin film transistor liquid crystal display device.
제1도에 도시한 바와 같이, 종래의 0번 게이트선을 가진 액정 표시 장치의 패널은 다음과 같은 구조를 가지고 있다.As shown in FIG. 1, the conventional panel of the liquid crystal display device having the gate line 0 has the following structure.
가로로 다수의 게이트선(N1, …, Nn)이 형성되어 있고, 세로로는 다수의 데이터선(Dn)이 형성되어 있다.A plurality of gate lines N1, ..., Nn are formed horizontally, and a plurality of data lines Dn are formed vertically.
1번 게이트선(N1)과 2번 게이트선(N2) 그리고 n번 게이트선(Nn)이 아래 쪽으로 내려가면서 차례로 형성되어 있으며, 1번 게이트선(N1)을 중심으로 2번 게이트선(N2)의 반대쪽에 0번 게이트선(N0)이 형성되어있고, 2번 게이트선(N2)과 전기적으로 연결되어 있다. 또, 0번 게이트선(N0)은 화소의 박막 트랜지스터(TFT)와 연결되어 있지 않고 다른 게이트선(N1, …, Nn)은 박막 트랜지스터와 연결되어 있다.Gate line N1, gate line N2, and gate line Nn are formed in descending order, and gate line N2 is formed around gate line N1. Gate 0 (N0) is formed on the opposite side of and is electrically connected to gate 2 (N2). The gate line N0 is not connected to the thin film transistor TFT of the pixel, and the other gate lines N1, ..., Nn are connected to the thin film transistor.
그러므로 0번 게이트선(N0)과 연결되어 있는 2번 게이트선에 구동신호가 전달될 때 0번 게이트선(N0)에 이 신호가 전달된다.Therefore, when the driving signal is transmitted to the gate line 2 connected to the gate line N0, the signal is transferred to the gate line N0.
따라서, 2번 게이트 신호에 연결되는 0번 게이트선은 길이가 길어져 저항이 커진다.Therefore, the gate line 0, which is connected to the gate signal 2, has a long length and a large resistance.
이때, 0번 게이트선(N0)으로 들어오는 신호는 저항이 커져 RC지연이 발생하므로 0번 게이트선(N0)에 연결되어 있는 첫 번째 화소 행, 특히 첫번째 화소 열로부터 멀리 떨어져 있는 화소 열이 희미하게 나타나는 문제점이 있다.At this time, since the RC signal is delayed due to the large resistance of the signal coming into the gate line N0, the first pixel row connected to the gate line N0, in particular, the pixel column far from the first pixel column is faint. There is a problem that appears.
그러므로 본 발명의 목적은 이러한 종래 기술의 문제점인 0번 게이트선에 연결되어 있는 첫 번째 화소 행에 나타나는 결함을 제거하기 위한 것이다.Therefore, an object of the present invention is to eliminate the defects appearing in the first pixel row connected to gate line 0, which is a problem of the prior art.
이러한 목적을 달성하기 위한 본 발명의 구성은,The configuration of the present invention for achieving this object,
행방향으로 차례로 형성되어 있으며 게이트 구동 신호를 전달하는 1번 게이트선 및 2번 게이트선,Gate lines 1 and 2, which are sequentially formed in the row direction and transmit gate driving signals,
상기 1번 게이트선을 중심으로 상기 2번 게이트선의 반대쪽에 대응하여 형성되어 있음 상기 1번 게이트선과 전기적으로 연결되어 있어 상기 1번 게이트선에 게이트 구동 신호가 전달될 때 동시에 게이트 구동 신호가 전달되는 0번 게이트선,It is formed to correspond to the opposite side of the gate line 2 with respect to the gate line 1 is electrically connected to the gate line 1 so that when the gate drive signal is transmitted to the gate line 1 gate drive signal is transmitted at the same time Gate 0,
상기 0번 게이트선을 중심으로 상기 1번 게이트선의 반대쪽에 대응하여 형성되어 있으며 상기 2번 게이트선과 전기적으로 연결되어있어 상기 2번 게이트선에 게이트 구동 신호가 전달될 때 동시에 게이트 구동 신호가 전달되는 보조 게이트선,The gate driving signal is simultaneously transmitted to the gate line 2 when the gate driving signal is transmitted to the gate line 2, and the gate driving signal is simultaneously transmitted to the gate line 2. Auxiliary gate line,
상기 보조 게이트선 및 상기 2번 게이트선과 연결되어 있는 박막 트랜지스터,A thin film transistor connected to the auxiliary gate line and the second gate line;
상기 박막 트랜지스터와 연결되어 있으며 화상 정보를 전달하는 다수의 데이터선,A plurality of data lines connected to the thin film transistors and transferring image information;
상기 박막 트랜지스터와 연결되어 있으며 상기 0번 게이트선 내지 상기 2번 게이트선 중 하나와 일정한 부분이 중첩되어 있는 다수의 화소 전극을 포함한다.And a plurality of pixel electrodes connected to the thin film transistor and having a predetermined portion overlapping with one of the gate lines 0 to 2.
이러한 목적을 달성하기 위한 본 발명의 다른 구성은,Another configuration of the present invention for achieving this object is,
행렬로 형성되어 있는 다수의 게이트선 및 데이터선,A plurality of gate lines and data lines formed by a matrix,
한 단자는 상기 게이트선과 연결되어 있고 다른 한 단자는 상기 데이터선과 연결되어 있는 트랜지스터,A transistor having one terminal connected to the gate line and the other terminal connected to the data line;
상기 트랜지스터와 연결되어 있으며 행렬로 형성되어 있는 다수의 화소 전극을 포함하는 액정 표시 장치에 있어서,A liquid crystal display device comprising a plurality of pixel electrodes connected to the transistor and formed in a matrix.
상기 첫 번째 화소 행의 화소 전극 및 두 번째 화소 행의 화소 전극이 세 번째 화소 행에 연결되어 있는 상기 게이트선의 구동 신호에 의해 표시되며, 첫 번째 화소 행의 화소 전극의 유지 용량이 두 번째 화소 행에 게이트 구동 신호가 인가될 때 형성된다.The pixel electrode of the first pixel row and the pixel electrode of the second pixel row are displayed by the driving signal of the gate line connected to the third pixel row, and the holding capacitance of the pixel electrode of the first pixel row is the second pixel row. It is formed when a gate driving signal is applied to the.
여기서, 1번 게이트선에 게이트 구동 신호가 전달되더라고 이에 연결되어 있는 두 번째 화소 행에는 데이타선으로부터 화상 정보가 전달되지 않고 1번 게이트선과 두 번째 화소 행의 화소 전극 사이에서 유지 용량만 형성되며, 1번 게이트선에 전기적으로 연결되어 있는 0번 게이트선과 첫 번째 화소 행의 화소 전극 사이에서 유지 용량도 동시에 형성된다.Here, although the gate driving signal is transmitted to the gate line 1, the second pixel row connected thereto does not transfer image information from the data line, but only a storage capacitor is formed between the gate electrode of the gate line 1 and the pixel electrode of the second pixel row. A storage capacitor is also formed simultaneously between the gate line 0, which is electrically connected to the gate line 1, and the pixel electrode of the first pixel row.
상기 0번 게이트선을 중심으로 상기 1번 게이트선에 반대쪽에 대응하여 보조 게이트선이 상기 2번 게이트선과 전기적으로 연결된다.An auxiliary gate line is electrically connected to the gate line 2 corresponding to the opposite side of the gate line with respect to the gate line 0.
따라서 2번 게이트선에 게이트 구동 신호가 전달될 때 동시에 보조게이트선도 게이트 구동 신호가 전달된다.Therefore, when the gate driving signal is transmitted to the gate line 2, the gate driving signal is also transmitted to the auxiliary gate line at the same time.
그러면, 0번 게이트선 위에 형성되어 있는 박막 트랜지스터가 동작하여 첫 번째 화소 행의 화소에 데이터선을 통하여 화상 정보가 전달되고, 2번 게이트선 위에 형성되어 있는 박막 트랜지스터가 동작하여 두 번째 화소 행의 화소에 데이터선을 통하여 화상 정보가 전달된다.Then, the thin film transistor formed on the gate line 0 operates to transmit image information to the pixels of the first pixel row through the data line, and the thin film transistor formed on the gate line 2 operates to operate the thin film transistor of the second pixel row. Image information is transmitted to the pixel via the data line.
첨부한 도면을 참고로 하여, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세하게 설명한다.With reference to the accompanying drawings, it will be described in detail an embodiment of the present invention to be easily carried out by those skilled in the art.
제2도는 본 발명의 실시예에 따른 박막 트랜지스터 액정 표시 장치의 평면도이다.2 is a plan view of a thin film transistor liquid crystal display according to an exemplary embodiment of the present invention.
제2도에 도시한 바와 같이, 본 발명의 바람직한 실시예에 따른 박막 트랜지스터 액정 표시 장치는 다음과 같이 이루어진다.As shown in FIG. 2, a thin film transistor liquid crystal display according to a preferred embodiment of the present invention is formed as follows.
게이트 구동 신호를 전달하는 1번 게이트선(G1) 그리고 2번 게이트선(G2) 내지 N번 게이트선(Gn)이 행방향으로 차례로 형성되어 1번 게이트선(G1) 위에는 박막 트랜지스터가 형성되어 있지 않다.Gate line G1 for transmitting the gate driving signal and gate lines G2 to Gn are sequentially formed in a row direction so that a thin film transistor is not formed on gate line G1. not.
1번 게이트선(G1)을 중심으로 2번 게이트선(G2)에 반대쪽에 0번 게이트선(G0)이 더 형성되어 있다. 이 0번 게이트선(G0) 위에는 박막트랜지스터가 형성되어 있지 않다. 또한 0번 게이트선(G0)은 1번 게이트선(G1)과 전기적으로 연결되어 있다.The gate line G0 is further formed on the opposite side of the gate line G2 to the gate line G1. The thin film transistor is not formed on the gate line G0. In addition, gate 0 (G0) is electrically connected to gate 1 (G1).
한편, 0번 게이트선(G0)을 중심으로 1번 게이트선(G1)의 반대쪽에 보조게이트선(Ga)이 형성되어 있다. 이 보조 게이트선(Ga)은 2번 게이트선(G2)과 전기적으로 연결되어 있다. 또한 보조 게이트선(Ga)위에는 박막 트랜지스터(TFT)가 형성되어 있다.On the other hand, the auxiliary gate line Ga is formed on the opposite side of the gate line G1 from the gate line G0. The auxiliary gate line Ga is electrically connected to the second gate line G2. Also, a thin film transistor TFT is formed on the auxiliary gate line Ga.
화상 정보를 전달하는 다수의 데이터선(Dn)이 열방향으로 차례로 형성되어 있다.A plurality of data lines Dn for transferring image information are sequentially formed in the column direction.
데이터선(Dn)과 연결되어 있는 다수의 화소 전극(P)이 다수의 게이트선과 부분적으로 중첩되어 있다. 그러나 보조 게이트선(Ga)은 화소 전극(P)과 중첩되어 있지 않으며 1번 게이트선(G1)이 화소전극(P)과 중첩되어 있어 첫 번째 화소 행(n1)의 화소 전극(P)의 유지 용량을 형성한다.The plurality of pixel electrodes P connected to the data line Dn partially overlap the plurality of gate lines. However, the auxiliary gate line Ga does not overlap the pixel electrode P, and the first gate line G1 overlaps the pixel electrode P, so that the pixel electrode P of the first pixel row n1 is maintained. To form a dose.
0번 게이트선(G0)은 1번 게이트선(G1)과 전기적으로 연결되어 있어 1번 게이트선(G1)D 게이트 구동 신호가 전달될 때 동시에 0번 게이트선(G0)에도 게이트 구동 신호가 전달된다. 이 게이트 구동 신호에 의해 유지 용량이 각각 형성된다.Gate 0 (G0) is electrically connected to gate 1 (G1), so that when the gate driving signal of gate 1 (G1) D is transmitted, the gate driving signal is simultaneously transmitted to gate 0 (G0). do. The holding capacitors are each formed by this gate drive signal.
보조 게이트선(Ga)은 2번 게이트선(G2)과 전기적으로 연결되어 있어 2번 게이트선(G2)에 게이트 구동 신호가 전달될 때 동시에 보조 게이트선(Ga)에도 게이트 구동 신호가 전달된다.The auxiliary gate line Ga is electrically connected to the second gate line G2, so that when the gate driving signal is transmitted to the second gate line G2, the gate driving signal is also transmitted to the auxiliary gate line Ga.
이 보조 게이트선(Ga)에 게이트 구동 신호가 전달되어 RC지연이 발생하기 쉬우나 0번 게이트선(G0)에 유지 용량이 형성되지 않으므로 RC지연이 화소의 결함을 발생하지는 않는다.The gate driving signal is transmitted to the auxiliary gate line Ga to easily cause the RC delay. However, since the storage capacitor is not formed on the gate line G0, the RC delay does not cause the pixel defect.
한편, 1번 게이트선(G1) 위에는 박막 트랜지스터가 형성되어 있지 않아 1번 게이트선(G1)에 게이트 구동 신호가 전달되더라도 이에 연결되어있는 두번째 화소 행(n2)에는 데이타선(Dn)으로부터 화상 정보가 전달되지 않으며 1번 게이트선(G1)과 두번째 화소 행(n2)의 화소 전극(P) 사이에서 유지 용량이 형성된다. 이와 동시에 1번 게이트선(G1)에 전기적으로 연결되어 있는 0번 게이트선(G0)과 첫 번째 화소 행(n1)의 화소 전극(P) 사이에서 유지 용량이 형성된다.On the other hand, since the thin film transistor is not formed on the first gate line G1, even if the gate driving signal is transmitted to the first gate line G1, the image information is stored in the second pixel row n2 connected thereto from the data line Dn. Is not transferred, and a storage capacitor is formed between the first gate line G1 and the pixel electrode P of the second pixel row n2. At the same time, a storage capacitor is formed between the gate line G0 electrically connected to the gate line G1 and the pixel electrode P of the first pixel row n1.
첫 번째 화소 행(n1)의 화소 전극(P)은 2번 게이트선 구동시 화상정보가 전달된다. 다시 말해, 보조 게이트선(Ga)이 2번 게이트선(G2)에 전기적으로 연결되어 있어 2번 게이트선(G2)에 구동 신호가 전달될 때 동시에 보조 게이트선(Ga)에도 게이트 구동 신호가 전달되고 이에 따라 보조 게이트선(Ga) 위에 형성되어 있는 박막 트랜지스터가 턴온되어 이 박막 트랜지스터에 연결되어 있는 첫 번째 화소 행(n1)의 화소 전극(P)에 화상 정보가 나타난다.Image information is transmitted to the pixel electrode P of the first pixel row n1 when the gate line 2 is driven. In other words, the auxiliary gate line Ga is electrically connected to the gate line G2, so that when the driving signal is transmitted to the gate line G2, the gate driving signal is also transmitted to the auxiliary gate line Ga. Accordingly, the thin film transistor formed on the auxiliary gate line Ga is turned on to display image information on the pixel electrode P of the first pixel row n1 connected to the thin film transistor.
그러므로 본 발명은 첫 번째 화소 행의 화소 전극의 결함을 방지할 수 있다.Therefore, the present invention can prevent defects in the pixel electrodes of the first pixel row.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960014824A KR100188114B1 (en) | 1996-05-07 | 1996-05-07 | Tft-lcd device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960014824A KR100188114B1 (en) | 1996-05-07 | 1996-05-07 | Tft-lcd device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970076027A KR970076027A (en) | 1997-12-10 |
| KR100188114B1 true KR100188114B1 (en) | 1999-06-01 |
Family
ID=19457912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960014824A KR100188114B1 (en) | 1996-05-07 | 1996-05-07 | Tft-lcd device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100188114B1 (en) |
-
1996
- 1996-05-07 KR KR1019960014824A patent/KR100188114B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970076027A (en) | 1997-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6952244B2 (en) | Active matrix device and display | |
| US7733433B2 (en) | Liquid crystal display having a reduced number of data driving circuit chips | |
| US8493524B2 (en) | Array substrate having a gate driving circuit with an improved output characteristic and a display apparatus having the same | |
| KR950019869A (en) | Image display device | |
| JP2002214643A (en) | Liquid crystal display element and electronic device | |
| US6873378B2 (en) | Liquid crystal display panel | |
| US5805248A (en) | Active matrix liquid crystal display | |
| US20080042950A1 (en) | Display substrate and display device having the same | |
| US5745090A (en) | Wiring structure and driving method for storage capacitors in a thin film transistor liquid crystal display device | |
| KR100531388B1 (en) | Display device | |
| EP0378249B1 (en) | Display circuit | |
| US5333004A (en) | Active matrix flat display | |
| US6292163B1 (en) | Scanning line driving circuit of a liquid crystal display | |
| KR100516091B1 (en) | Display device | |
| KR100188114B1 (en) | Tft-lcd device | |
| US6670936B1 (en) | Liquid crystal display | |
| KR100914782B1 (en) | Substrate of thin film transistor and liquid crystal display using the same | |
| KR0182050B1 (en) | Liquid crystal display device | |
| KR20040032895A (en) | Active matrix display device | |
| KR0182052B1 (en) | Liquid crystal display device | |
| KR19980068141A (en) | Driving device of liquid crystal display element | |
| KR100228283B1 (en) | Liquid crystal display device and its driving method | |
| JPH05281515A (en) | Active matrix substrate | |
| KR20010052692A (en) | Circuit for transferring high voltage video signal without signal loss | |
| JP3207760B2 (en) | Semiconductor device and image display device using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111214 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |