[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR0137826B1 - 반도체 디바이스 패키지 방법 및 디바이스 패키지 - Google Patents

반도체 디바이스 패키지 방법 및 디바이스 패키지

Info

Publication number
KR0137826B1
KR0137826B1 KR1019940029877A KR19940029877A KR0137826B1 KR 0137826 B1 KR0137826 B1 KR 0137826B1 KR 1019940029877 A KR1019940029877 A KR 1019940029877A KR 19940029877 A KR19940029877 A KR 19940029877A KR 0137826 B1 KR0137826 B1 KR 0137826B1
Authority
KR
South Korea
Prior art keywords
interface board
chip
semiconductor device
substrate
bump
Prior art date
Application number
KR1019940029877A
Other languages
English (en)
Other versions
KR960019680A (ko
Inventor
김진성
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019940029877A priority Critical patent/KR0137826B1/ko
Priority to JP7207022A priority patent/JPH08181275A/ja
Priority to US08/558,305 priority patent/US6069025A/en
Publication of KR960019680A publication Critical patent/KR960019680A/ko
Application granted granted Critical
Publication of KR0137826B1 publication Critical patent/KR0137826B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 디바이스 패키지 방법으로서, 웨이퍼의 본딩패드에 접착용 솔더범프를 부착시키는 공정, 웨이퍼를 개개의 칩으로 절단하고 인터페이스보드와 칩을 부착하는 공정, 리드프레임과 인터페이스보드를 결합시키는 공정, 인터페이스보드의 범프패드와 리드프레임의 인너리드간을 와이어 본딩하고 몰딩하는 공정을 포함하여 이루어진다.
그리고 본 발명의 패키지는 인터페이스보드 기판과, 기판의 상하면에 형성된 다수의 인터페이스보다 범프패드와, 기판의 상면에 형성된 인터페이스보드 범프패드와 기판의 하면에 형성된 인터페이스보드 범프패드를 전기적으로 연결하는 도선과, 인터페이스보드 범프패드에서 전기적으로 연결된 인터페이스보드의 와이어 본드패드를 가지고 있는 인터페이스보드와 ; 인터페이스보드의 상부 및 하부에 부착되고 솔더범프를 통하여 칩의 본딩패드와 전기적으로 서로 연결된 상부칩 및 하부칩과 ; 인터페이스보드의 와이어본드패드와 도선으로 연결된 인너리드 및 아웃리드와 ; 인터페이스보드와 상부칩 및 하부칩과 인너리드를 카버하는 몰딩수지로 이루어진다.

Description

반도체 디바이스 패키지 방법 및 디바이스 패키지
제1도는 종래의 반도체 디바이스 패키지 구조를 보인 단면도.
제2도는 본 발명의 반도체 디바이스 패키지 구조를 보인 단면도.
제3도는 본 발명의 인터페이스보드의 단면 구조를 보인 단면도.
제4도는 본 발명의 반도체 디바이스 패키지에서 상부 몰딩레진을 제거한 평면형태를 도시한 평면도.
제5도는 본 발명의 반도체 디바이스 패키지 제작 방법을 설명하기 위한 공정 단계 블럭도.
제6도는 본 발명의 반도체 디바이스 패키지 구조의 다른 예를 보인 단면도.
본 발명은 두개 이상의 기억소자를 하나의 패키지에 묶는 스택커칩 패키지(SCP)에 관한 기술로서 특히 패키지시 고집적 및 초경량화가 가능한 플라스틱 패키지에 관한 발명품이다.
반도체 소자는 보통 실리콘 웨이퍼를 패브리케이션 한 다음 각 칩이 에폭시 등으로 패키지되어 전자제품으로 사용되고 있는데, 전자부품의 소형화 추세에 따라 고집적화 하면서 패키지 자체도 점점 소형화되고 있고, 하나의 패키지에 하나 이상의 칩을 패키지화하려는 시도도 있었다.
이러한 종래의 패키지 구조로 스태커칩 패키지(SCP)가 있는데, 이는 제1도에서 보인 바와 같이, 전기적 연결을 고려한 상이한 패드레이아웃(PAD LAYOUT)구조를 가진(MIRROR 형태) 반도체칩, 상부칩(11)과 하부칩(12)을 상·하로 배열하고 1차로 인너리드(13)와 반도체칩의 패드를 본딩한 후, 인너리드와 아웃리드(14)를 레이저 용접하고 에폭시 등의 수지로 몰딩된 구조로 되어 있다.
이러한 구조의 패키지를 제조하기 위하여 패브리케이션이 완료된 웨이퍼를 소잉(Sawing)한후, 본딩패드에 솔더범프(SOLDER BUMP)를 부착하고, 인너리드를 솔더범프를 이용하여 본딩패드와 연결시킨후, 이러한 칩 두개를 상하게 대칭되게 위치시켜서 인너리드와 아웃리드를 레이저 용접으로 접착하고, 인너리드를 1차로 트림 및 포밍하고, 볼딩한 후 다시 아웃리드를 트림 및 포밍하여 패키지를 완성하는 단계들을 거친다.
이와 같은 구조의 패키지를 위하여는 상부침과 하부칩의 인너리드를 아웃리드와 전기적 연결을 위하여 대응되는 상하칩의 본딩패드 레이아웃이 미러형태로 되어야 하므로 2개의 서로다른 칩레이아웃이 필요하고, 인너리드를 각각의 아웃리드에 일대일 대응하여 레이저 용접하는 구조로서 기술의 난이도가 높고 생산성이 낮으며 또 신규장비가 필요하고, 인너리드의 1차 트림 및 포밍(TRIM FORM) 및 2차 아웃리드의 트림 및 포밍으로 공정이 복잡하고 수율이 낮고 기본 구조상 자동화가 어렵다.
본 발명의 방법은 웨이퍼의 본딩패드에 접착용 솔더범프를 부착시키는 공정, 웨이퍼를 개개의 칩으로 절단하고 인터페이스보드와 칩을 부착하는 공정, 리드프레임과 인터페이스보드를 결합시키는 공정, 인터페이스보드의 범프패드와 리드프레임의 인너리드간을 와이어 본딩하고 몰딩하는 공정을 포함한다.
웨이퍼의 본딩패드에 접착용 솔더범프를 부착시키는 공정은 웨이퍼에 솔더를 데포지션하거나 웨이퍼를 용융된 솔더에 디핑하여 형성하면 된다.
인터페이스보드와 칩을 부착하는 공정은 인터페이스보드위에 칩을 정위치시킨후 열을 가하여 웨이퍼의 본딩패드에 부착된 솔더범프가 녹아서 인터페이스보드의 범프패드에 서로 융착되도록 하면 된다.
리드프레임과 인터페이스보드를 결합시키는 공정은 리드프레임의 타이바에 양면접착테이퍼를 부착시킨후 리드프레임과 인터페이스보드를 결합시킨다.
본 발명의 패키지는 인터페이스보드 기판과, 기판의 상하면에 형성된 다수의 인터페이스보드 범프패드와, 기판의 상면에 형성된 인터페이스보드 범프패드와 기판의 하면에 형성된 인터페이스보드 범프패드를 전기적으로 연결하는 도선과, 인터페이스보드 범프패드에서 전기적으로 연결된 인터페이스보드의 와이어본드패드를 가지고 있는 인터페이스보드와, 인터페이스보드의 상부 및 하부에 부착되고 솔더범프를 통하여 칩의 본딩패드와 전기적으로 서로 연결된 상부칩 및 하부칩과, 인터페이스보드의 와이어본드패턴와 도선으로 연결된 인너리드 및 아웃리드와, 인터페이스보드와 상부칩 및 하부칩과 인너리드를 카버하는 몰딩수지로 이루어지는 반도체 디바이스 패키지이다.
인터페이스보드는 기판의 상면에 형성된 인터페이스보다 범프패드와 기판의 하면에 형성된 인터페이스보드 범프패드가 중심축에 대하여 서로 회전대칭되는 위치에 형성되거나 전혀 다른 패턴으로 형성하여도 된다.
제2도는 본 발명의 반도체 디바이스 패키지의 단면도로서, 그 구성은 중앙부위에 인터페이스보드(21)가 위치하고, 동일한 레이아웃의 본딩패드를 가진 반도체 디바이스칩으로서 본딩패드에 접착용범프가 부착된 상부칩(22)과 하부칩(23)이 인터페이스보드의 상하에 위치하고 범프를 통하여 인터페이스보드에 있는 범퍼패드와 칩의 패드가 전기적으로 연결되고, 인터페이스보드의 와이어패드에서 와이어(25)를 통하여 내부리드(24)에 전기적으로 연결되며, 에폭시등의 레진(26)으로 내부리드까지를 몰딩되어 디바이스 패키지로 된다.
인터페이스보드(21)는 제3도에 그 단면이 도시된 바와 같이, 절연체 기판(31)의 표면에 반도체 디바이스칩의 패드레이아웃과 같이 배열된 인터페이스보드 범프패드(32)와 이 인터페이스보드 범프패드(32)와 전선(와이어)(34)로 연결된 와이어본드패드(33)을 가지고 있다. 이 인터페이스보드 범프패드(32)들은 인터페이스보드의 상부에 형성된 것은 상부에 부착될 상부칩(22)의 본딩패드 레이아웃에 맞추어 배열되고 인터페이스보드 하부에 형성된 것은 하부에 부착될 하부칩(23)의 본딩패드의 레이아웃에 맞추어 배열된다. 그래서 상부칩과 하부칩이 동일한 본딩패드레이아웃을 가진 것이면 중심축에 대하여 회전대칭되게 즉 거울상이 되게 형성 배열된다. 또 상부칩과 하부칩이 동일한 본딩패드레이아웃을 가진 것이 아니면 각각 그 레이아웃에 맞게 인터페이스보드 범프패드(32)들이 상하의 표면에 형성되어 배열된다.
인터페이스보드 범프패드(32)들은 전송선(34)에 의하여 인터페이스보드 내에서 전기적 결선을 고려하여 서로 연결되고 인터페이스보드의 와이어본드패드(33)과 각각 연결된다.
제4도는 몰딩하기전의 인터페이스보드와 반도체 디바이스칩과를 결합시킨 어셈블리를 보인 평면도이다.
이 평면도에서 알 수 있듯이, 인터페이스보드는 칩의 면적보다 조금더 넓고, 인터페이스보드의 와이어본드패드(33)가 자유롭게 내부리드(24)와 와이어본딩될 수 있도록 인터페이스보드의 와이어본드패드(33)가 칩에 의하여 덮이지 않을만큼 넓다.
인터페이스보드의 와이어본대프대(33)들은 리드프레임의 내부리드(24)들과 각각 서로 연결되고 레진으로 몰딩된 후 각 리드들은 트리밍 및 포밍이 된다. 도면부호 41은 타이바(Tie-Bar)이고 42는 양면접착테이프이다. 그리고 도면부호 45는 레진으로 몰딩되면 레진이 둘러싸는 영역을 표시한다.
제5도는 본 발명의 반도체 디바이스 패키지를 제작하는 공정을 설명하기위한 블럭도이다.
본 반도체 디바이스 패키지공정은 먼저 웨이퍼 패브리케이션공정을 마친 웨이퍼의 본딩패드에 접착용 솔더범프를 부착시키는 공정을 수행한다(100단계).
솔더범프는 액상 혹은 시트(sheet)형의 포토레지스트를 도포한 후 칩패드부위를 사진식각작업을 하고 솔더의 데포지션 또는 용융된 솔더에 딥핑 또는 전기도금하여 형성하면 된다.
인터페이스보드 패드에 솔더범프를 부착시키는 공정(120단계)은 인터페이스보드위에 액상 혹은 시트 타입의 포토레지스트를 도포후 인터페이스 본드패드 부위를 포토에칭작업후 금속 데포지션 혹은 용융된 솔더에 딥핑 또는 전기도금 등의 방법으로 솔더범프를 형성하거나, 솔더 마스크를 이용하여 솔더 프린팅 후 리플로우에의 솔더범프를 형성하면 된다.
웨이퍼를 개개의 칩으로 절단하고(110단계), 미리 준비된 인터페이스보드와 칩을 부착하고(130단계), 이 부착 공정은 인터페이스보드위에 칩을 정위치시킨후 소정의 압력과 열을 가하여 웨이퍼의 본딩패드에 부착된 솔더범프가 녹아서 인터페이스보드의 범프패드(32)에 서로 융착되도록 하면 된다. 또한 접착력을 증가시키기 위하여 칩패드와 솔더범프, 솔더범프와 인터페이스 본드패드간에 20마이크로미터 이하의 금 막을 미리 형성한다. 그리고 상부칩을 먼저 부착하고 다시 하부칩을 부착시켜도 되고 또 상부칩과 하부칩을 동시에 상하에서 접착시켜도 된다.
이어서 리드프레임의 타이바(41)를 인터페이스보드의 소정위치에 놓고 양면접착테이퍼(42)로 압력과 열을 가하여 서로 부착시켜서 리드프레임과 인터페이스보드를 결합시킨다(160단계).
이렇게 한 후, 인터페이스보드의 범프패드(32)와 리드프레임의 인너리드(24)간을 종래의 와이어본딩 방법과 같이 각각 서로 연결하고(170단계), 또 종래와 같이 몰딩한다(180단계). 그리고 리드들을 트리밍하고 포밍한 후(190단계), 필요하면 프레이팅공정을 진행하여 패키지 제작을 완료한다(200단계).
여기서 인터페이스보드와 리드프레임은 미리준비되고(120, 140단계), 리드프레임과 양면접착테이퍼의 부착도 미리 준비된다(150단계).
인터페이스보드는 2층 이상의 다층구조로서 상·하 반도체 칩간의 전기적 결선 관계를 P.C.B형태, 혹은 CERAMIC 기판형태를 치하면 된다.
반도체 칩과 인터페이스보드간의 1차 전기적 결선은 반도체 칩에 형성된 솔더범프 혹은 인터페이스보드 단자에 범핑된(BUMPING) 상태에서 플립칩본딩(FLIP CHIP BONDING) 공정으로 연결하여도 된다.
또 인터페이스보드의 두께는 대략 2MM 이하로 하고 패키지내 집적도는 약 90% 이하로 하면 좋다.
인터페이스보드와 리드프레임의 타이바간의 결합은 리드 프레임 타이바 혹은 인터페이스보드에 열경화성 혹은 열가소성의 양면접착제가 도포된 폴리이미드필름에 의해 적층하여 고정하는 구조로 하면 된다.
제6도는 본 발명의 반도체 디바이스 패키지의 또다른 예를 보인 단면도로서, 그 그성은 상층에 제1인터페이스보드(61-1)가 위치하고, 이 인터페이스보드와 동일한 레이아웃의 본딩패드를 가진 반도체 디바이스 칩으로서 본딩패드에 접착용범프가 부착된 제1상부칩(62-1)과 제1하부칩(62-2)이 인터페이스보드(61-1)의 상하에 위치하고 범프(67)를 통하여 인터페이스보드에 있는 범퍼패드와 칩의 패드가 전기적으로 연결되고, 인터페이스보드(61-1)의 와이어패드에서 내부리드(64)에 전기적으로 연결된다.
또한 하층에는 제2인터페이스보드(61-2)가 위치하고, 이 인터페이스보드와 동일한 레이아웃의 본딩패드를 가진 반도체 디바이스칩으로서 본딩패드에 접착용범프가 부착된 제2상부칩(63-1)과 제2하부칩(63-2)이 인터페이스보드(61-2)의 상하에 위치하고 범프(67)를 통하여 인터페이스보드에 있는 범퍼패드와 칩의 패드가 전기적으로 연결되고, 인터페이스보드(61-2)의 와이어패드에서 내부리드(64)에 전기적으로 연결된다.
이렇게 구성하면 하나의 반도체 디바이스 패키지에 4개의 칩을 적층 연결할 수가 있고, 또 그 이상도 가능하다.
본 발명의 효과로는,
1) 인터페이스보드(INTERFACE BOARD)를 이용한 전기적 결선도의 자유도 향상으로 동일한 패드레이아웃(PAD LAYOUT)의 반도체 칩으로 두개의 칩 적층(TWO-CHIP)구조와 4개의 칩 적층(FOUR-CHIP)구조의 SCP(스태커칩 패키지) 구성이 가능하다.
2) 인터페이스보드내의 파워라인에 캐패시터 및 로드 저항등의 실장이 가능하므로 전원선(VCC LINE)의 노이즈 감소, 등 반도체 디바이스 특성개선이 가능하며, 인터페이스보드 자체가 2층 이상의 다층 레이어(LAYER)로 하면 회로결선 자유도가 매우 높아진다.
3) 본 발명의 구조상 인터페이스보드 어셈블리(INTERFACE BOARD ASSY)와 리프드레임의 타이바(TIE-BAR)를 양면접착제가 도포된 테이프(FILM)로 적층하는 구조로서 공정의 단순화 및 양산시 자동화 대응이 용이하므로 대폭적인 비용절감이 가능하다.
4) 인터페이스보드와 반도체칩간의 플립칩본딩(FILP CHIP BOUNDING)은 P.C.B 위에 본딩하는 공정이므로 본딩공정이 쉬워서 양산성 확보가 매우 용이하다.

Claims (16)

  1. 반도체 디바이스 패키지 방법에 있어서, 웨이퍼의 본딩패드에 접착용 솔더범프를 부착시키는 공정, 웨이퍼를 개개의 칩으로 절단하고 인터페이스보드와 칩을 부착하는 공정, 리드프레임과 인터페이스보드를 결합시키는 공정, 인터페이스보드의 범프패드와 리드프레임의 인너리드간을 와이어 본딩하고 몰딩하는 공정을 포함하는 반도체 디바이스 패키지 방법.
  2. 제1항에 있어서, 웨이퍼의 본딩패드에 접착용 솔더범프를 부착시키는 공정은 포토레지스트를 이용한 사진식각 공정으로 솔더범프 형성부위를 정하고 웨이퍼에 솔더를 데포지션하여 형성하는 것이 특징인 반도체 디바이스 패키지 방법.
  3. 제1항에 있어서, 웨이퍼의 본딩패드에 접착용 솔더범프를 부착시키는 공정은 포토레지스트를 이용한 사진식각 공정으로 솔더범프 형성부위를 정하고 웨이퍼를 용융된 솔더에 디핑하여 형성하는 것이 특징인 반도체 디바이스 패키지 방법.
  4. 제1항에 있어서, 인터페이스보드와 칩을 부착하기 전에 포토레지스트를 이용한 사진식각공정으로 솔더범프 부착부위를 정의하고 솔더를 데포지션, 딥핑, 또는 전기도금 등의 방법으로 인터페이스보드의 본드패드에 솔더범프를 부착하는 공정을 수행하는 것이 특징인 반도체 디바이스 패키지 방법.
  5. 제1항에 있어서, 인터페이스보드와 칩을 부착하기 전에 솔더마스크를 이용하여 솔더프린팅과 리플로우공정을 실시하여 인터페이스보드의 본드패드에 솔더범프를 부착시키는 공정을 실시하는 것이 특징인 반도체 디바이스 패키지 방법.
  6. 제1항에 있어서, 인터페이스보드와 칩을 부착하는 공정은, 인터페이스보드위에 칩을 정위치 시킨후 압력과 열을 가하여 웨이퍼의 본딩패드에 부착된 솔더범프가 녹아서 인터페이스보드의 범프패드에 서로 융착되도록 하는 것이 특징인 반도체 디바이스 패키지 방법.
  7. 제1항에 있어서, 리드프레임과 인터페이스보드를 결합시키는 공정은, 리드프레임의 타이바에 양면접착테이퍼를 부착시킨 후 리드프레임과 인터페이스보드를 결합시키는 것이 특징인 반도체 디바이스 패키지 방법.
  8. 인터페이스보드 기판과, 기판의 상하면에 형성된 다수의 인터페이스보드 범프패드와, 기판의 상면에 형성된 인터페이스보드 범프패드와 기판의 하면에 형성된 인터페이스보드 범프패드를 전기적으로 연결하는 도선과, 인터페이스보드 범프패드에서 전기적으로 연결된 인터페이스보드의 와이어본드패드를 가지고 있는 인터페이스보드와, 상기 인터페이스보드의 상부 및 하부에 부착되고 솔더범프를 통하여 칩의 본딩패드와 전기적으로 서로 연결된 상부칩 및 하부칩과, 상기 인터페이스보드의 와이어본드패드와 도선으로 연결된 인너리드 및 아웃리드와, 상기 인터페이스보드, 상부칩 및 하부칩, 그리고 인너리드를 카버하는 몰딩수지로 이루어지는 반도체 디바이스 패키지.
  9. 제8항에 있어서, 상기 인터페이스보드는 기판의 상면에 형성된 인터페이스보드 범프패드와 기판의 하면에 형성된 인터페이스보드 범프패드가 중심축에 대하여 서로 회전대칭되는 위치에 형성된 것이 특징인 반도체 디바이스 패키지.
  10. 제8항에 있어서, 상기 인터페이스보드는 기판의 상면에 형성된 인터페이스보드 범프패드와 기판의 하면에 형성된 인터페이스보드 범프패드가 서로 다른 패턴으로 형성된 것이 특징인 반도체 디바이스 패키지.
  11. 제8항에 있어서, 상기 인터페이스보드는 기판의 상면에 형성된 인터페이스보드 범프패드와 기판의 하면에 형성된 인터페이스보드 범프패드가 기판내를 통과하는 도선에 의하여 전기적 결선을 고려하여 서로 연결된 것이 특징인 반도체 디바이스 패키지.
  12. 제8항에 있어서, 상기 인터페이스보드의 기판은 2층 이상의 다층을 이루는 것이 특징인 반도체 디바이스 패키지.
  13. 제8항에 있어서, 상기 인터페이스보드의 기판은 세라믹인 것이 특징인 반도체 디바이스 패키지.
  14. 제8항에 있어서, 상기 인터페이스보드의 기판은 2층 이상의 다층구조로서 상·하 반도체 칩간의 전기적 결선 관계를 P.C.B 형태로 연결하는 것이 특징인 반도체 디바이스 패키지.
  15. 제8항에 있어서, 상기 인터페이스보드의 기판의 두께는 약 2MM 이하이고 패키지내 집적도는 90%이하인 구조를 갖는 것이 특징인 반도체 디바이스 패키지.
  16. 제8항에 있어서, 상기 인터페이스보드와, 상기 인터페이스보드와 연결된 상부칩 및 하부칩과, 상기 인터페이스보드의 와이어본드패드와 도선으로 연결된 인너리드 및 아웃리드를 가지는 칩과 인터페이스의 적층구조를 하나 이상 다시 적층하여 전기적으로 결선한 후 몰딩하여서 된 것이 특징인 반도체 디바이스 패키지.
KR1019940029877A 1994-11-15 1994-11-15 반도체 디바이스 패키지 방법 및 디바이스 패키지 KR0137826B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940029877A KR0137826B1 (ko) 1994-11-15 1994-11-15 반도체 디바이스 패키지 방법 및 디바이스 패키지
JP7207022A JPH08181275A (ja) 1994-11-15 1995-08-14 半導体デバイスのパッケージ方法および半導体デバイスのパッケージ
US08/558,305 US6069025A (en) 1994-11-15 1995-11-15 Method for packaging a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940029877A KR0137826B1 (ko) 1994-11-15 1994-11-15 반도체 디바이스 패키지 방법 및 디바이스 패키지

Publications (2)

Publication Number Publication Date
KR960019680A KR960019680A (ko) 1996-06-17
KR0137826B1 true KR0137826B1 (ko) 1998-04-28

Family

ID=19397896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940029877A KR0137826B1 (ko) 1994-11-15 1994-11-15 반도체 디바이스 패키지 방법 및 디바이스 패키지

Country Status (3)

Country Link
US (1) US6069025A (ko)
JP (1) JPH08181275A (ko)
KR (1) KR0137826B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100729502B1 (ko) * 2005-11-01 2007-06-15 매그나칩 반도체 유한회사 멀티 칩 패키지용 캐리어, 멀티 칩 캐리어 및 그 제작방법

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980039678A (ko) * 1996-11-28 1998-08-17 황인길 플립 칩 범프 형성방법
US6441495B1 (en) * 1997-10-06 2002-08-27 Rohm Co., Ltd. Semiconductor device of stacked chips
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
KR100324602B1 (ko) * 1998-06-27 2002-04-17 박종섭 일괄패키지공정이가능한반도체장치의제조방법
SG88741A1 (en) * 1998-09-16 2002-05-21 Texas Instr Singapore Pte Ltd Multichip assembly semiconductor
US6271059B1 (en) * 1999-01-04 2001-08-07 International Business Machines Corporation Chip interconnection structure using stub terminals
US6238949B1 (en) * 1999-06-18 2001-05-29 National Semiconductor Corporation Method and apparatus for forming a plastic chip on chip package module
US6461891B1 (en) 1999-09-13 2002-10-08 Intel Corporation Method of constructing an electronic assembly having an indium thermal couple and an electronic assembly having an indium thermal couple
US6713854B1 (en) * 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
KR100542673B1 (ko) * 2000-08-14 2006-01-12 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7051427B2 (en) * 2000-09-29 2006-05-30 Texas Instruments Incorporated Integrated circuit trimming device broken die sensor
SG112799A1 (en) 2000-10-09 2005-07-28 St Assembly Test Services Ltd Leaded semiconductor packages and method of trimming and singulating such packages
US6686258B2 (en) 2000-11-02 2004-02-03 St Assembly Test Services Ltd. Method of trimming and singulating leaded semiconductor packages
US6858922B2 (en) * 2001-01-19 2005-02-22 International Rectifier Corporation Back-to-back connected power semiconductor device package
US20020127771A1 (en) * 2001-03-12 2002-09-12 Salman Akram Multiple die package
SG95637A1 (en) * 2001-03-15 2003-04-23 Micron Technology Inc Semiconductor/printed circuit board assembly, and computer system
KR100778912B1 (ko) * 2001-03-28 2007-11-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그의 제조방법
US6441483B1 (en) * 2001-03-30 2002-08-27 Micron Technology, Inc. Die stacking scheme
JP2002359346A (ja) * 2001-05-30 2002-12-13 Sharp Corp 半導体装置および半導体チップの積層方法
US6504242B1 (en) 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having a wetting layer on a thermally conductive heat spreader
JP2003273317A (ja) * 2002-03-19 2003-09-26 Nec Electronics Corp 半導体装置及びその製造方法
US7217597B2 (en) 2004-06-22 2007-05-15 Micron Technology, Inc. Die stacking scheme
KR100573302B1 (ko) * 2004-10-07 2006-04-24 삼성전자주식회사 와이어 본딩을 이용한 패키지 스택 및 그 제조 방법
JP4622469B2 (ja) * 2004-11-12 2011-02-02 ソニー株式会社 回路基板、回路基板製造方法、及び半導体装置
US7352058B2 (en) * 2005-11-01 2008-04-01 Sandisk Corporation Methods for a multiple die integrated circuit package
US7511371B2 (en) * 2005-11-01 2009-03-31 Sandisk Corporation Multiple die integrated circuit package
US7323968B2 (en) * 2005-12-09 2008-01-29 Sony Corporation Cross-phase adapter for powerline communications (PLC) network
SG135066A1 (en) 2006-02-20 2007-09-28 Micron Technology Inc Semiconductor device assemblies including face-to-face semiconductor dice, systems including such assemblies, and methods for fabricating such assemblies
US8203214B2 (en) * 2007-06-27 2012-06-19 Stats Chippac Ltd. Integrated circuit package in package system with adhesiveless package attach
US8344491B2 (en) * 2008-12-31 2013-01-01 Micron Technology, Inc. Multi-die building block for stacked-die package
JP5014470B2 (ja) * 2010-06-28 2012-08-29 三菱電機株式会社 樹脂封止形電子制御装置、及びその製造方法
US9029234B2 (en) 2012-05-15 2015-05-12 International Business Machines Corporation Physical design symmetry and integrated circuits enabling three dimentional (3D) yield optimization for wafer to wafer stacking
US8759956B2 (en) * 2012-07-05 2014-06-24 Infineon Technologies Ag Chip package and method of manufacturing the same
CN103779306B (zh) * 2014-01-26 2016-11-23 清华大学 一种封装结构、封装方法及在封装方法中使用的模板
CN105489587A (zh) * 2015-12-02 2016-04-13 苏州旭创科技有限公司 封装结构、封装方法及光模块

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3663184A (en) * 1970-01-23 1972-05-16 Fairchild Camera Instr Co Solder bump metallization system using a titanium-nickel barrier layer
JPS6095958A (ja) * 1983-10-31 1985-05-29 Toshiba Corp 半導体装置
JPH0628269B2 (ja) * 1987-07-15 1994-04-13 株式会社巴川製紙所 ダイボンデイング用接着テ−プ
US4862322A (en) * 1988-05-02 1989-08-29 Bickford Harry R Double electronic device structure having beam leads solderlessly bonded between contact locations on each device and projecting outwardly from therebetween
JPH02156662A (ja) * 1988-12-09 1990-06-15 Matsushita Electron Corp 樹脂封止型半導体装置
CA2034702A1 (en) * 1990-01-23 1991-07-24 Masanori Nishiguchi Method for packaging semiconductor device
US5530292A (en) * 1990-03-15 1996-06-25 Fujitsu Limited Semiconductor device having a plurality of chips
US5331235A (en) * 1991-06-01 1994-07-19 Goldstar Electron Co., Ltd. Multi-chip semiconductor package
JPH05152503A (ja) * 1991-11-28 1993-06-18 Toppan Printing Co Ltd 半導体チツプ両面搭載用リードフレーム
JPH05251632A (ja) * 1992-03-05 1993-09-28 Fuji Electric Co Ltd 半導体装置
US5438224A (en) * 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
JPH0621329A (ja) * 1992-07-03 1994-01-28 Nec Corp 樹脂封止型半導体装置
KR950012658B1 (ko) * 1992-07-24 1995-10-19 삼성전자주식회사 반도체 칩 실장방법 및 기판 구조체
JPH06216314A (ja) * 1993-01-14 1994-08-05 Matsushita Electric Works Ltd 半導体装置
US5796164A (en) * 1993-05-11 1998-08-18 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits
JPH0730051A (ja) * 1993-07-09 1995-01-31 Fujitsu Ltd 半導体装置
US5346118A (en) * 1993-09-28 1994-09-13 At&T Bell Laboratories Surface mount solder assembly of leadless integrated circuit packages to substrates
JP2541487B2 (ja) * 1993-11-29 1996-10-09 日本電気株式会社 半導体装置パッケ―ジ
US5429992A (en) * 1994-05-25 1995-07-04 Texas Instruments Incorporated Lead frame structure for IC devices with strengthened encapsulation adhesion
US5527740A (en) * 1994-06-28 1996-06-18 Intel Corporation Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
US5491612A (en) * 1995-02-21 1996-02-13 Fairchild Space And Defense Corporation Three-dimensional modular assembly of integrated circuits
US5719436A (en) * 1995-03-13 1998-02-17 Intel Corporation Package housing multiple semiconductor dies
US5627405A (en) * 1995-07-17 1997-05-06 National Semiconductor Corporation Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100729502B1 (ko) * 2005-11-01 2007-06-15 매그나칩 반도체 유한회사 멀티 칩 패키지용 캐리어, 멀티 칩 캐리어 및 그 제작방법

Also Published As

Publication number Publication date
KR960019680A (ko) 1996-06-17
JPH08181275A (ja) 1996-07-12
US6069025A (en) 2000-05-30

Similar Documents

Publication Publication Date Title
KR0137826B1 (ko) 반도체 디바이스 패키지 방법 및 디바이스 패키지
US5478007A (en) Method for interconnection of integrated circuit chip and substrate
KR100186309B1 (ko) 적층형 버텀 리드 패키지
US6163463A (en) Integrated circuit chip to substrate interconnection
KR950012658B1 (ko) 반도체 칩 실장방법 및 기판 구조체
EP0704895B1 (en) Process for manufacturing semiconductor device and semiconductor wafer
KR100282285B1 (ko) 적층된 다중칩 모듈 및 그의 제조방법
KR970002140B1 (ko) 반도체 소자, 패키지 방법, 및 리드테이프
US4974057A (en) Semiconductor device package with circuit board and resin
US4949224A (en) Structure for mounting a semiconductor device
US6991965B2 (en) Production method for manufacturing a plurality of chip-size packages
JPH11204720A (ja) 半導体装置及びその製造方法
KR20030008616A (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
US20030075791A1 (en) Semiconductor device
JP3269025B2 (ja) 半導体装置とその製造方法
US6841416B2 (en) Chip scale package and method of fabricating the same
US6080604A (en) Semiconductor device having tab-leads and a fabrication method thereof
US20040104474A1 (en) Semiconductor package and package stack made thereof
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JP3490601B2 (ja) フィルムキャリアおよびそれを用いた積層型実装体
KR0144015B1 (ko) 반도체 소자의 패키지 장치 및 그 제조방법
JPH1140729A (ja) 半導体装置およびその製造方法
JPH04139737A (ja) 半導体チップの実装方法
KR100237329B1 (ko) 칩 스케일 반도체 패키지의 구조 및 제조 방법
KR0161617B1 (ko) 탭을 이용한 볼그리드어레이 패키지장치 및 그 패키지방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090121

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee