KR0120586B1 - 데이타 출력버퍼 - Google Patents

Abstract

본 발명은 반도체 소자의 데이타 출력버퍼에 관한 것으로, 데이타 출력버퍼가 턴-온되었을때 초기에 큰 전류가 출력단의 풀-업/풀-다운 드라이버에 순간적으로 흐르지 않고 일정한 전류를 공급하는 전류모드로 동작하도록 함으로써, 출력단의 노이즈와 스피드 지연을 감소시킨 데이타 출력버퍼에 관한 것이다.

Description

데이타 출력버퍼

제1도는 종래의 데이타 출력버퍼를 도시한 회로도.

제2도는 제1도의 출력파형도.

제3도는 본 발명의 실시예에 의한 데이타 출력버퍼의 회로도.

제4도는 제3도의 출력파형도.

* 도면의 주요 부분에 대한 부호의 설명

11,12 : 커런트 미러 회로부

본 발명의 반도체 메모리 소자의 데이타 출력버퍼(data output buffer)에 관한 것으로, 특히 데이타 출력버퍼가 턴-온(turn-on)되었을때 초기에 큰 전류가 순간적으로 흐르지 않고 일정한 전류를 공급하는 커런트 모드(current mode)로 동작하도록 구동함으로서 초기 큰 전류에 의한 파워 라인 바운싱(bouncing)및 데이타 출력의 댐핑(damping)을 줄인 데이타 출력버퍼에 관한 것이다.

본 발명은 디지탈 로직 데이타 '하이' 또는 '로우'를 출력하는 로직 버퍼 및 디램(DRAM), 에스램(SRAM), 비디오램(VRAM)등 모든 메모리 소자에 사용될 수 있다.

제1도는 종래의 데이타 출력버퍼의 한예를 도시한 회로도로서, 전원전위를 출력단자로 전송하는 출-업 드라이버(MP1)와, 상기 출력단자로 접지전위를 전송하는 풀-다운 드라이버(MN1)와, 출력버퍼 인에이블 신호(/OE)와 데이타 신호(DO)를 논리조합하여 상기 풀-업/풀-다운 드라이버(MP1/MN1)의 동작을 제어하는 논리제어회로부(IV1,ND1 및 NR1)로 구성되어 있다.

먼저, 인에이블신호(/OE)가 '로우'로 엑티브된 상태에서 데이타 버스 감지증폭기(DATA BUS SENSE AMPLIFIER : DB S/A)를 거쳐 나온 출력 데이타신호(이하 'DO 신호'라 칭함)가 '하이(H)'이면, 노드 N1과 노드 N2가 모두 '로우'가 되어 풀-업 드라이버(MP1)를 턴-온, 풀-다운 드라이버(MN1)를 턴-오프시켜 출력단(Dout)으로 전원전압(Vcc)을 공급한다. 그리고, 입력 데이타 신호(DO)가 '로우'이면, 노드 N1과 노드 N2가 모두 '하이'가 되어 풀-업 드라이버(MP1)는 턴-오프되고, 풀-다운 드라이버(MN1)는 턴-온 상태가 되어 출력단(Dout)의 전위를 접지전위(Vss)로 만든다.

그런데, 상기 구성을 갖는 종래의 데이타 출력버퍼는 다비트 메모리 소자의 경우 각 데이타 출려버퍼가 동작 초기에 동시에 동작되어 많은 전류가 한꺼번에 출력단(Dout)쪽으로 흐르게 됨으로서 노이즈를 유발시키게 된다.

제2도는 종래 데이타 출려버퍼의 데이타 출력파형을 도시한 것으로, 초기 동작시 출력신호가 출렁거리는것을 볼 수 있다. 이는 초기에 많은 전류가 한꺼번에 출력단으로 흐르게 되어 출력단과 Vcc, 또는 Vss 파워 라인의 저항과 패키지 리드 프래임(package lead frame)의 인덕턴스(L)로 의하여 파워(Vcc 또는 Vss) 라인에 바운싱(bouncing)이 일어나게 된다. 이와 같이 데이타 출력단의 출력파형이 출렁거리는 오버슈트(overshoot) 또는 언더슈트(undershoot)의 영향으로 다음단 드라이버의 로직 페일(logic fail)을 야기시키는 문제점이 있었다.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로써, 본 발명의 목적은 데이타 출려버퍼가 턴-온되었을때 초기에 큰 전류가 순간적으로 흐르지 않고, 일정한 전류를 공급하는 전류모드로 동작하도록 함으로써, 출력단에서의 노이즈(Noise)와 동작속도 지연을 줄인 데이타 출력버퍼를 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명의 데이타 출력버퍼는 풀-업 드라이버와 풀-다운 드라이버를 포함하고 있는 데이타 출력버퍼에 있어서, 인에이블 구간에서 입력 데이타신호를 받아들여 상기 풀-업 드라이버 및 풀-다운 드라이버를 제어하는 신호를 발생하는 제어신호 발생수단과, 제1전원전압원과 상기 풀-다운 드라이버의 일측 단자 사이에 접속되며 상기 풀-다운 드라이버의 동작상태에 따라 일정한 전류를 공급하기 위한 제1커런트 소오스 수단과, 상기 풀-다운 드라이버의 일측 단자와 제2전원전압원 사이에 접속되며 상기 풀-다운 드라이버의 동작상태에 따라 일정한 전류를 출력단으로 공급하기 위한 제1커런트 미러수단과, 상기 풀-업 드라이버의 일측 단자와 제2전원전압원 사이에 접속되며 상기 풀-업 드라이버의 동작상태에 따라 일정한 전류를 공급하기 위한 제2커런트 소오스수단과, 상기 제1전원전압원과 풀-업 드라이버의 일측 단자사이에 접속되며 상기 풀-업 드라이버의 동작상태에 따른 일정한 전류를 출력단으로 공급하기 위한 제2커런트 미러수단을 구비하는 것을 특징으로 한다.

상기 제1전원전압원은 포지티브(positive)전압, 상기 제2전원전압원은 네가티브(negative)전압을 가지는 것을 특징으로 한다. 그리고, 상기 제1커런트 소오스 수단은 P채널 모스형 트랜지스터이고, 상기 제1커런트 미러수단은 N채널 모스형 트랜지스터이며, 상기 제2커런트 소오스 수단은 N채널 모스형 트랜지스터이고, 상기 제2커런트 미러수단은 P채널 모스형 트랜지스터인 것을 특징으로 한다.

이하, 본 발명의 일실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.

제3도는 본 발명의 일실시예에 의한 데이타 출력버퍼의 회로구성도로서, 입력 데이타신호(DO) 인에이블 구간에서 입력 데이타신호(DO)를 받아들여 풀-업 드라이버(MP2) 및 풀-다운 드라이버(MN2)를 제어하는 신호를 발생하는 제어신호 발생회로부(IV1,ND1,NR1)를 구비한다. 이 제어신호 발생회로부는 인에이블신호(/OE)가 '로우'로 엑티브된 상태에서 입력 데이타신호(DO)에 따라 상기 풀-업(MP2)및 풀-다운 드라이버(MN2)의 동작을 제어하는 신호를 각각 발생하게 되는데, 입력 데이타신호(DO)가 '하이' 상태일때는 상기 풀-업 드라이버(MP2)를 턴-온시키고 입력 데이타신호(DO)가 '로우'일때는 상기 풀-다운 드라이버(MN2)를 턴-온 시키게된다.

전원전압(Vcc)과 상기 풀-다운 드라이버(MN2)의 일축 단자 사이에 접속된 PMOS 트랜지스터(MP5)는 상기 풀-다운 드라이버가 동작시 일정한 전류를 공급하기 위한 커런트 소오스 역할을 한다. 그리고, 상기 풀-다운 드라이버(MN2)의 일측 단자와 접지전압(Vss)사이에 접속되며 NMOS로 구성된 커런트 미러 회로부(12)는 상기 풀-다운 드라이버의 동작시 일정한 전류를 출력단으로 공급한다.

상기 풀-업 드라이버(MP2)의 일측 단자와 접지전압(Vss) 사이에 접속된 NMOS 트랜지스터(MN5)는 상기 풀-업 드라이버의 동작시 일정한 전류를 공급하는 커런트 소오스 역할을 하다. 그리고, 상기 전원전압(Vcc)과 풀-업 드라이버(MP2)의 일측 단자 사이에 접속된 PMOS 트랜지스터로 구성된 커런트 미러 회로부(11)는 상기 풀-업 드라이버위 동작시 일정한 전류를 출력단으로 공급한다.

상기 구성에 의한 동작을 살펴보면, 데이타 출력버퍼의 입력신호 DO가 '로우'이면, 풀-다운 트랜지스터 MN2가 턴-온(turn-on)되고, 풀-업 트랜지스터 MP2는 턴-오프(turn-off)된다. 그러므로 턴-온된 풀-다운 트랜지스터 MN2를 통하여 커런트 미로 회로부(12)로 전류가 흐른다. 이때 PMOS 트랜지스터 MP5는 일정한 전류를 공급하는 커런트 소오스로 동작하도록 바이어스전압(bias voltage)이 인가되어 있다. 따라서 커런트 미로 회로부(12)의 NMOS 트랜지스터 MN13에 일정한 전류가 흘러들어가고 이에 따라 NMOS 트랜지스터 MN4는 전류미러로 동작하여 초기에 부하에서 흐르는 전류를 일정하게 만들수 있다.

이때 NMOS 트랜지스터 MN4에 흐르는 전류는 출력부하(output load) 에 따라 스피드 지연이 없도록 전류미러를 이루는 NMOS 트랜지스터 MN3 및 MN4의 채널 사이즈(channel size)비로서 적당하게 조절할수 있다.

제4-B도에서와 같이 어느정도 시간이 지나 출력부하의 전압이 감소하면 NMOS 트랜지스터 MN4로 포화 영역(saturation region)에서 벗어나 선형 영역으로 들어가고, 이때 모스(MOS) 트랜지스터는 저항기처럼 동작하여 출력부하의 전하를 방전하는 기존의 테이타 출력버퍼처럼 동작한다. 한편, 노드 N4에 연결된 풀-업 트랜지스터 MP2는 노드 N4의 전압이 '하이'이므로 턴-오프되어 PMOS 트랜지스터 MP3 및 MP4에 전류가 흐르지 않는다.

데이타 출력버퍼의 입력신호 DO가 '하이'이면, 노드 N3 및 N4가 모두 로우가 되어 풀-다운 트랜지스터 MN2는 턴-오프되고, 풀-업 트랜지스터 MP2는 턴-온된다. 그러므로 턴-온 된 풀-업 트랜지스터 MP2를 통하여 커런트 미러 회로부(11)로 전류가 흐른다. 이때 NMOS 트랜지스터 MN5는 일정한 전류를 공급하는 커런트 소오스로 동작하도록 바이어스전압(bias voltage)이 인가되어 있다. 따라서 커런트 미러 회로부(11)의 PMOS 트랜지스터 MP3에 일정한 전류가 흘러들어가고 이에 따라 PMOS트랜지스터 MP4는 전류 미러로 동작하여 초기에 부하에서 흐르는 전류를 일정하게 만들 수 있다. 이때 PMOS 트랜지스터 MP4에 흐르는 전류는 출력부하(output load)에 따라 스피드 지연이 없도록 전류미러를 이루는 PMOS 트랜지스터 MP3및 MP4의 채널 사이즈(channel size)비로서 적당하게 조절할 수 있다.

마찬가지로 제4-B도에서와 같이 어느정도 시간이 지나 출력부하의 전압이 감소하면 PMOS트랜지스터 MP4는 포화 영역(saturation region)에서 벗어나 3극 진공관 영역(triode region)으로 들어가고, 이때 모스(MOS) 트랜지스터는 저항기로 작동하여 출력부하의 전하를 방전하는 기존의 데이타 출력버퍼처럼 동작한다. 한편, 노드 N3에 연결된 풀-다운 트랜지스터 MN2는 노드 N3의 전압이 '로우'이므로 턴-오프되어 NMOS 트랜지스터 MN3및 MN4에 전류가 흐르지 않는다.

이상에서 설명한 본 발명의 데이타 출력버퍼를 반도체 소자의 내부에 구현하게 되면 데이타 출력버퍼의 턴-온시 큰 전류가 급격하게 흘러 들어가는 것을 방지하고 일정한 전류를 부하에 공급함으로서, 파워라인의 바운싱에 위한 출력노드에서의 댐핑을 최소화하여 다음단의 드라이버에 로직 페일(logic fail)을 막아줄수 있으며 댐핑에 의한 스피드 지연을 방지할 수 있다.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (4)

1. 풀-업 드라이버와 풀-다운 드라이버를 포함하고 있는 데이타 출력버퍼에 있어서, 인에이블 구간에서 입력 데이타신호(DO)를 받아들여 상기 풀-업 드라이버(MP2)및 풀-다운 드라이버(MN2)를 제어하는 신호를 발생하는 제어신호 발생수단(IV1,ND1,NR1)과, 제1전원전압원과 상기 풀-다운 드라이버(MN2)의 일측 단자 사이에 접속되며 상기 풀-다운 드라이버의 동작상태에 따라 일정한 전류를 공급하기 위한 제1커런트 소오스수단(MP5)과, 상기 풀-다운 드라이버(MN2)의 일측 단자와 제2전원전압원 사이에 접속되며 상기 풀-다운 드라이버의 동작상태에 따라 일정한 전류를 출력단으로 공급하기 위한 제1커런트 미러수단(12)과, 상기 풀-업 드라이버(MP2)의 일측 단자와 제2전원전압원 사이에 접속되며 상기 풀-업 드라이버의 동작상태에 따라 일정한 전류를 공급하기 위한 제2커런트 소오스수단(MN5)과, 상기 제1전원전압원과 풀-업 드라이버(MP2)의 일측 단자 사이에 접속되며 상기 풀-업 드라이버의 동작상태에 따라 일정한 전류를 출력단으로 공급하기 위한 제2커런트 미러수단(11)을 구비하는 것을 특징으로 하는 데이타 출력버퍼.
2. 제1항에 있어서, 상기 제1전원전압원은 포지티브(positive)전압을 가지고, 상기 제2전원전압원은 네가티브(negative)전압을 가지는 것을 특징으로 하는 테이타 출력버퍼.
3. 제1항에 있어서, 상기 제1커런트 소오스수단은 P채널 모스형 트랜지스터이고, 상기 제1커런트 미러수단은 N채널 모스형 트랜지스터인 것을 특징으로 하는 데이타 출력버퍼.
4. 제1항에 있어서, 상기 제2커런트 소오스수단은 N채널 모스형 트랜지스터이고, 상기 제2커런트 미러수단은 P 채널 모스형 트랜지스터인 것을 특징으로 하는 데이타 출력버퍼.