KR0119275B1

KR0119275B1 - 기판접합기술을 이용한 서로 다른 활성층 두께를 갖는 soi구조의 기판 제조방법

Info

Publication number: KR0119275B1
Application number: KR1019930026792A
Authority: KR
Inventors: 강원구; 강성원; 유종선
Original assignee: 양승택; 한국전자통신연구원
Priority date: 1993-12-08
Filing date: 1993-12-08
Publication date: 1997-09-30

Abstract

본 발명은 기판접합기술을 이용하여 서로 다른 규소활성층 두께를 갖는 SOI구조의 기판 제조방법에 관한 것으로서, 건식식각 혹은 습식식각 방법을 사용하여 규소기판(8) 위에 서로 다른 높이를 갖는 단차를 형성하고(a), 산화막(9)을 성장시키거나 도포한 후 다결정규소(10)를 증착하고(b), 경면연마를 하여 기판A를 제작하고, 기판접합법을 사용하여 상기 기판A(8)와 새로운 기판B(13)을 접합하고(c), 기판A의 뒷면(14,15)을 박막화하여(d), 활성층의 두께가 서로 다른 SOI구조의 기판을 제조함(e)으로써 SOI형의 MOS, 쌍극자, JFET 등의 소자를 하나의 기판 위에 제작할 수 있어 혼합형 소자 제작이 가능하다.

Description

기판접합기술을 이용한 서로 다른 활성층 두께를 갖는 SOI구조의 기판 제조방법

제1도는 본 발명에 따른 a~e 공정을 나타낸다.

제2도는 요철모양의 복합구조를 갖는 서로 다른 활성층 두께를 갖는 SOI기판을 나타낸다.

제3도는 배선전극이 매몰된 규소활성층의 두께 A,B를 갖는 SOI구조의 기판을 나타낸다.

제4도는 배선전극형성 과정을 나타낸다.

* 도면의 주요부분에 대한 부호의 설명

1,8 : 기판A 2 : 마스크A

2' : 마스크A' 3,6 : 단차A를 갖는 패턴

4 : 마스크B 4' : 마스크B'

5,7 : 단차B를 갖는 패턴 9,21 : 산화막

10 : 다결정규소 11 : 경면화표면

12 : 선공정된 기판A 13 : 기판B

14,15 : 기판A의 뒷면 16 : 단차A를 갖는 규소박막층

17 : 단차B를 갖는 규소박막층 18,19 : 활성영역

20 : 배선전극 22 : 접합계면

23 : P-에피층

본 발명은 반도체 기판 제조공정에 있어서 기판접합 기술을 이용하여 서로 다른 규소활성층 두께를 갖는 SOI구조의 기판 제조방법에 관한 것이다.

본 발명에서는 상기 서로 다른 규소활성층 두께를 갖는 SOI(Sillicon-on-Insulator)구조의 기판제조방법을 제공하는데 목적이 있다.

상기 목적을 달성하기 위하여 첨부된 도면에 의거하여 그 상세한 설명을 한다.

먼저, 제1도는 본 발명에 따른 기판제조공정(a~e)을 나타낸 것으로서 그 공정은 다음과 같다.

규소기판A(1) 위에 마스크A(2)를 사용하여 형상을 정의하고(a), 건식식각으로 규소층을 식각하여 단차A를 갖는 패턴(3)을 형성한다(b). 상기 단차A를 갖는 패턴(3)위에 마스크B(4)를 사용하여 상기와 동일한 방법으로 단차B를 갖는 패턴(5)를 형성한다(c,d). 상기 단차A,B는 상기와 같이 개별적으로 형성하는 방법과 마스크A와B가 변형된 마스크A'(2')와 마스크B'(4')를 사용하여 형성할 수도 있다. 상기 마스크A'(2')를 사용하여 단차A를 갖는 패턴(6)을 형성한(a',b') 다음 마스크B'(4')를 사용하여 단차 B를 갖는 패턴(7)을 형성할 수 있다(c',d)(공정 (a)). 상기 단차A,B를 갖는 기판A(8) 위에 산화막(9)을 성장시키거나 도포한 후 다결정규소(10)를 두껍게 증착한다(공정(b)). 그리고, 상기 다결정규소(10)의 표면을 경면화(mirror polishing)(11)한 다음 기판접착법을 사용하여 선공정된 기판A(12)와 기판B(13)를 접착시킨다. 고온 열처리를 통하여 선공정된 기판A(12)와 기판B(13) 사이의 접합강도를 증가시킨다(공정c). 상기 기판들을 접착시킨 후 연마공정을 통하여 상기 선공정된 기판A(12)가 5인치의 기판(두께~625㎛)인 경우 기판A의 뒷면(14)을 약 550㎛정도 갈아내어 얇게 한다(기판A의 두께가 다르면 갈아내는 두께가 다를 수 있음)(공정(d)의 a). 한편, 상기 기판A(8)가 에피기판(P-이피층/P+기판)인 경우 선택적 습식식각을 통하여 기판A의 뒷면(15)을 더욱 얇게 한다(공정d의 b).

상기 기판A(8)의 노출면을 연마하여 거울면을 만든 후, 상기 선택연마에 의하여 선고아정에서 형성한 산화막(9)을 만나면 중지한다.

상기 제1도의 공정(e)는 최종적으로 형성된 서로 다른 두께를 갖는 SOI기판을 나타낸 것으로, 단차A를 갖는 규소박막층(16)과 단차B를 갖는 규소박막층(17)이 산화막(9)에 의하여 주변 규소층들로부터 완전히 격리되어 있다(공정e).

다음에, 제2도는 요철모양의 복합구조를 갖는 서로 다른 활성층 두께를 갖는 SOI 기판을 나타낸다.

제2도는 상기 제1도의 변형된 형태로서 각 패턴 사이의 간극이 없게 제작된 마스크A와 B를 사용하고, 상기 제1도의 제조공정과 동일한 공정과정을 거쳐 요철모양(제2도(a),(b))의 복합구조를 갖는 서로 다른 활성층 두께(18,19)를 갖는 SOI기판이다. 제3도는 배선전극(20)의 형성은 상기 제1도 공정(a)의 단차형성 공정과정에서 이온주입이나 내화금속(refractory metal) 실리사이트(silicide)등을 사용하여 배선전극을 형성하고, 상기 제1도의 공정(b)~공정(e)을 수행하고 제작할 수 있고, 상기 제1도 공정a의 과정을 거친 후에 제작할 수 있다. 제4도는 상기 제3도에 따른 배선전극(20)의 형성과정을 나타낸 것으로서, 상기 제1도 공정(a)을 거친 후 배선전극(20)의 형성과정을 나타낸 것이다. 먼저, 상기 제1도(a)에서 산화막(9)을 성장 혹은 도포하는 공정(A)을 나타낸 것이다. 그리고, 상기 돌출부위의 산화막(9)의 일부를 제거하고(B), 이온주입이나 내화금속 실리사이드 등을 사용하여 배선전극(20)을 형성하고(C), 그 위에 다시 산화막(21)을 도포하고, 다결정규소(10)를 형성하고(C), 그 표면을 경면화한다(D).

이후의 공정은 상기 제1도의 공정(c)~공정(e)와 동일하다.

상기와 같은 본 발명은 서로 다른 종류의 SOI소자를 하나의 기판 위에 제작할 수 있다. 예를 들어, 박막의 두께가 얇은 쪽에는 MOS소자를 박막의 두께가 두꺼운 쪽에는 쌍극자나 JFET등을 제작하여 혼합형 소자를 하나의 기판 위에 제작할 수 있다.

Claims

소정의 마스크(2,2')를 사용하여 규소기판A(1)위에 서로 다른 높이의 단차A 및 단차B를 갖는 패턴(3)(5,7)을 형성하는 공정(a)와, 상기 단차형성후 기판A(8) 위에 산화막(9)을 형성하되, 그 산화막(9)중 돌출된 산화막의소정 부분을 제거하여 제거된 부분에 내화금속 실리사이드 등을 사용하여 배선전극(20)을 형성한 후 그 위에 산화막(21), 다결정규소(10)를 증착하는 공정(b)와, 상기 다결정규소(10)를 경면화(11)한 다음, 기판접착법에 의하여 선공정된 기판A(12)와 기판B(13)를 접착시키는 공정(d)과, 상기 기판A의 뒷면(14,15)을 연마공정 및 식각에 의하여 소정 두께로 상기 기판A의 뒷면(14, 15)을 박막화하는 공정 (라)과 상기 기판A 의 뒷면(14,15)을 상기 산화막(9)이 나올때까지 선택연마에 의하여 연마한 후, 그 위에 단차 A를갖는 규소박막층(16)과 단차B를 갖는 규소박막층(17)을 형성하되, 상기 산화막(9)에 의해서 격리시키는 공정(e)를 포함하는 기판접합기술을 이용한 SOI구조의 기판 제조방법.