[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR0180167B1 - 영상부호화를 위한 프레임 재배열 장치 - Google Patents

영상부호화를 위한 프레임 재배열 장치 Download PDF

Info

Publication number
KR0180167B1
KR0180167B1 KR1019950019185A KR19950019185A KR0180167B1 KR 0180167 B1 KR0180167 B1 KR 0180167B1 KR 1019950019185 A KR1019950019185 A KR 1019950019185A KR 19950019185 A KR19950019185 A KR 19950019185A KR 0180167 B1 KR0180167 B1 KR 0180167B1
Authority
KR
South Korea
Prior art keywords
buffer
image
frame
rearrangement
frame memory
Prior art date
Application number
KR1019950019185A
Other languages
English (en)
Other versions
KR970004874A (ko
Inventor
윤상호
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019950019185A priority Critical patent/KR0180167B1/ko
Publication of KR970004874A publication Critical patent/KR970004874A/ko
Application granted granted Critical
Publication of KR0180167B1 publication Critical patent/KR0180167B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/172—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a picture, frame or field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/88—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving rearrangement of data among different coding units, e.g. shuffling, interleaving, scrambling or permutation of pixel data or permutation of transform coefficient data among different blocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명은 영상 부호화과정 이전에 프레임 간의 데이타를 재배열하는 과정을 수행하는 영상부호화를 위한 프레임 재배열 장치에 관한 것으로서, 카메라의 영상을 입력하여 MPEG방식에 따른 영상부호화과정 전에 영상군의 재배열을 수행하는 영상부호화를 위한 프레임 재배열 장치에 있어서, 상기 카메라의 영상을 입력하는 제1 버퍼(100)와; 제1 버퍼의 출력에서 소정수의 영상군 데이타를 각각 저장하기 위한 소정 수의 프레임 메모리(110,120,130); 소정 수의 프레임 메모리가 접속된 버스를 입력단에 접속하여 부호화하기 위한 데이타로 출력하기 위한 제2 버퍼(200); 및 상기 제1 버퍼(100) 및 제2 버퍼(200)를 제어하며 해당 프레임 메모리를 선택하기 위해 상기 프레임 메모리를 제어하는 재배열 제어부(300)로 구비하여 데이타 버스의 타이밍을 맞추기 위한 버퍼를 이용하여 프레임 메모리를 경제적인 DRAM으로 대체함으로써 시스템의 가격을 낮출 수 있다.

Description

영상부호화를 위한 프레임 재배열 장치
제1도는 MPEG방식에서의 영상군의 구성형태를 나타낸 도면.
제2도는 종래의 영상부호화를 위한 프레임 재배열 장치를 도시한 블럭도.
제3도는 본 발명에 따른 영상부호화를 위한 프레임 재배열 장치를 도시한 블럭도.
제4도는 제2도에 도시된 메모리의 데이타 버스에 대한 타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명
100 : 제1 버퍼 110,120,130 : 프레임 메모리
200 : 제2 버퍼 300 : 재배열 제어부
일반적으로 디지탈 비디오는 영상회의, 영상전화등 통신부야 뿐만 아니라 컴퓨터 및 가전 업계에서도 널리 사용되어 그 응용분야가 확대되고 있는 바, 상기 디지탈 오디오의 핵심 기술은 동영상신호를 압축부호화 및 복호화하기 위한 것으로 MPEG2 표준안으로 확정되어 있다.
이러한 MPEG 압축알고리즘은 프레임내 부호화만으로는 얻을 수 없는 높은 압축률을 필요로하기 때문에 프레임간 부호화를 요구하나, 상기 프레임간 부호화에서는 랜덤억세스기능이 없으므로 프레임내 부호화와 프레임간 부호화를 적절히 배열하여 사용해야 한다.
즉, 저장된 비디오 랜덤 억세스 및 움직임 보상된 보간에 의한 상당한 비트율 감축의 중요성을 고려하여 MPEG에서는 3가지 형태의 영상을 고려하고 있는 바, 상기 3가지 형태의 영상이란 인트라(I) 화상, 예측(P)화상, 및 보간(B)화상을 말한다.
이와 같이 3가지 종류의 화상이 연속적으로 배열되어 화상그룹(GOP: Group Of Picture)을 이루어 부호화되는 바, MPEG의 영상 시퀀스는 제1도에 도시된 바와 같이 인트라(Intra)영상(I영상), 프리딕티드(predicted) 영상(P영상), 인터포레이티드(Interpolated) 영상(B영상)등이 소정의 절차를 따라 연속적으로 배열된다. 여기서 ,I영상은 랜덤 억세서를 위한 억세스 점을 제공하나 압축률이 높지 않고, P영상은 이전 영상(I 또는 P)을 기준영상으로 참조하여 움직임보상 부호화되어 미래 예측화상에 대한 기준화상으로 사용되며, B영상은 가장 높은 압축을 제공하나 예측을 위해서 이전영상 및 다음 영상이 기준 영상으로 필요하다. MPEG에서는 이와 같은 영상형태의 조합으로 랜덤 억세스를 보장하는 영상군의 구조를 도입했으며, 이들의 관계는 제1도에 도시된 바와 같다.
한편, MPEG디지탈 저장매체에 응용되는 영상신호를 부호화하기 위해서는 카메라로부터 영상신호를 입력받아 부호화하는데, 이 때 카메라에서 입력되는 영상의 순서와 부호기에서 처리되는 영상의 순서에는 차이가 있다. 즉, 일반적으로 카메라로부터 입력되는 영상과 재생되어 디스플레이되기 위한 영상의 순서는 B B I1 B11 B12 P1 B21 B22 P2 B31 B32 P3 .. I2순으로 B화상이 먼저 입력되나, 앞서 설명한 바와 같이 B화상은 부호화를 위하여 I화상 및 P화상을 참조해야 하므로 부호화 과정에서는 I 화상이 먼저 입력되어야 한다. 따라서 카메라의 출력영상 순서를 부호기가 요구하는 형태로 바꾸어 주기 위한 재배열 장치가 필요하다. 다음은 서로 다른 영상군의 순서를 갖는 카메라의 출력순서와 부호기의 입력순서의 예를 나타낸다.
카메라의 출력순서: B B I1 B11 B12 P1 B21 B22 P2 B31 B32 P3 .. I2
부호기의 입력순서: I1 B B P1 B11 B12 P2 B21 B22 P3 B31 B32 .. I2
즉, 카메라로부터 입력되는 화면의 순서는 B화상으로부터 입력되나 부호화 과정에서는 I1화상부터 부호화되고, 따라서 I1화상보다 선행하는 B화상을 저장하기 위한 프레임 메모리가 필요하며 지연이 발생된다.
제2도는 종래의 영상부호화를 위한 프레임 재배열 장치를 도시한 블럭도로서, 삼상태 버퍼(10)는 카메라의 영상신호를 입력하여 인에이블될 때만 데이타를 출력한다. 프레임 메모리(100,120,130)는 데이타 버스를 양방향으로 사용함으로써 한 프레임 시간내에 읽기 동작과 쓰기 동작을 동시에 한다.
제4도는 프레임 메모리의 데이타 버스에 대한 일반적인 타이밍도로서, 제2도와 같은 SRAM을 이용한 프레임 메모리에 적용하면, 프레임 메모리(110,120,130)가 한 픽셀씩 처리한다고 하면 t는 시스템의 동작 주파수의 역수인T(즉,)가 될 것이다.
즉, 1/2T 동안은 메모리로 부터 쓰기 동작을 수행하는 동작이 반복된다. 낮은 주파수에서 동작하는 시스템의 경우에는 1/2 T의 쓰기 동작을 수행할 때 읽기 동작하는 메모리의 출력 인에이블을 제어하면 되지만 HDTV와 같이 높은 주파수에서 동작하는 시스템의 경우에는 매우 빠른 동작의 메모리를 요구하게 된다. 속도가 빠른 SRAM이 프레임 메모리로 사용되는 것은 가능하나 속도가 SRAM에 비해 떨어지는 DRAM의 경우, 읽기 데이타의 유효구간이 거의 없게 되어 타이밍을 맞출 수 없는 문제점이 있었다.
이에 본 발명의 목적은 상기와 같은 종래의 문제점을 해결하기 위하여 데이타버스의 타이밍을 맞추기 위한 버퍼를 이용하므로써 프레임 메모리를 경제적인 DRAM으로 대체한 영상부호화를 위한 프레임 재배열 장치를 제공하는데 있다.
상기와 같은 목적을 달성하기 위해 본 발명에 따른 영상부호화를 위한 프레임 재배열 장치는 카메라의 영상을 입력하여 MPEG방식에 따른 영상부호화과정 전에 영상군의 재배열을 수행하는 영상부호화를 위한 프레임 재배열 장치에 있어서,
상기 카메라의 영상을 입력하는 제1 버퍼;
상기 제1 버퍼의 출력에서 소정 수의 영상군 데이타를 각각 저장하기 위한 소정수의 프레임 메모리;
상기 소정수의 프레임 메모리가 접속된 버스를 입력단에 접속하여 부호화하기 위한 데이타로 출력하기 위한 제2 버퍼; 및
상기 제1 버퍼 및 제2 버퍼를 제어하며 해당 프레임 메모리를 선택하기 위해 상기 프레임 메모리를 제어하는 재배열 제어부가 구비된 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 일실시예를 상세히 설명하기로 한다.
본 발명에 따른 영상부호화를 위한 프레임 재배열 장치는 제3도에 도시된 바와 같이, 미도시된 카메라로부터 영상신호를 입력하는 제1 버퍼(100)와; 영상신호의 각각의 영상군을 저장하기 위한 다수개의 프레임 메모리(100,120,130); 각각의 프레임 메모리의 데이타를 복호화기로 출력하기 위한 제2 버퍼(200); 및 상기 제1 버퍼 및 제2 버퍼를 제어하며 해당 프레임 메모리를 선택하기 위해 상기 프레임 메모리를 제어하는 재배열 제어부(300)로 구성된다.
상기와 같이 구성된 본 발명의 작용 및 효과를 첨부한 도면을 참조하여 설명하면 다음과 같다.
제1 버퍼(100)의 입력을 카메라에서 출력되는 영상신호이며, 그 출력신호는 데이타 버스를 통하여 부호기로 입력된다.
프레임 메모리(110,120,130)는 데이타 버스를 양방향으로 사용함으로써 한 프레임 시간내에 읽기 동작과 쓰기 동작을 동시에 한다. 프레임 메모리의 데이타 버스는 픽셀을 입출력하는 것이 아니라 매크로 블럭이나 슬라이스 등의 특정 그룹의 단위로 읽기 및 초기 동작을 수행한다. 이와 같이 특정그룹 단위로 읽기와 쓰기 동작을 하는 목적은 DRAM의 fast page mode를 사용하기 위한 것이다. 즉, 특정그룹 단위로 쓰기를 행할 때 되도록 이면 DRAM의 로 변환(row change)의 발생을 줄이기 위해 같은 row에 한 그룹의 데이타를 전부 저장하는 방식을 취하고자 하는 것이다.
따라서 외부와의 타이밍은 제1 버퍼(100) 및 제2 버퍼(200)에 의해 처리된다. 이때 프레임 메모리로서 DRAM이 사용되어도 고속 페이지 모드(fast page mode)동작에 문제가 없다. 즉, 프레임 메모리를 속도가 빠르지만 가격이 비싼 SRAM 대신 DRAM을 사용할 수 있다.
또한, 재배열 제어부(300)는 상기 제1 버퍼 및 제2 버퍼를 제어함과 아울러 해당 프레임 메모리를 선택하기 위해 상기 프레임 메모리를 제어한다.
이상에서 살펴본 바와 같이 본 발명은 데이타 버스의 타이밍을 맞추기 위한 버퍼를 이용하여 프레임 메모리를 경제적인 DRAM으로 대체함으로써 시스템의 가격을 낮출 수 있는 이점이 있다.

Claims (1)

  1. 카메라의 영상을 입력하여 MPEG방식에 따른 영상부호화과정 전에 영상군의 재배열을 수행하는 영상부호화를 위한 프레임 재배열 장치에 있어서, 상기 카메라의 영상을 입력하는 제1 버퍼(100); 상기 제1 버퍼(100)의 출력에서 소정 수의 영상군 데이타를 각각 저장하기 위한 소정수의 프레임 메모리(190,120,130); 상기 소정수의 프레임 메모리가 접속된 버스를 입력단에 접속하여 부호화하기 위한 데이타로 출력하기 위한 제2 버퍼(200); 및 상기 제1 버퍼(100) 및 제2 버퍼(200)를 제어하며 해당 프레임 메모리를 선택하기 위해 상기 프레임 메모리를 제어하는 재배열 제어부(300)로 구성되는 것을 특징으로 하는 영상부호화를 위한 프레임 재배열 장치.
KR1019950019185A 1995-06-30 1995-06-30 영상부호화를 위한 프레임 재배열 장치 KR0180167B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950019185A KR0180167B1 (ko) 1995-06-30 1995-06-30 영상부호화를 위한 프레임 재배열 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950019185A KR0180167B1 (ko) 1995-06-30 1995-06-30 영상부호화를 위한 프레임 재배열 장치

Publications (2)

Publication Number Publication Date
KR970004874A KR970004874A (ko) 1997-01-29
KR0180167B1 true KR0180167B1 (ko) 1999-05-01

Family

ID=19419535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950019185A KR0180167B1 (ko) 1995-06-30 1995-06-30 영상부호화를 위한 프레임 재배열 장치

Country Status (1)

Country Link
KR (1) KR0180167B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100626994B1 (ko) * 1997-07-29 2006-09-22 코닌클리케 필립스 일렉트로닉스 엔.브이. 가변 비트 레이트 비디오 코딩 방법 및 대응 비디오 코더

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100626994B1 (ko) * 1997-07-29 2006-09-22 코닌클리케 필립스 일렉트로닉스 엔.브이. 가변 비트 레이트 비디오 코딩 방법 및 대응 비디오 코더

Also Published As

Publication number Publication date
KR970004874A (ko) 1997-01-29

Similar Documents

Publication Publication Date Title
US5841475A (en) Image decoding with dedicated bidirectional picture storage and reduced memory requirements
US6104416A (en) Tiling in picture memory mapping to minimize memory bandwidth in compression and decompression of data sequences
KR100201981B1 (ko) 메모리제어장치 및 그것을 사용한 화상디코더
US8170375B2 (en) Image processing apparatus and method for controlling the same
JPH0818953A (ja) 動画像復号表示装置
KR100298397B1 (ko) 비디오디코딩시스템
KR0157570B1 (ko) 복수경로를 통해 mpeg2 비트열을 복호하는 복호화장치
US5754243A (en) Letter-box transformation device
US5754234A (en) Moving picture decoding system
US6205181B1 (en) Interleaved strip data storage system for video processing
US7555042B2 (en) Method and apparatus for reverse play
JP3078991B2 (ja) 低遅延モード画像復号方法および装置
JP3034173B2 (ja) 画像信号処理装置
JP2898413B2 (ja) 所要メモリ容量の低減化を伴う圧縮ビデオデータ流の復号化及び符号化のための方法
US5903672A (en) Method and apparatus for conversion of access of prediction macroblock data for motion picture
JPH10136381A (ja) 動画像符号化復号化装置及びその方法
JP2863096B2 (ja) 並列処理による画像復号装置
KR0180167B1 (ko) 영상부호화를 위한 프레임 재배열 장치
US6144323A (en) Method and apparatus for decoding video data
JPH0730903A (ja) 画像処理用メモリ集積回路
JPH07298264A (ja) 画像データの処理方法およびそれに用いる記憶装置ならびに画像データの処理装置
KR20030057690A (ko) 비디오 디코딩 시스템
JP3078990B2 (ja) 低遅延モード画像復号方法
KR100328199B1 (ko) 다채널 영상 인코딩 시스템 및 다채널 인코딩용 메모리운영방법
KR0180168B1 (ko) 영상부호화를 위한 프레임 재배열 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950630

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950630

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980831

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981130

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981130

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20011031

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20021031

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20031029

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20041022

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20051025

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20061004

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20071101

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20081103

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20091102

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20101101

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20111101

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20111101

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20121101

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20121101

Start annual number: 15

End annual number: 15

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20141009