[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR0177198B1 - 펀칭 특성이 우수한 절연막 및 그 절연막을 사용하는 리드 프레임 - Google Patents

펀칭 특성이 우수한 절연막 및 그 절연막을 사용하는 리드 프레임 Download PDF

Info

Publication number
KR0177198B1
KR0177198B1 KR1019940011379A KR19940011379A KR0177198B1 KR 0177198 B1 KR0177198 B1 KR 0177198B1 KR 1019940011379 A KR1019940011379 A KR 1019940011379A KR 19940011379 A KR19940011379 A KR 19940011379A KR 0177198 B1 KR0177198 B1 KR 0177198B1
Authority
KR
South Korea
Prior art keywords
insulating film
lead frame
film
insulating
punched
Prior art date
Application number
KR1019940011379A
Other languages
English (en)
Inventor
도시까쯔 히로에
겐이찌 가네꼬
노보루 이마이
히로유끼 다까사까
도시오 가와무라
Original Assignee
하시모또 히로지
히다찌 덴센 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=15420103&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR0177198(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 하시모또 히로지, 히다찌 덴센 가부시끼가이샤 filed Critical 하시모또 히로지
Application granted granted Critical
Publication of KR0177198B1 publication Critical patent/KR0177198B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S118/00—Coating apparatus
    • Y10S118/04—Curtain coater
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2804—Next to metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31721—Of polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Laminated Bodies (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)
  • Die Bonding (AREA)

Abstract

절연막의 펀칭시에 버어 및 칩의 발생은 절연막의 연부 테어링 저항을 조정함으로써 억제된다. 연부 테어링 저항은 버어 및 칩의 발생을 억제하기 위해 양호하게 50 내지 70㎏f/20㎜이다.

Description

펀칭 특성이 우수한 절연막 및 그 절연막을 사용하는 리드 프레임
제1도는 절연막을 리드 프레임에 고정시키는 종래 장치를 도시하는 도면.
제2a도는 반도체 칩 팩키지를 도시하는 사시도.
제2b도는 제2a도에서 라인 2b-2b를 따라 절취한 단면도.
제3a도 및 제3b도는 절연막을 리드 프레임에 고정시키기 위한 종래 장치의 펀칭 버어 및 펀칭 칩을 발생시키는 메카니즘을 설명하는 도면.
제3c도는 제3a도 및 제3b도에 설명된 바와 같은 펀칭 버어를 설명하는 도면.
제4도는 본 발명에 따른 실험에 절연막을 사용하는 리드 프레임을 도시하는 평면도.
제5도는 실험의 테스트 결과를 도시하는 그래프.
제6도는 본 발명에 따른 양호한 실시예에서 절연막을 사용하는 리드 프레임을 도시하는 평면도.
제7a도 및 제7b도는 양호한 실시예에서 절연막을 펀칭하기 위한 펀치 및 다이를 도시하는단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 리드 프레임 2 : 다이
3 : 펀치 가이드 4 : 절연막
5 : 펀치 6 : 히터
7 : 반도체 칩 8 : 본딩 와이어
51 : 펀치 홀더 52 : 생크
본 발명은 향상된 특성을 갖는 절연막 및 그 절연막을 사용하는 리드 프레임에 관한 것으로, 특히 버어 및 칩의 발생을 억제하도록 펀치될 절연막 그 절연막을 사용하는 리드 프레임에 관한 것이다.
소위 예비 제조 리드 프레임은 COL(Chip on Lead), LOC(Lead on Chip) 등의 형성시에 반도체 칩의 고밀도 장착을 실현하기 위해 제안되었다. 이러한 종류의 리드 프레임에는 선정된 구성에 의해 펀치되고 리드 프레임의 내부 리드부상에 접착적으로 고정된 절연막이 제공되는데, 절연막은 고 내열성을 갖고 있는 폴리이미드 기재막 및 폴리이미드 기재막의 양 표면(또는 한 표면)상에 열가소성 또는 열 경화성 접착층으로 구성된다.
절연막을 제공하는데 있어서, 펀치 및 다이를 포함하는 장치를 펀치를 내림으로써 다이 상에 배치된 절연막을 펀치하기 위해 사용되는데, 각 펀치와 다시 사이의 간격은 절연막을 펀칭할 때의 칩 및 펀치된 절연막의 연부에서의 버어의 발생을 억제하기 위하여 조정된다.
그러나, COL 리드 프레임, LOC 리드 프레임 등에 사용될 종래의 절연막에 있어서, 칩과 버어의 발생은 펀치와 다이 사이의 간격이 조정되더라도, 충분히 억제되지 못하는 단점이 있는데, 그 이유는 펀치될 절연막의 기계적 특성이 특히 연부 테어링 저하(edge tearing resistance)에 관련하여 변경되기 때문이다. 결과적으로, 펀치된 절연막의 크기 정밀성은 버어 및 칩에 의해 리드 프레임 상의 본딩 와이어의 면적을 덮기 위하여 떨어진다. 이것은 리드 프레임과 리드 프레임 상에 장착된 반도체 칩 사이에 본딩 와이어가 결합되는 것이 불가능하다는 것을 의미한다.
종래의 절연막에는 버어 및 칩이 펀치와 다이 사이에 축적되기 쉬우므로, 리드 프레임 상에 펀치된 절연막을 고정시키는 위치 정밀성은 저하되고, 버어 및 칩의 표시가 펀치된 절연막 상에 표시됨으로써 결함으로 분류된다는 다른 단점이 있다. 이것은 펀치와 다이의 클리닝이 종종 실행되어야 한다는 것을 의미한다.
따라서, 본 발명의 목적은 버어 및 칩의 발생이 효과적으로 억제되는 향상된 펀칭 특징을 갖고 있는 절연막 및 그 절연막을 사용하는 리드 프레임을 제공하기 위한 것이다.
본 발명의 다른 목적은 높은 크기 정밀성이 얻어지고, 버어 및 칩의 축적이 펀칭 장치의 펀치 및 다이 상에서 발견되지 않는 펀칭 특성이 우수한 절연막 및 그 절연막을 사용하는 리드 프레임을 제공하기 위한 것이다.
본 발명에 따르면, 펀칭 특징이 우수한 절연막은 50 내지 70㎏f/20㎜의 연부 테어링 저항을 갖고 있는 절연 기재막, 및 절연 기재막의 최소한 한 표면 상에 제공된 열가소성 또는 열경화성 접착층을 포함한다.
본 발명의 다른 특징에 따르면, 펀칭 특징이 우수한 향상된 절연막을 사용하는 리드 프레임은 반도체 칩에 접속되는 내부 리드부, 외부 회로에 접속되는 외부 리드부, 및 선정된 구성으로 펀치되고, 내부 리드부에 접착적으로 고정된 절연막을 포함하고, 펀치된 막은 50 내지 70㎏f/20㎜의 연부 테어링 저항을 갖고 있는 절연 기재막을 포함한다.
이하, 첨부 도면을 참조하여 본 발명의 목적 및 장점에 대해 설명하고자 한다.
본 발명에 따른 양호한 실시예의 향상된 펀칭 특징을 갖는 절연막 및 그 절연막을 사용하는 리드 프레임을 설명하기 전에, 절연막을 리드 프레임에 고정시키기 위한 종래의 장치를 설명하겠다.
제1도는 절연막을 리드 프레임에 고정시키기 위한 종래 장치를 도시한 것이다. 장치는 절연막(4)를 배치시키기 위한 다이(2), 절연막(4)를 펀치하여 펀치된 절연막(4)를 진공으로 팁 평면 상에 흡착시키기 위한 펀치(5), 가이드 개구를 통해 펀치(5)를 가이드하기 위한 펀치 가이드(3), 선정된 온도로 배치된 리드 프레임(1)을 가열시키기 위한 히터(6), 펀치(5)를 지탱하기 위한 펀치 홀더(51), 펀치(5)의 업 및 다운을 수직으로 이동시키기 위한 생크(52), 및 생크(52)에 인가될 이동력을 발생시키기 위한 실린더(53)을 포함한다. 소정의 사용할 때에, 스페이서(54)가 제공될 수 있다.
동작에 있어서, 펀치(5)가 상부 위치일 때, 절연막(4)는 트랜스퍼 개구(도시하지 않음)에 의해 다이(2) 상으로 이동된다. 동시에, 리드 프레임(1)도 히터(6)상의 선정된 위치 상으로 이동된다. 그 다음, 펀치(5)는 절연막(4)를 펀치하기 위하여 아래로 이동되므로, 진공으로 펀치(5)의 팁 평면 상에 흡착된 펀치된 절연막(4)는 히터(6) 상에서 가열된 리드 프레임(1) 상에 프레스되도록 하강된다. 따라서, 펀치된 절연막(4)로 고정된 리드 프레임(1)이 얻어진다. 그 다음, 절연막이 고정된 리드 프레임(1)은 반도체 칩 팩키지를 제조하기 위해 반도체 칩에 접착적으로 부착되도록 처리된다.
제2a도 및 제2b도는 이렇게 제조된 반도체 칩 팩키지를 도시한 것이다. 반도체 칩 팩키지는 위에 전극을 갖고 있는 반도체 칩(7) 및 펀치된 절연막(4)로 고정된 리드 프레임(1)을 포함하는데, 리드 프레임(1)은 고정된 절연막(4)에 의해 반도체 칩(7)에 접착적으로 부착되고, 리드 프레임(1)의 내부 리드부는 본딩 와이어(8)에 의해 전극에 결합되므로, 반도체 칩(7)의 전체 구조는 수지(9)(제2a도에는 도시되지 않고, 제2b도에 도시됨)를 몰딩함으로써 리드 프레임(1)의 외부 리드부만 노출되도록 밀봉된다. 반도체 칩 팩키지에 있어서, 펀치된 절연막(4)는 예를들면, 250 내지 400℃의 내열 특성을 제공하도록 열가소성 또는 열경화성 접착층이 양 표면 상에 있는 폴리이미드막이다. 제2a도 및 제2b도의 설명으로 알 수 있는 바와 같이, 반도체 칩(7) 상의 리드 프레임(1)의 위치 정밀성은 높아야만 하는데, 이것은 내부 리드가 본딩 와이어(8)에 의해 전극에 정확하고 안정하게 결합되어야 하기 때문이다.
제3a도는 폴리이미드막(4a) 및 접착층(4b)로 구성된 절연막(4)가 펀치(5) 및 다이(2)에 의해 폴리이미드막(4a)의 압축 파손 지점(10)을 초래하도록 눌러지는 동작을 도시한 것으로, 접착층(4b)에서는 거의 변형이 없으므로 펀칭 칩 및 펀칭 버어가 압축 파손 지점(10)에 따라 발생된다.
제3b도는 폴리이미드(4a)에서 압축 파손 지점이 발견되지 않도록 절연막(4)의 접착층(4b)가 먼저 펀치된 다음, 절연막(4)의 폴리이미드막(4a)가 펀치되는 동작을 도시한 것이다. 결과적으로, 버어 및 칩은 거의 발생하지 않는다.
본 발명자는 절연막(4)가 제3a도 또는 제3b도에 도시된 바와 같은 동작으로 펀치되는지의 여부가 절연막(4)의 기계적 특성에 의해 결정되는지를 실험에서 확증하였으며, 이들 중에서 절연막(4)의 연부 테어링 저항이 펀칭 버어 및 펀칭 칩의 발생을 억제하기 위한 매우 중요한 팩터라는 것을 확증하였다.
제3c도는 4가지 종류의 펀칭 버어를 도시한 것으로, 버어는 본딩 와이어(8)을 리드 프레임(1)의 내부 리드에 결합시키는 것에 방해한다.
이러한 목적으로 사용할 수 있는 폴리이미드막은 표 1에서 기계적 특성을 표시하기 위하여 작성된다.
표 1에서 알 수 있는 바와 같이, 폴리이미드막의 기계적 특성은 넓게 분류된다. 그러므로, 펀칭 버어 및 펀칭 칩은 기계적 특성의 원하는 범위로부터 벗어남에 따라 발생하기 쉽다.
다음에, 양호한 실시예에서 향상된 펀칭 특성을 갖는 절연막(4) 및 그 절연막을 사용하는 리드 프레임을 설명하겠다.
제4도는 내부 리드부(1A) 및 외부 리드부(1B)를 갖고 있는 리드 프레임(1) 및 리드 프레임(1)의 내부 리드부(1A)에 접착적으로 부착된 절연막(4)를 도시하는 것이다.
본 발명자가 행한 실험에 있어서, 30조각의 절연막(4)는 준비되어 제4도에 도시한 바와 같이 리드 프레임(1) 상에 접착적으로 부착된다. 각 조각은 2개의 펀치된 절연막(4)를 가지고, 다른 그룹과 연부 테어링 저항이 각각 다른 복수의 그룹으로 분할된다.
이러한 절연막을 후술하는 단계로 제조된다.
먼저, 용제는 니스를 제공하기 위하여 폴리아미드산 등과 같은 스타팅 물질에 추가된다. 다음에, 니스는 금속 몰드, 롤러 등의 위를 덮은 후, 건조되도록 가열된다. 그 다음, 건조된 막은 금속 몰드, 롤러 등의 표면으로부터 벗겨진다. 따라서 폴리이미드 기재막이 얻어지고, 접착층은 폴리이미드 기재막의 양 표면(또는 한 표면)에 제공된다.
이렇게 제조된 접착층을 갖는 절연막에 있어서, 연부 테어링 저항은 물 성분을 조정함으로써 변한다.
이러한 목적을 위하여, 물 흡착 성질을 갖고 있는 용제가 사용된다. 따라서, 연부 테어링 저항은 가열 및 건조 단계에서 제어되는 불휘발성 용제 양에 의해 선정된 값이 되도록 결정된다.
연부 테어링 저항의 측정은 JIS C2318 6.3.4에서 상술된다.
이러한 기준에 있어서, 20㎜의 폭 및 200㎜의 길이를 각각 갖고 있는 5개의 테스트 조각은 측정될 막의 전체 길이 및 폭의 종 및 횡 방향으로 특정 영역 상에 조금도 집중되지 않고 표본화된다. 각 테스트 조각은 안정성 테스팅 소자의 개구를 통해 통과한 다음, 양 단부에서 각각 면에 포개진다. 그 다음, 테스트 조각의 포개진 단부는 인장 부재에 의해 1분당 200㎜의 속도로 한 방향에서 당겨지도록 척된다. 그 다음, 테스트 조각이 분열되는 견인력의 평균값 및 최소값은 연부 테어링 저항으로 측정된다.
다시 제4도를 참조하면, 각 조각이 2개의 절연막(4)로 구성되는 30조각의 절연막(4)는 리드 프레임(1)의 내부 리드부(1A)에 접착적으로 고정되도록 펀치되고, 상술한 바와 같이 다른 연부 테어링 저항의 몇 개의 그룹으로 분류된다.
펀치된 절연막(4)를 얻는데 있어서, 펀칭 칩의 발생 퍼센트(%)는 제5도에 도시된 바와 같이 측정되는데, 펀칭 칩이 조각의 2개의 절연막(4)중 최소한 하나에서 발견될 때, 2개의 절연막(4)의 한 조각은 발생된 펀칭 칩을 갖도록 결정된다.
제5도에서 알 수 있는 바와 같이, 절연막(4)의 연부 테어링 저항이 증가할 때, 발생 퍼센트(%)는 감소한다. 더 구체적으로, 50㎏f/20㎜와 동일하거나 이보다 더 큰 연부 테어링 저항을 갖고 있는 폴리이미드 기재막이 사용될 때, 발생 퍼센트는 거의 0%이다. 이점에 있어서, 최대 연부 테어링 저항은 대략 70㎏f/20㎜로 제한되는데, 이것은 몰드, 롤러 등의 위에 덮힌 니스막을 가열함으로써 많은 양의 나머지 용제로 이루어진 절연막을 제조하기 어렵기 때문이다. 상술한 바와 같이, 나머지 용제(불휘발성) 양은 감소되고, 절연막의 물 또는 습기 흡착 성질은 작은 연부 테어링 저항을 제공하기 위하여 저하된다. 본 발명자의 실험에 따라, 절연막의 연부 테어링 저항은 50 내지 70㎏f/20㎜의 범위 내에서 양호하다는 것이 확살해졌다.
제6도는 LOC 구조의 내부 리드부(1A) 및 외부 리드부(1B)를 갖고 있는 리드 프레임(1), 및 내부 리드부(1A)에 접착적으로 고정된 폴리이미드 기재막의 절연막(4)를 도시한 것으로, 반도체 칩(도시하지 않음)은 절연막(4)에 의해 리드 프레임(1)의 내부 리드부(1A) 상에 접착적으로 장착된다. 양호한 실시예에 있어서, 절연막(4)는 50 내지 70㎏f/20㎜의 연부 테어링 저항을 갖는다.
제7a도 및 제7b도는 절연막(4)가 만족스럽게 이동되는 다이(2), 2개의 펀치된 절연막(4)를 제공하기 위하여 절연막(4)를 펀치하기 위한 펀치(5), 이동된 리드 프레임(1)을 가열하기 위한 히터(6) 및 상부로 이동하는 펀치(5)로부터 절연막(4)를 스트립하기 위한 스트립퍼(20)을 포함하는 리드 프레임에 절연막을 고정시키기 위한 장치를 도시한 것이다.
동작에 있어서, 리드 프레임(1)은 히터(6)으로 가열되도록 이동된다. 동시에, 50 내지 70㎏f/20㎜의 연부 테어링 저항을 갖는 폴리이미드막 및 폴리이미드막의 양 표면 상의 열 가소성 또는 열 경화성 접착층으로 구성된 절연막(4)는 다이(2) 상에서 이동된다. 그 다음, 펀치(5)는 절연막(4)를 펀치하기 위하여 아래로 이동되고(제7a도), 2개의 펀치된 절연막(4)는 진공으로 펀치(5)의 팁 평면상에 흡착되며, 리드 프레임(1)에 접착적으로 고정되도록 하향된다(제7b도).
본 발명은 양호한 실시예에 대해 상세히 설명되었지만, 본 분야에 숙련된 기술자들이라면 본 발명의 범위를 벗어나지 않고서 양호한 실시예를 여러 가지로 변형 및 변경시킬 수 있다. 그러므로, 본 발명은 첨부된 특허 청구의 범위 내에서만 제한된다.

Claims (4)

  1. 펀칭 특징이 우수한 절연막에 있어서, 50 내지 70㎏f/20㎜의 연부 테어링 저항을 갖고 있는 절연 기재막, 및 상기 절연 기재막의 최소한 한 표면 상에 제공된 절연 열가소성 또는 열경화성 접착층을 포함하는 것을 특징으로 하는 절연막.
  2. 펀칭 특징이 우수한 절연막을 사용하는 리드 프레임에 있어서, 반도체 칩에 접속되는 내부 리드부, 외부 회로에 접속되는 외부 리드부, 및 선정된 구성으로 펀치되고, 상기 내부 리드부에 접착적으로 고정된 절연막을 포함하고, 상기 펀치된 막은 50 내지 70㎏f/20㎜의 연부 테어링 저항을 갖고 있는 절연 기재막을 포함하는 것을 특징으로 하는 리드 프레임.
  3. 제2항에 있어서, 상기 절연 기재막이 폴리이미드인 것을 특징으로 하는 리드 프레임.
  4. 제2항에 있어서, 각각의 상기 절연 기재막은 최소한 한 개의 표면 상에서 열가소성 또는 열경화성 접착층으로 덮이는 것을 특징으로 하는 리드 프레임.
KR1019940011379A 1993-05-26 1994-05-25 펀칭 특성이 우수한 절연막 및 그 절연막을 사용하는 리드 프레임 KR0177198B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-146989 1993-05-26
JP5146989A JP2923170B2 (ja) 1993-05-26 1993-05-26 打抜き性に優れたフィルム及びこれを用いたリードフレーム

Publications (1)

Publication Number Publication Date
KR0177198B1 true KR0177198B1 (ko) 1999-04-15

Family

ID=15420103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940011379A KR0177198B1 (ko) 1993-05-26 1994-05-25 펀칭 특성이 우수한 절연막 및 그 절연막을 사용하는 리드 프레임

Country Status (6)

Country Link
US (2) US5593774A (ko)
JP (1) JP2923170B2 (ko)
KR (1) KR0177198B1 (ko)
GB (1) GB2278497B (ko)
MY (1) MY110934A (ko)
SG (1) SG78257A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG48170A1 (en) * 1993-05-14 1998-04-17 Hitachi Cable Method and apparatus for sticking an insulating film to a lead frame
WO1996029730A1 (fr) 1994-12-26 1996-09-26 Hitachi Chemical Company, Ltd. Procede de stratification utilisant un film de stratification en un materiau organique adherant a la matrice, procede d'adhesion a la matrice, dispositif de stratification, dispositif d'adhesion a la matrice, dispositif semi-conducteur et procede pour fabriquer le dispositif semi-conducteur
US6717242B2 (en) 1995-07-06 2004-04-06 Hitachi Chemical Company, Ltd. Semiconductor device and process for fabrication thereof
TW310481B (ko) 1995-07-06 1997-07-11 Hitachi Chemical Co Ltd
US6281044B1 (en) 1995-07-31 2001-08-28 Micron Technology, Inc. Method and system for fabricating semiconductor components
TW315491B (en) * 1995-07-31 1997-09-11 Micron Technology Inc Apparatus for applying adhesive tape for semiconductor packages
US6099678A (en) * 1995-12-26 2000-08-08 Hitachi Chemical Company Ltd. Laminating method of film-shaped organic die-bonding material, die-bonding method, laminating machine and die-bonding apparatus, semiconductor device, and fabrication process of semiconductor device
US5830564A (en) * 1996-03-01 1998-11-03 Ube Industries, Ltd. Aromatic polyimide film
TW326566B (en) 1996-04-19 1998-02-11 Hitachi Chemical Co Ltd Composite film and lead frame with composite film attached
US6063228A (en) * 1996-04-23 2000-05-16 Hitachi Cable, Ltd. Method and apparatus for sticking a film to a lead frame
JP3261987B2 (ja) * 1996-07-24 2002-03-04 日立電線株式会社 Ｌｏｃ用リードフレームおよびそれを利用した半導体装置
WO1998020554A1 (en) * 1996-11-06 1998-05-14 Micron Technology, Inc. Apparatus for applying adhesive tape for semiconductor packages
US6143399A (en) * 1997-03-03 2000-11-07 Ube Industries, Ltd. Aromatic polyimide film
JP3189181B2 (ja) 1997-07-18 2001-07-16 日立化成工業株式会社 穴付き半導体用接着テープ、接着テープ付きリードフレームの製造法、接着テープ付きリードフレーム及びこれを用いた半導体装置
JP3147071B2 (ja) * 1998-01-19 2001-03-19 日本電気株式会社 半導体装置及びその製造方法
JP4665298B2 (ja) * 2000-08-25 2011-04-06 東レ株式会社 半導体装置用接着剤付きテープおよびそれを用いた銅張り積層板、半導体接続用基板ならびに半導体装置
JP2002080623A (ja) * 2000-09-06 2002-03-19 Du Pont Toray Co Ltd ポリイミドフィルムおよびその用途
KR20030029824A (ko) 2001-06-18 2003-04-16 가네가후치 가가쿠 고교 가부시키가이샤 알칼리 에칭 가공성 및 펀칭 가공성이 우수한 폴리이미드필름
JP2005034834A (ja) * 2003-06-26 2005-02-10 Nitto Denko Corp クリーニング部材およびクリーニング方法
US7511364B2 (en) * 2004-08-31 2009-03-31 Micron Technology, Inc. Floating lead finger on a lead frame, lead frame strip, and lead frame assembly including same
US7183973B2 (en) * 2004-10-15 2007-02-27 Telecommunication Systems, Inc. Culled satellite ephemeris information based on accurate distance in range calculations, for quick, accurate assisted locating satellite location determination
US20120314419A1 (en) * 2011-06-08 2012-12-13 Wen-Kung Sung Heat dissipation structure of light-emitting diode

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862245A (en) * 1985-04-18 1989-08-29 International Business Machines Corporation Package semiconductor chip
JPS62229864A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 半導体装置
DE3784162T2 (de) * 1986-10-14 1993-05-27 Takiron Co Funktioneller film und verfahren zur herstellung.
US5277972B1 (en) * 1988-09-29 1996-11-05 Tomoegawa Paper Co Ltd Adhesive tapes
JP2895920B2 (ja) * 1990-06-11 1999-05-31 株式会社日立製作所 半導体装置及びその製造方法
JP2822665B2 (ja) * 1990-11-28 1998-11-11 日立電線株式会社 テープ貼付け装置

Also Published As

Publication number Publication date
GB9410385D0 (en) 1994-07-13
US5837368A (en) 1998-11-17
SG78257A1 (en) 2001-02-20
JP2923170B2 (ja) 1999-07-26
GB2278497A (en) 1994-11-30
MY110934A (en) 1999-06-30
US5593774A (en) 1997-01-14
JPH06334110A (ja) 1994-12-02
GB2278497B (en) 1997-02-26

Similar Documents

Publication Publication Date Title
KR0177198B1 (ko) 펀칭 특성이 우수한 절연막 및 그 절연막을 사용하는 리드 프레임
US5986333A (en) Semiconductor apparatus and method for fabricating the same
KR100356455B1 (ko) 반도체장치 및 그 제조방법
JPH0823042A (ja) 半導体装置及びその製造方法及びこれに使用される金型
US5635009A (en) Method for sticking an insulating film to a lead frame
US20090026589A1 (en) Semiconductor device and method of manufacturing the same
JPH0527261B2 (ko)
KR19980081226A (ko) 테이프 고정식 리드 프레임 및 그 제조 방법
US6956282B1 (en) Stabilizer/spacer for semiconductor device
US4563811A (en) Method of making a dual-in-line package
JP3261987B2 (ja) Ｌｏｃ用リードフレームおよびそれを利用した半導体装置
EP0671763A2 (en) Ultrasonically welded plastic support ring for handling and testing semiconductor devices
JPS61135145A (ja) リ−ドフレ−ム
JP3180296B2 (ja) 半導体素子接着用テープの打ち抜き用金型装置
JP2007331030A (ja) 半導体回路基板の切断方法および切断装置
JP3226035B2 (ja) 電子部品の位置決めリード曲げ装置及び曲げ法
JP3855941B2 (ja) 凸型ヒートシンク付き半導体装置の製造方法
JPH0421105Y2 (ko)
KR200159861Y1 (ko) 반도체 패키지
KR830001575B1 (ko) 반도체장치
KR100437894B1 (ko) 씨에스피용 엘라스토머 접착필름의 가압착 장치 및 그 방법
JP2563335Y2 (ja) 半導体装置
JPH06163786A (ja) リードフレーム
JPH06302754A (ja) リードフレームおよびその製造方法
JPH0555436A (ja) 半導体装置用リードフレーム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
O035 Opposition [patent]: request for opposition
O035 Opposition [patent]: request for opposition
O035 Opposition [patent]: request for opposition
O122 Withdrawal of opposition [patent]
O132 Decision on opposition [patent]
O132 Decision on opposition [patent]
J210 Request for trial for objection to revocation decision
O074 Maintenance of registration after opposition [patent]: final registration of opposition
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION OF CANCELLATION REQUESTED 20000901

Effective date: 20011130

Free format text: TRIAL NUMBER: 2000103000050; TRIAL DECISION FOR APPEAL AGAINST DECISION OF CANCELLATION REQUESTED 20000901

Effective date: 20011130

Free format text: TRIAL NUMBER: 2000103000052; TRIAL DECISION FOR APPEAL AGAINST DECISION OF CANCELLATION REQUESTED 20000901

Effective date: 20011130

Free format text: TRIAL NUMBER: 2000103000051; TRIAL DECISION FOR APPEAL AGAINST DECISION OF CANCELLATION REQUESTED 20000901

Effective date: 20011130

S901 Examination by remand of revocation
O132 Decision on opposition [patent]
J210 Request for trial for objection to revocation decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION OF CANCELLATION REQUESTED 20020719

Effective date: 20040830

Free format text: TRIAL NUMBER: 2002103001073; TRIAL DECISION FOR APPEAL AGAINST DECISION OF CANCELLATION REQUESTED 20020719

Effective date: 20040830

S901 Examination by remand of revocation
FPAY Annual fee payment

Payment date: 20041109

Year of fee payment: 7

O132 Decision on opposition [patent]
O064 Revocation of registration by opposition: final registration of opposition [patent]
LAPS Lapse due to unpaid annual fee