KR0163870B1 - Known good die test lead frame - Google Patents
Known good die test lead frame Download PDFInfo
- Publication number
- KR0163870B1 KR0163870B1 KR1019950020795A KR19950020795A KR0163870B1 KR 0163870 B1 KR0163870 B1 KR 0163870B1 KR 1019950020795 A KR1019950020795 A KR 1019950020795A KR 19950020795 A KR19950020795 A KR 19950020795A KR 0163870 B1 KR0163870 B1 KR 0163870B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- lead
- separated
- kgd
- tips
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 노운 굳 다이(KGD) 검사용 리드프레임에 관한 것으로, 리드프레임의 각 리드를 적어도 두 개 이상의 선단으로 분리하고, 그 분리된 선단들의 전기적 연결될 부분의 상/하면에 도금막을 형성하여, 그 리드프레임의 한쪽 면을 복수회 사용하고, 다시 그 이면을 복수회 사용할 수 있기 때문에 저가(低價)·대량생산을 목적으로 하는 노운 굳 다이의 생산 목적에 부합할 수 있는 것을 특징으로 한다.The present invention relates to a lead frame for inspection of a known good die (KGD), by separating each lead of the lead frame into at least two tips, and forming a plating film on the upper and lower surfaces of the parts to be electrically connected to the separated ends, One side of the lead frame can be used a plurality of times, and the back side can be used a plurality of times, so that it is possible to meet the production purpose of a known good die for the purpose of low cost and mass production.
Description
제1도는 종래 기술에 의한 노운 굳 다이 검사용 리드프레임이 연배열된 인쇄회로기판의 평면도.1 is a plan view of a printed circuit board in which a lead frame for know hard die inspection according to the prior art is arranged in series.
제2도는 본 발명의 일 실시예에 의한 노운 굳 다이 검사용 리드프레임이 연배열된 인쇄회로기판의 평면도.FIG. 2 is a plan view of a printed circuit board in which a lead frame for playing a good die inspection according to an embodiment of the present invention is arranged in series.
제 3a도 및 제3b도는 본 발명에 의한 리드프레임을 이용하여 노운 굳 다이를 검사하는 상태를 나타내는 평면 예시도이다.3A and 3B are planar exemplification diagrams showing a state of inspecting a known good die using a lead frame according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
10 : 폴리이미드 테이프 20,60 : 리드10: polyimide tape 20,60: lead
40 : 타이바(Tie-bar) 50 : 색인공40: tie-bar 50: index ball
62, 64 : 리드의 선단 70 : 반도체 칩62, 64: tip of lead 70: semiconductor chip
72 : 본딩패드 80 : 와이어72: bonding pad 80: wire
100, 110 : 노운 굳 다이 검사용 리드프레임 200,210 : 인쇄회로기판100, 110: Known hard die inspection lead frame 200, 210: printed circuit board
본 발명은 노운 굳 다이(KGD ; Known Good Die ; 이하 KGD라 한다)의 제조에 사용되는 리드프레임에 관한 것으로, 더욱 상세하게는 리드프레임의 각 리드를 적어도 두 개 이상의 선단으로 분리함으로써, 그 리드프레임을 적어도 2회 이상 사용할 수 있도록 하여 원가절감 및 그 리드프레임의 반복사용을 통한 자원 재활용을 할 수 있는 것을 특징으로 하는 리드가 분리된 KGD 검사용 리드프레임에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a leadframe used in the manufacture of a known good die (KGD), and more particularly, by separating each lead of the leadframe into at least two tips. The present invention relates to a lead separated KGD inspection frame, characterized in that it is possible to use the frame at least twice or more, thereby reducing costs and recycling resources through repeated use of the lead frame.
반도체 소자의 제조 과정에서 반도체 칩은 일반적으로 교류 및 번인 검사가 수행되는 것이 필수적이며, 그것은 불량 반도체 칩을 사전에 발견하기 위함이다. 그런데 웨이퍼에서 분리된 보통의 반도체 칩 상태로는 검사 패턴 발생회로와 전기적 신호 연결이 불가능하기 때문에 교류 및 번인 검사가 거의 불가능하다. 그러므로 통상 교류 및 번인 검사는 반도체 칩이 성형수지 등으로 봉지된 상태에서 실시하게 된다.In the process of manufacturing a semiconductor device, it is essential that a semiconductor chip is generally subjected to an alternating and burn-in inspection, in order to find a defective semiconductor chip in advance. However, in the state of the normal semiconductor chip separated from the wafer, the test pattern generating circuit and the electrical signal connection are impossible, so the alternating current and the burn-in test are almost impossible. Therefore, the alternating current and burn-in inspection are usually performed in a state where the semiconductor chip is sealed with a molding resin or the like.
반도체 소자의 기본형은 다이패드 위에 검사를 거치지 않은 반도체 칩이 실장되어 있으며, 반도체 칩의 본딩패드들과 리드들의 일측이 와이어로 연결되어 있고, 반도체 칩 및 와이어를 감싸 보호하는 패키지 몸체가 형성된 것을 특징으로 한다. 패키지 몸체 외부로 외부리드들이 돌출 되어 있으며, 외부리드들이 삽입될 수 있는 소켓 구멍을 구비한 검사소켓에 반도체 소자의 외부리드들을 삽입한 후, 검사소켓을 다시 번인 검사기판에 장착하여 번인 검사를 실시한다. 그러나 위와 같은 형태의 반도체 소지자는 고밀도 실장에 한계가 있어 최근에는 패키지를 이용하지 않고 다수개의 베어 칩(Bare chip)을 절연 세라믹기판 위에 직접 실장하는 플립 칩(Flip chip) 본딩을 이용한 멀티칩 제조기술이 개발되어, 고속, 대용량 및 소형이면서 고집적도를 구현할 수 있는 반도체소자의 조립 방법이 제안되어 있다.The basic type of semiconductor device is a semiconductor chip that is not tested on a die pad, and the bonding pads of the semiconductor chip and one side of the leads are connected by wires, and a package body is formed to surround and protect the semiconductor chip and the wires. It is done. External leads protrude out of the package body, and after inserting the external leads of the semiconductor device into the test socket having a socket hole into which the external leads can be inserted, the test socket is mounted on the burn-in test board again to carry out the burn-in test. do. However, as the semiconductor holder of the above type has a limitation in high density mounting, a multi-chip manufacturing technology using flip chip bonding in which a plurality of bare chips are directly mounted on an insulating ceramic substrate without using a package recently. In this way, a method of assembling a semiconductor device capable of high speed, large capacity, small size, and high integration has been proposed.
이들 중 대표적인 방법이 멀티칩 모듈(MCM ; Multi Chip Module)이다. 그러나, 멀티칩 모듈의 활성화는 다음과 같은 기술적, 경제적 제약으로 한계를 맞고 있다. 즉, 종래의 단일 반도체 칩 봉지기술에 비하여 다수개의 반도체칩이 내장되는 멀티칩 모듈은 집적규모는 커졌지만, 신뢰성이 검증되지 않은 베어 칩(Bere chip)을 다수개 실장하므로 생산수율은 현저히 낮아 생산비용이 매우 증대되는 문제점이 있다. KGD를 사용함으로써 이러한 문제를 해결할 수 있지만 현시점에서 KGD의 가격이 매우 높아 멀티칩 모듈의 활성화에 결정적 장애요인으로 작용하고 있다. 이하, 모든 검사를 마친 무결함의 베어 칩을 노운 굳 다이(KGD)라 정의한다. 여기에서 베어 칩이라 함은 플립 칩 또는 와이어칩 등 웨이퍼에서 단일 칩으로 분리되고 패키지 되지 않은 보통의 반도체 칩을 말한다.Among these, a representative method is a multi chip module (MCM). However, the activation of the multichip module is limited by the following technical and economic constraints. That is, compared to the conventional single semiconductor chip encapsulation technology, the multi-chip module in which a plurality of semiconductor chips are embedded has a larger integrated scale, but the production yield is remarkably low because a plurality of bare chips are mounted which have not been proven to be reliable. There is a problem that the cost is greatly increased. The use of KGD solves this problem, but at the present time the price of KGD is very high, which is a decisive obstacle to the activation of multichip modules. Hereinafter, the defect bare chip | tip which completed all the inspection is defined as a good die (KGD). Here, the bare chip refers to a general semiconductor chip that is separated and packaged into a single chip on a wafer such as a flip chip or a wire chip.
이와 같이 멀티칩 모듈에 적용되는 KGD의 중요성에 대한 인식이 높아가고 있음에도 불구하고 저가의 KGD를 대량 생산하는데는 상당한 난점이 있다. 즉 웨이퍼에서 분리된 단일 베어 칩은 리드가 없으므로 위와 같은 검사를 실시함에 어려움이 있다.Despite the growing awareness of the importance of KGD applied to multichip modules, there are significant difficulties in mass production of low-cost KGD. That is, the single bare chip separated from the wafer has no lead, which makes it difficult to perform the above inspection.
이러한 문제점을 해결하기 위한 기술로서, 핫 척 프로브(Hot chuck probe) 방법, 탭(TAB ; Tape Automated Bonding)방법, 플립 칩 검사소켓 어댑터(Flip chip test socket adaptor)를 사용하는 방법, 웨이퍼 레벨 검사방법 및 검사 하우징(Test housing)에 의한 제조방법, 리드프레임과 범프가 형성된 인쇄회로기관(PGB ; Printed Circuit Board)을 이용한 제조방법 등 다양한 방법이 개발되고 있다. 이들 방법들은 나름대로의 장점이 있으나 KGD의 대량생산을 위한 단가의 절감 측면에서 문제점을 갖고 있다.As a technique for solving such a problem, a hot chuck probe method, a tape automated bonding (TAB) method, a flip chip test socket adapter (Flip chip test socket adapter), a wafer level test method And a manufacturing method using a test housing, a manufacturing method using a printed circuit board (PGB) in which lead frames and bumps are formed, and the like. These methods have their advantages, but have problems in terms of cost reduction for mass production of KGD.
제1도는 종래 기술에 의한 KGD 검사용 리드프레임이 연배열된 인쇄회로기판의 평면도이다.1 is a plan view of a printed circuit board in which a lead frame for KGD inspection according to the prior art is arranged in series.
제1도를 참조하면, KGD 검사용 리드프레임이 연배열된 인쇄회로기판(200)은 반도체 칩(도시되지 않음)의 상면에 형성되어 있는 본딩패드(도시되지 않음)와 본딩패드들에 대응되어 전기적 연결되는 리드를(20)이 형성되어 있으며, 리드들(20)을 지지하기 위해 리드들(20)의 상면부에 폴리이미드 테이프(10 ; Polyimide tape)가 부착되어 있는 KGD 검사용 리드프레임(100 ; 이하 리드프레임이라 한다)이 연배열로 배치되어 있는 구조로 되어 있으며, 각 리드프레임(100)이 KGD를 검사시에 정렬·고정되기 위한 색인공들(50)이 복수개 형성되어 있고, 인쇄회로기판(200) 위에는 회로패턴(도시되지 않음)이 형성되어 리드프레임과 전기적 연결되어 있다.Referring to FIG. 1, the printed circuit board 200 in which the KGD inspection leadframe is arranged in series corresponds to a bonding pad (not shown) and bonding pads formed on an upper surface of a semiconductor chip (not shown). A lead 20 for electrical connection is formed, and a lead frame for KGD inspection in which a polyimide tape (Polyimide tape) 10 is attached to an upper surface of the leads 20 to support the leads 20 100 (hereinafter referred to as lead frame) are arranged in a soft arrangement, and each lead frame 100 is provided with a plurality of index holes 50 for aligning and fixing KGD during inspection, and printing A circuit pattern (not shown) is formed on the circuit board 200 to be electrically connected to the lead frame.
또한, 위와 같은 구조를 이용하여 KGD를 제조하는 방법-리드프레임과 범프가 형성된 인쇄회로기판을 이용한 방법-은 웨이퍼에서 분리된 다수개의 반도체 칩을 칩 홀더 소켓에 장착된 리드프레임에 실장한 후, 칩 홀더 소켓을 다시 범프가 형성된 인쇄회로기판에 장착하여 일괄적으로 전기적 및 번인 검사를 실시하여 모든 검사를 마친 무결함의 베어 칩인 KGD 및 이를 대량으로 제조할 수 있는 KGD 제조방법이지만, 핵심 원소재중의 하나인 리드프레임을 한번 사용한 후 재사용이 어렵기 때문에 제작 원가상승의 요인이 된다. 왜냐하면 리드에 1차 와이어 본딩 후 리드의 변형 및 와이어 본딩영역이 그만큼 좁아져 재사용시 불량 유발 확률이 높아진다. 또한 리드프레임의 한 면에만 은 등을 도금하여 와이어 본딩이 가능하도록 되어 있어서, 한면(예를 들어 앞면)을 사용 후 다른 한면(예를 들어 뒷면)은 재사용할 수 없다.In addition, the method of manufacturing the KGD using the above structure-a method using a printed circuit board formed with a lead frame and bumps-after mounting a plurality of semiconductor chips separated from the wafer in a lead frame mounted on the chip holder socket, The chip holder socket is again mounted on the bumped printed circuit board and subjected to electrical and burn-in tests in a batch, which is a defect-free bare chip KGD and a KGD manufacturing method that can manufacture a large amount of them. It is difficult to reuse after using one lead frame once, which is a factor of production cost increase. This is because the deformation and the wire bonding area of the lead are narrowed after the primary wire bonding to the lead, thereby increasing the probability of causing defects during reuse. In addition, only one side of the lead frame is plated with silver to enable wire bonding, so that after using one side (eg front side), the other side (eg back side) cannot be reused.
따라서 본 발명의 목적은 리드프레임의 각 리드를 적어도 두 개 이상의 선단으로 분리하여 재 사용할 수 있도록 하여 원가절감 및 자원재활용을 할 수 있는 리드가 분리된 KGD 검사용 리드프레임을 제공하는데 있다.Accordingly, it is an object of the present invention to provide a lead frame for KGD inspection in which leads are separated to reduce cost and recycle resources by reusing each lead of the lead frame into at least two or more tips.
이러한 목적을 달성하기 위한 발명에 따른 리드프레임의 특징은 테이프에 의해 지지되고 전기적으로 분리된(isolated)리드들을 가지면서 각 리드를 적어도 두 개 이상의 선단으로 분리하여서 첫 번째 작업 시와 그 이후 재사용시 중복 사용치 않고, 사용치 않은 리드의 선단을 이용하는 경우와; 리드프레임의 하면을 와이어 본딩이 가능하도록 상면과 동일한 방법으로 동일한 위치에 은 등을 도금하여, 상면을 수차례 작업 후 하면을 이용하여 또한 수차례의 재사용이 가능하다. 후자의 경우 리드프레임 설계시 리드프레임의 하면을 사용 할 때도 상면과 동일한 조건으로 와이어 본딩 및 검사를 할 수 있도록 설계할여야 한다.A feature of the leadframe according to the invention for achieving this object is that each lead is separated into at least two tips, with leads supported by tape and electrically isolated, during the first operation and subsequent reuse. Using the tip of an unused lead without using it repeatedly; The lower surface of the lead frame is plated with silver and the like at the same position as the upper surface so as to enable wire bonding, and the upper surface can be reused several times by using the lower surface after several operations. In the latter case, the lead frame should be designed so that wire bonding and inspection can be performed under the same conditions as the top surface even when using the bottom surface of the lead frame.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
제2도는 본 발명에 의한 KGD 검사용 리드프레임이 연배열된 인쇄회로기판이 평면도이다.2 is a plan view of a printed circuit board in which a lead frame for KGD inspection according to the present invention is arranged in a row.
제3a도 및 제3b도는 본 발명에 의한 리드프레임을 이용하여 KGD를 검사하는 상태를 나타내는 평면 예시도이다.3A and 3B are planar illustrations showing a state of inspecting KGD using a lead frame according to the present invention.
제2도 내지 제3b를 참조하면, 본 발명에 의한 KGD 검사용 리드프레임이 연배열된 인쇄회로기판(210)은 각 리드(60)를 적어도 두 개 이상의 선단 - 예를 들어 두 개의 선단(62, 64) - 으로 분리하고, 분리된 선단들(62, 64)의 상하면에 은 도금막(도시되지 않음)이 형성되어 양면 본딩이 가능한 리드프레임(110)이 연배열로 배치된 것과, 또한 리드(60)들 또는 분리된 선단들(62, 64)간의 전기적 접촉 및 리드(20, 60)들의 위치 변형을 방지하기 위한 타이 바(40)가 소정의 위치에 형성되어 있는 이외에는 제 1도에서 나타내는 종래의 기술에 의한 인쇄회로기판(200)과 동일한 구조를 가지고 있다.2 to 3B, the printed circuit board 210 in which the lead frame for KGD inspection according to the present invention is arranged in series has at least two or more tips, for example, two tips 62 for each lead 60. 64) and a lead plate 110 in which a silver plated film (not shown) is formed on the upper and lower surfaces of the separated ends 62 and 64 so that double-sided bonding is arranged in a soft arrangement. A tie bar 40 for preventing electrical contact between the 60 or the separated tips 62, 64 and the positional deformation of the leads 20, 60 is shown in FIG. It has the same structure as the printed circuit board 200 according to the prior art.
제3a도 및 제3b도는 제 2도의 분리된 선단들(62, 64)이 그에 대응하는 반도체 칩(70)상에 형성된 동일 본딩패드(72)에 각각 와이어(80)을 통해 전기적 연결되는 것을 예시한 것이다.3A and 3B illustrate that the separated tips 62 and 64 of FIG. 2 are electrically connected to each other through the wire 80 to the same bonding pad 72 formed on the corresponding semiconductor chip 70. It is.
또한, 본 발명에 사용되는 리드프레임의 상/하면을 사용할 수 있도록 리드프레임의 하면을 그 상면과 동일하게 은 (Ag) 등으로 도금하여, 본 발명에 의한 리드가 분리된 구조의 리드프레임의 상면을 수차례 재 사용한 후, 재차 그 리드프레임의 하면을 동일한 방법으로 재사용하면 된다.In addition, the lower surface of the lead frame is plated with silver (Ag) or the like as the upper surface so that the upper and lower surfaces of the lead frame used in the present invention can be used. After reusing a number of times, the lower surface of the lead frame can be reused in the same manner.
이와 같은 구조를 갖는 인쇄회로기판을 효과적으로 재 사용하고자 할 때에는, 리드프레임을 1회 사용 후마다 리드에 남아 있는 와이어를 제거하여야 하는데, 그 방법으로는 종래 기술의 제조 공정인 반도체 칩의 본딩 금속선 제거에 이용되는 절단 수단을 이용하면 된다. 즉 끌 형상으로 끝단부가 날카로운 텅스텐 카바이드 절단기에 다이아몬드를 코팅한 절단 기구를 이용하거나 또는 고속으로 회전하는 부위에 다이아몬드를 부착한 장비를 이용하여 순간적으로 리드에 남아있는 본딩 와이어를 제거함으로써 1회 사용된 리드프레임을 재 사용할 수 있게 된다.In order to effectively reuse a printed circuit board having such a structure, the wire remaining in the lead must be removed after each use of the lead frame, and the method is to remove the bonding metal wire of the semiconductor chip, which is a manufacturing process of the prior art. What is necessary is just to use the cutting means used for the. In other words, by using a cutting tool coated with diamond on a tungsten carbide cutter having a sharp tip, or by attaching diamond to a device that rotates at high speed, the bonding wire remaining in the lead is temporarily removed. The leadframe can be reused.
이와 같은 구조를 갖는 인쇄회로기판에 있어서, 그 기판의 연배열된 리드프레임의 각 리드의 분리된 선단의 개수(個數)는 적어도 두 개 이상으로 분리가 가능하며, 복수개로 분리된 리드의 선단들의 와이어 본딩 순서 또한 다양하게 변형 실시할 수 있다.In a printed circuit board having such a structure, the number of the separated ends of each lead of the lead frame of the lead array of the substrate may be separated by at least two, and the ends of the plurality of separated leads. The wire bonding order of these can also be variously modified.
또한, 각 리드의 분리되지 않은 부분의 폭과 분리된 선단들의 폭은 서로 상이하게 형성할 수 있지만, 그 리드들의 분리된 선단의 폭이 그렇지 않은 리드의 폭보다 적어도 작지 않은 것이 바람직하며, 각각의 분리된 리드 및 선단들의 간격도 서로의 전기적 접촉 등을 피할 수 있도록 충분히 이격되는 것이 바람직하다.Further, although the width of the unseparated portion of each lead and the width of the separated tips can be formed different from each other, it is preferable that the width of the separated tips of the leads is not at least smaller than the width of the unleaded leads, It is also preferable that the distance between the separated leads and the tips be sufficiently spaced to avoid electrical contact with each other.
따라서 본 발명에 의한 구조에 따르면, 재사용이 가능한 KGD 검사용 리드프레임을 활용함으로써, 무결점인 동시에 저가(低價)·대량생산을 목적으로 하는 KGD의 생산목적에 부합할 수 있는 이점(利點)이 있다.Therefore, according to the structure of the present invention, by utilizing the reusable lead frame for KGD inspection, the advantage that can meet the purpose of production of KGD for the purpose of low cost and mass production. There is this.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950020795A KR0163870B1 (en) | 1995-07-14 | 1995-07-14 | Known good die test lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950020795A KR0163870B1 (en) | 1995-07-14 | 1995-07-14 | Known good die test lead frame |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970008544A KR970008544A (en) | 1997-02-24 |
| KR0163870B1 true KR0163870B1 (en) | 1998-12-01 |
Family
ID=19420656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950020795A KR0163870B1 (en) | 1995-07-14 | 1995-07-14 | Known good die test lead frame |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0163870B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100725175B1 (en) * | 2004-08-05 | 2007-06-07 | 옵티멈 케어 인터내셔널 테크 인코포레이티드 | Chip leadframe module |
| CN103077913A (en) * | 2013-01-22 | 2013-05-01 | 中国航天科技集团公司第九研究院第七七一研究所 | Lead-out device for aging bare chips and aging method |
-
1995
- 1995-07-14 KR KR1019950020795A patent/KR0163870B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970008544A (en) | 1997-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960011265B1 (en) | Test socket for no good die array | |
| KR960000793B1 (en) | Manufacturing method of known good die array | |
| KR960008514B1 (en) | Test socket and manufacturing method of known good die using that | |
| JP2856647B2 (en) | Socket for semiconductor chip burn-in | |
| US6340838B1 (en) | Apparatus and method for containing semiconductor chips to identify known good dies | |
| JPH1090350A (en) | Apparatus for testing unpackaged semiconductor chip | |
| KR20020011909A (en) | Method of fabricating semiconductor device | |
| KR100585142B1 (en) | Structure of flip chip semiconductor package for testing a bump and method of fabricating the same | |
| KR960011257B1 (en) | Burn in socket and testing method using the same | |
| KR0163870B1 (en) | Known good die test lead frame | |
| US5940680A (en) | Method for manufacturing known good die array having solder bumps | |
| JP2004138391A (en) | Method for manufacturing semiconductor device | |
| JP2000183218A (en) | Manufacture of ic package | |
| KR0141453B1 (en) | Manufacturing method of known-good die | |
| JP3977014B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR0125970B1 (en) | Test socket for known-good die | |
| US6489673B2 (en) | Digital signal processor/known good die packaging using rerouted existing package for test and burn-in carriers | |
| KR950012291B1 (en) | Test socket and known good die | |
| KR0181100B1 (en) | Known good die manufacturing apparatus using lead frame with support ring pad | |
| KR0169819B1 (en) | Apparatus for fabricating known good die | |
| KR100681399B1 (en) | Apparatus For Cleaning Lead Bonding Tool Used For Manufacture Of Semiconductor Package | |
| KR950014752B1 (en) | Known good die array producting method | |
| KR200181401Y1 (en) | Multi interface board for testing semiconductor ic | |
| WO1999026289A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPS60200537A (en) | Semiconductor device with exclusive testing terminal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050802 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |