KR0163868B1 - 단차가 형성된 회로 기판 및 이를 이용한 고밀도 실장형 반도체 모듈 - Google Patents

Abstract

일정한 구조를 갖는 인쇄 회로 기판의 단면이나 양면에 여러개의 반도체 소자를 실장한 고밀도 실장형 반도체 모듈에 있어서, 인쇄 회로 기판에 반도체 소자가 실장될 부분을 단차 가공을 하여 실장 홈을 형성하고 이 홈에 반도체 소자를 실장함으로써 종래 평면형 인쇄 회로 기판에 실장할 때보다 실장 밀도를 증가시킬 분만 아니라 모듈 자체의 폭도 줄여서 여러개의 모듈을 장착할 때에도 유리한 구조를 갖는 고밀도 실장형 반도체 패키지를 제공한다. 단차가 가공된 인쇄 회로 기판은 평탄한 구조를 갖는 하드 인쇄 회로 기판과 굴곡된 구조를 갖는 플렉시블 인쇄 회로 기판 두개를 예컨데 전기 전도성 핀으로 고정하여 기계적 및 전기적으로 연결함으로써 달성되며, 실장되는 반도체 소자는 패키지가 완료된 소자일 수도 있고, 패키지가 되지 않은 소위, 베어 칩을 실장 홈에 솔더 범프로 실장한 다음 액상 수지나 또는 금속 캡을 사용하여 밀봉할 수도 있다.

Description

단차가 형성된 회로 기판 및 이를 이용한 고밀도 실장형 반도체 모듈

제1a도 및 제1b도는 본 발명에 따른 단차가 형성된 인쇄 회로 기판의 단면도.

제2도는 솔더 범프가 형성된 반도체 베어 칩을 단차가 형성된 회로 기판에 실장시킨 본 발명에 따른 고밀도 실장형 모듈의 단면도.

제3a도 및 제3b도는 제2도의 반도체 베어 칩을 액상 수지로 밀봉한 것과 금속 캡(cap)으로 실장한 실시예를 각각 보여주는 단면도.

제4도는 제3a도의 구조에 개별 반도체 패키지 소자를 적층시킨 고밀도 실장형 모듈의 단면도.

제5a도 및 제5b도는 제4도의 구조에서 반도체 베어 칩이 실장되어 있는 단차 사이에 형성되어 있는 공간에 단위 소자를 형성시킨 고밀도 실장형 모듈의 단면도.

제6도는 본 발명에 따른 단차가 형성된 기판을 이용하여 복수개의 반도체 소자를 입체적으로 적층한 고밀도 실장형 모듈의 단면도.

* 도면의 주요부분에 대한 부호의 설명

1,6,7 : 하드 인쇄 회로 기판 2,5 : 플렉시블 인쇄 회로 기판

3 : 핀 10,20 : 인쇄 회로 기판 (PCB)

12 : 패키지 13 : PCB 모듈

14 : 단자 핀 16,34 : 실장 홈

18,20 : 반도체 베어 칩 22 : 실장 홈의 경사각

24 : 솔더 범프 26 : 액상 수지

28 : 금속 캡 30,36,38,42 : 개별 반도체 패키지 소자

본 발명은 고밀도 실장형 반도체 모듈, 특히 단차가 형성되어 있는 인쇄 회로 기판과 이를 사용하여 여러개의 개별 반도체 소자를 입체적로 실장한 고밀도 실장형 반도체 모듈에 관한 것이다.

반도체 집적 회로의 고집적화에 따라 집적회로 장치의 패키지 또한 고밀도화되는 추세에 있다. 전자기기의 고속화, 대용량화, 소형화 요구는 칩 크기의 증가를 가져온 반면 패키지 크기는 소형화되어야 한다는 상호 상반되는 기술적 요구에 따라서 이를 충족시키고자 하는 기술 개발이 진행되고 있다.

최근 반도체 패키지는 핀 삽입형에서 표면실장형으로 급속하게 변화하면서 표면 실장형 패키지가 산업 전자기기 전반에 걸쳐서 폭넓게 적용되고 있으며, 장래에는 입체 실장형 패키지 형태가 개발되어 실용화될 전망이다. 반도체 패키지의 표면 실장형에 있어서, 반도체 메모리 IC와 같은 고집적 IC는 칩 크기의 증가를 가져와서, 동일 면적에 대한 칩 점유 면적이 증가하게 된다. 칩 점유 면적이 증가하면서 종래 인쇄 회로 기판의 단면 또는 양면에 실장하는 모듈의 한정된 공간에 상대적으로 커진 패키지를 실장시키면 점유율 증가로 인하여 일정 수준의 메모리 용량 이상으로 증가시키는 데에는 한계가 있다. 그렇다고 해서 인쇄 회로 기판의 크기를 증가시키는 것은 현재 소형화, 박형화 추세에 있는 전자기기의 개발에 역행하는 결과를 초래하게 된다.

반도체 모듈의 실장율을 높이기 위해서는 보통 양면 실장용 회로 기판을 사용하는데, 양면 실장이란 말그대로 인쇄 회로 기판의 양쪽 면에 패키지의 실장 패턴이 형성되어 있는 것을 말한다. 그러한 인쇄 회로 기판에 반도체 소자를 양면으로 실장하면 단면으로 실장하는 경우보다는 실장 밀도가 높아지지만, PCB 양쪽에 반도체 패키지가 실장되기 때문에 모듈의 두께는 더 두꺼워질 것이다. 그래서 한정된 공간에 여러 개의 모듈을 실장하고자 하는 경우에는 모듈의 두께 증가로 인해 고밀도 실장이 어려워진다.

따라서 본 발명의 목적은 일정한 크기를 갖는 인쇄 회로 기판의 한쪽면 또는 양면 실장에 국한된 패키지 실장방법에서 탈피하여 보다 집적도가 높은 구조를 갖는 모듈을 제공하는 것이다.

본 발명의 또 다른 목적은 고밀도 실장을 위해 단차가 형성된 새로운 구조를 갖는 인쇄 회로 기판을 제공하는 것이다.

이러한 목적을 달성하기 위한 본 발명에 따른 반도체 모듈은 개별 반도체 칩 또는 반도체 패키지를 실장하기 위한 부분에 해당하는 부분이 절곡 형성되도록 회로 기판을 가공하여 회로 기판의 절곡된 부분을 이용하여 개별 반도체 소자들을 입체적으로 적층하는 것을 특징으로 한다.

이하 도면을 참조로 본 발명을 상세하게 설명한다.

제1도는 본 발명에 따른 단자가 형성된 인쇄 회로 기판 (이하 PCB라 함)의 실시예의 단면도이다.

제1a도를 참조하면, 원하는 배선 패턴이 형성되어 있는 하드(hard) PCB (1)를 준비한다. 그 다음 일정한 배선 패턴이 형성되어 있으며 굴곡된 구조를 갖는 플렉시블(flexible) PCB(2)를 하드 PCB (1)와 연결한다. PCB (1, 2)들은 기계적으로 연결되어야 함은 물론 전기적으로도 연결되어야 한다. 먼저 연결되어야 할 부분의 하드 PCB (1)와 플렉시블 PCB (2)에 구멍을 뚫은 다음 전기 전도성 재질로 만든 핀(3)을 삽입하여 두 PCB (1, 2)를 고정시킨다. 핀(3) 삽입 후 접합 부분을 납땜 처리하여 전기적 및 기계적 강도를 가질 수 있도록 한다.

제1b도는 제1a도와는 다른 실시예로서, 플레시블 PCB (5)의 절곡되지 않은 부분을 하드 PCB (6, 7) 사이에 삽입하는 형태의 실시예이다. 앞의 실시예와 마찬가지로 일정한 배선 패턴이 형성되어 있는 PCB (5, 6, 7)들은 전기적ㆍ기계적으로 연결하기 위해 PCB에 구멍을 뚫고 핀(8)을 삽입한 다음 땜납 처리를 하여 전기적 및 기계적 연결 강도를 좋게 해 준다.

이러한 절곡된 구조를 갖는 PCB를 이용한 고밀도 실장형 반도체 모듈의 여러 실시예에 대해서 살펴본다.

제2도는 본 발명에 따른 고밀도 실장형 반도체 모듈로서, 개별 패키지 또는 베어칩이 실장되는 위치에 해당하는 부위에 단차에 의해 실장 홈이 형성된 PCB를 이용하여 반도체 소자를 실장한 구조의 단면도이다. 이 때 오목한 홈 형태의 실장홈(16)의 깊이는 실장될 반도체 소자의 두께보다 더 크게 한다. 제2도에서는 PCB(20)에 아직 패키지가 되지 않은 베어 칩(18)을 실장할 경우를 나타낸다. 물론, 베어 칩 대신에 패키지가 완료된 것을 사용하는 것도 가능하다. 이때, PCB의 단차는 직각이 아닌 일정한 경사각(22)을 가지도록 단차 가공을 하여 솔더 범프(24)가 형성된 베어 칩(18)이 조립 공정에서 자리이동 등으로 인한 불량이 발생하지 않도록 함과 동시에 베어 칩(18)을 밀봉하는 액상 수지 또는 금속 캡의 면적을 크게 하여 각종 신뢰성 및 열방출 효과에 기여할 수 있는 구조를 갖도록 하는 것이 바람직하다.

반도체 베어칩(18)과 PCB(20)간의 전기적인 연결은 베어칩(18)의 본딩 패드에 형성되어 있는 솔더 범프(24)에 의해 이루어진다.

제3도는 제2도를 참조로 설명한 바와 같이 실장 홈(16)이 형성된 PCB(20)에 실장된 베어 칩(18)들을 밀봉한 구조를 설명하기 위한 것으로서, 제3a도는 위부 환경에 대한 신뢰성 및 열 방출 능력을 향상시키기 위해서 액상 수지(26)를 사용하여 밀봉한 실시예이고 제3b도는 액상 수지 대신에 금속 캡(28)을 사용하여 히트 싱크(heat sink)의 역할도 할 수 있도록 한 실시예이다. 이때 금속 캡(28)은 반도체 칩(18)의 윗면과 접하도록 하여 열 방출 효과를 극대화하는 것이 바람직하다.

제4도는 제3a도의 구조에 개별 반도체 패키지를 적층시킨 고밀도 실장형 모듈 단면도이다. 액상 수지로 밀봉되어 있는 면의 반대쪽 PCB(10) 면에는 미리 일정한 크기의 개별 패키지 패드가 형성되어 있다. 패드위에 솔더 페이스트를 도포한 다음, 그 위에 반도체 패키지(30)를 올려 놓고 IR(Infared) 및 VPS(Vapor Pressure Soldering) 등 종래의 방법을 이용하여 접속 공정을 수행한다. 이때, 반도체 패키지 소자(30)의 전기적인 연결은 외부 리드(32)와 PCB(20) 상의 배선 패턴에 의하여 이루어진다. 편의상 액상 수지로 밀봉된 경우를 설명하였지만, 제3b도와 같이 금속 캡으로 밀봉된 경우에도 마찬가지로 적용될 수 있을 것이다.

제5a도 및 제5b도는 제4도의 구조에서 반도체 칩이 실장되어 있는 실장 홈(16)사이에 형성되어 있는 공간(34)에 또 다른 반도체 패키지 소자(36,38)를 적충한 고밀도 실장형 모듈의 단면도이다. 이때 기존의 실장 홈(16) 사이의 여분을 고려하여 패키지 리드의 길이나 리드 각도 및 패키지 형태드을 조절하여 전기적 회로판 설계에 의해 발생될 수 있는 폭의 제한을 극복할 수 있는 구조를 가지게 된다. 제5a도의 경우에는 PCB의 윗면에 패키지(30)를 올려놓고 리플로우 공정으로 실장한 다음에 PCB의 밑면에 또 다른 패키지(36)를 실장하여야 밑면에 실장되는 패키지가 견고하게 실장될 수 있다. 제5b도의 경우는 제5a도의 경우에 비해서 외부 리드가 반대로 절곡된 구조임을 알 수 있다. 이것은 외부 리드가 차지하는 공간에 의해서 실장 밀도는 조금 떨어지게 되지만 패키지가 PCB의 밑면에 보다 견고하게 실장된다는 장점이 있다. 또한 제5도에서 알 수 있는 바와 같이, PCB(20)의 양면에 베어 칩(18)과 패키지 소자(36)를 실장하면서도 한쪽 면에만 실장한 경우와 동일한 모듈 폭을 가지는 것이 가능하다.

제6도는 본 발명에 따른 실장 홈을 갖는 기판을 이용하여 복수개의 반도체 소자를 입체적으로 적충한 고밀도 실장형 모듈의 단면도이다. 단차 가공에 의해 형성된 실장 홈 뿐만 아니라 이 홈 사이에 형성된 다른 홈에도 베어 칩(40)을 실장하고 액상 수지 등을 사용하여 밀봉한 다음에 그 위에 다시 반도체 패키지(42)를 적중시킨 구조이다. PCB(20)의 양면을 모두 사용하여 한쪽 면에는 두개의 반도체 소자가 실장되므로 최소한 종래의 양면 PCB를 사용하는 경우보다 실장 밀도가 최소한 두배로 증가하면서도 모듈 자체의 두께 (W)는 그 만큼 증가하지는 않게 된다.

Claims (10)

1. 반도체 소자를 실장하기 위한 회로 기판에 있어서, 평탄한 구조를 갖는 제1회로 기판과 굴곡된 구조를 갖는 제2회로 기판을 구비하며, 상기 제1회로 기판과 제2회로 기판에는 소정의 전도성 배선 패턴이 형성되어 있으며 상기 제 1, 2 회로 기판들은 연결 수단에 의해 전기적 및 기계적으로 연결되어 있는 것을 특징으로 하는 회로 기판.
2. 제1항에 있어서, 상기 굴곡된 구조를 갖는 제2회로 기판에 의해 상기 회로 기판에 형성된 단차에는 반도체 소자가 실장되는 것을 특징으로 하는 회로 기판.
3. 제1항 또는 제2항에 있어서, 상기 제1회로 기판은 하드 인쇄 회로 기판 (hard PCB)이며, 상기 제2회로 기판은 플렉시블 인쇄 회로 기판(flexible PCB)인 것을 특징으로 하는 회로 기판.
4. 제1항 또는 제2항에 있어서, 상기 연결 수단은 전기전도성 재질로 만들어진 핀이며 핀이 삽입되는 위치에 대응하는 제 1, 2 회로 기판의 부분에는 구멍이 뚫려 있는 것을 특징으로 하는 회로 기판.
5. 일정한 전기적 기능을 하는 복수의 반도체 소자와, 상기 반도체 소자들을 실장하기 위한 회로 기판으로서 상기 반도체 소자들을 전기적으로 연결시켜 주기 위한 배선 패턴을 가지며 상기 반도체 소자가 실장되는 부분에는 반도체 소자의 두께보다 더 긴 깊이를 갖는 복수의 실장 홈이 형성되어 있는 회로 기판을 구비하는 것을 특징으로 하는 고밀도 실장형 반도체 모듈,
6. 제5항에 있어서, 상기 회로 기판은 평탄한 구조를 갖는 제1회로 기판과, 굴곡된 구조를 갖는 제2회로 기판을 구비하며 상기 제1회로 기판과 제2회로 기판에는 소정의 전도성 배선 패턴이 형성되어 있으며 상기 제 1, 2 회로 기판들은 연결 수단에 의해 전기적 및 기계적으로 연결되어 있는 것을 특징으로 하는 반도체 모듈.
7. 제6항에 있어서, 상기 제1회로 기판은 하드 인쇄 회로 기판 (hard PCB)이며, 상기 제2회로 기판은 플렉시블 인쇄 회로 기판(flexible PCB)인 것을 특징으로 하는 반도체 모듈.
8. 제5항에 있어서, 상기 실장 홈의 옆면과 바닥명이 이루는 각도는 90도 이상인 것을 특징으로 하는 고밀도 실장형 반도체 모듈.
9. 제5항 또는 제6항에 있어서, 상기 복수의 반도체 소자는 제1반도체 소자와 제2반도체 소자를 포함하며, 상기 제1반도체 소자는 패키지가 되지 않은 베어 칩이고 상기 제2반도체 소자는 패키지된 반도체 패키지이며, 상기 기판의 해당 실장 홈에 실장된 제1반도체 소자는 액상 수지로 밀봉되며 상기 제2반도체 소자는 액상 수지로 밀봉된 제1반도체 소자 위에 적중되는 것을 특징으로 하는 고밀도 실장형 반도체 모듈.
10. 제9항에 있어서, 상기 기판의 해당 실장 홈에 실장된 제1반도체 소자는 금속 캡으로 밀봉되며 상기 제2반도체 소자는 금속 캡으로 밀봉된 제1반도체 소자 위에 적충되는 것을 특징으로 하는 고밀도 실장형 반도체 모듈.