[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR0140458B1 - 반도체 패키지 제조용 리드프레임 - Google Patents

반도체 패키지 제조용 리드프레임

Info

Publication number
KR0140458B1
KR0140458B1 KR1019940034165A KR19940034165A KR0140458B1 KR 0140458 B1 KR0140458 B1 KR 0140458B1 KR 1019940034165 A KR1019940034165 A KR 1019940034165A KR 19940034165 A KR19940034165 A KR 19940034165A KR 0140458 B1 KR0140458 B1 KR 0140458B1
Authority
KR
South Korea
Prior art keywords
pad
common terminal
semiconductor package
lead
installation position
Prior art date
Application number
KR1019940034165A
Other languages
English (en)
Other versions
KR960026708A (ko
Inventor
류연철
김기정
박두현
Original Assignee
황인길
아남산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남산업주식회사 filed Critical 황인길
Priority to KR1019940034165A priority Critical patent/KR0140458B1/ko
Publication of KR960026708A publication Critical patent/KR960026708A/ko
Application granted granted Critical
Publication of KR0140458B1 publication Critical patent/KR0140458B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지를 구성하는 리드프레임에 관한 것으로, 패드(P)에 인접하여 배열된 다수개의 내부리드(L)중 특정내부리드(L1)를 연결하여 공통단자(a)를 구비한 반도체 패키지 제품용 리드프레임에 있어서, 공통단자(a)가 연장 설치되는 특정내부리드(L1)의 끝단을 절곡(다운셋)하여 상기 공통단자(a)의 설치위치가 타이바(TB)에 연결 설치되는 패드(P)의 설치위치보다 높게 설치되도록 함으로써 패드 가장자리면과 공통단자(a)의 높이차가 현격히 유지되는 관계로 공통단자(a)와 반도체칩(C)간의 와이어(W) 연결시 와이어(W)가 패드(P)에 접촉되는 단락사고를 미연에 방지하게 되는 것이며, 나아가 제조 완성되는 반도체 패키지 제품의 품질을 획기적으로 향상시킬 수 있게 되는 것이다.

Description

반도체 패키지 제조용 리드프레임
제 1 도는 종래 리드프레임 구성도(부분단면도)
제 2 도는 본 발명의 리드프레임 평면 구성도
제 3 도는 제 2 도의 A-A선 단면 구성도
제 4 도는 제 2도의 B-B선 단면 확대도
제 5 도는 패드와 타이바의 연결상태를 나타낸 것으로,
(a)는 한번 절곡된 상태도
(b)는 두번 절곡된 상태도
*도면의 주요부분에 대한 부호의 설명*
P는 패드L은 내부리드L1특정내부리드
C는 반도체칩a는 공통단자
TB는 타이바DT1,DT2,DL1은 절곡부
θ1,θ2는 절곡각도ℓ1은 타이바에 형성된 절곡부(DT1)의 길이
ℓ2는 특정내부리드에 형성된 절곡부(DL1)의 길이
본 발명은 반도체 패키지를 구성하는 리드프레임에 관한 것이다.
일반적으로 반도체 패키지를 구성하는 리드프레임은 단자역할을 하는 다수개의 리드(L)와 반도체칩(C)이 탑재되는 패드(P)로 구성이 되는데, 상기 패드(P)는 타이바(TB)를 통해서 리드프레임(LF)에 연결되는 구성을 취하고 있다.
그런데, 상기 패드(P) 위에 일정두께를 갖는 반도체칩(C)을 탑재(부착)함에 있어서 패키지 성형시 몰드효율을 높이기 위하여 통상 패드(P)를 연결하고 있는 타이바(TB)의 일정부위를 절곡(다운셋)시킴으로써 리드(L)와 반도체칩(반도체칩두께+패드두께)간의 센타균형이 이루어지도록 하고 있다.
한편, 최근들어 특정리드(L1; 특정내부리드)의 끝단을 길게 연장하여 공통단자(a)를 형성한 리드프레임 구조가 출현함으로써 반도체칩(C)과의 와이어본딩시 파워라인이나 접지라인을 구성함에 있어서 편의성을 제공하게 되었다.
그러나, 종래에는 파워라인이나 접지라인을 구성하기 위해 리드(L)의 끝단에 공통단자(a)을 연장 설치하되 그 높이를 패드(P)의 높이와 같게 구성함으로써 반도체칩(C)과 공통단자(a)를 와이어(W)로 본딩 연결하는 과정에서 자칫 와이어(W)가 공통단자(a)에 인접한 패드(P)의 가장자리면에 접촉되어 제품의 불량을 야기시키게 되는 문제점이 있었다.
이에 본 발명에서는 특정리드(이하, 내부리드라 칭함)에서 연장되어 내부리드와 패드 사이에 위치하게 되는 공통단자(a)의 설치높이를 패드보다 다소 높게 위치시킴으로써 와이어(W)가 패드에 접촉되는 문제를 해결하게 된 것이다.
이하, 본 발명을 첨부된 예시도면을 참고로 상세히 설명한다.
본 발명은 공통단자(a)가 연장 설치되는 특정내부리드(L1)의 끝단을 절곡(다운셋)하여 상기 공통단자(a)의 설치위치가 타이바(TB)에 연결 설치되는 패드(P)의 설치위치보다 높게 설치되도록 함으로써 반도체칩(C)과 공통단자(a)간의 와이어본딩이 보다 안전하게 실시될 수 있도록 한 것으로 그 구체적인 실시예를 통해 설명하면,
실시예 1
패드(P)를 연결하고 있는 타이바(TB)와 공통단자(a)를 연결하고 있는 특정내부리드(L1)에 1회의 하향절곡부(DT1)(DL1)를 형성하되, 타이바(TB)에 형성된 절곡부(DT1)의 길이(ℓ1)보다 특정내부리드(L1)에 형성된 절곡부(DL1)의 길이(ℓ2)를 짧게 하여 공통단자(a)의 설치위치가 패드(P)의 설치위치보다 다소 높게 구성되도록 함으로써 와이어(W)가 패드(P)의 가장자리면에 접촉되지 않도록 할 수가 있다.
실시예 2
패드(P)를 연결하고 있는 타이바(TB)와 공통단자(a)를 연결하고 있는 특정내부리드(L1)에 동일크기의 하향절곡부(DT1)(DL1)를 형성하되, 타이바(TB)의 절곡각도(θ1)보다 특정내부리드(L1)의 절곡각도(θ2)를 작게 하여 공통단자(a)의 설치위치가 패드(P)의 설치위치보다 다소 높게 구성되도록 함으로써 와이어(W)가 패드(P)의 가장자리면에 접촉되지 않도록 할 수가 있다.
실시예 3
패드(P)를 연결하고 있는 타이바(TB)에는 2회의 하향절곡부(DT1)(DT2)를 다단으로 형성하고, 특정내부리드(L1)에는 1회의 하향절곡부(DL1)를 형성하여 공통단자(a)의 설치위치가 패드(P)의 설치위치보다 다소 높게 구성되도록 함으로써 와이어(W)가 패드(P)의 가장자리면에 접촉되지 않도록 할 수가 있다.
따라서, 본 발명에서와 같은 공통단자(a)의 설치구조에 의하면 특정내부리드(L1)에 연장 설치되는 공통단자(a)가 패드(P)의 설치위치보다 높게 설치되는 관계로 공통단자(a)와 반도체칩(C)을 와이어(W)로 연결시 패드 가장자리면과 공통단자(a)의 높이차가 현격하여 와이어(W)에 접촉되는 단락사고를 미연에 예방할 수가 있는 것이며, 나아가 제조 완성되는 반도체 패키지 제품의 품질을 획기적으로 향상시킬 수 있게 되는 것이다.

Claims (4)

  1. 패드(P)에 인접하여 배열된 다수개의 내부리드(L)중 특정내부리드(L1)를 연장하여 공통단자(a)를 구비한 반도체 패키지 제품용 리드프레임에 있어서,
    공통단자(a)가 연장 설치되는 특정내부리드(L1)의 끝단을 절곡(다운셋)하여 상기 공통단자(a)의 설치위치가 타이바(TB)에 연결 설치되는 패드(P)의 설치위치보다 다소 높게 설치되도록 함을 특징으로 하는 반도체 패키지 제조용 리드프레임.
  2. 제 1 항에 있어서, 패드(P)를 연결하고 있는 타이바(TB)와 공통단자(a)를 연결하고 있는 특정내부리드(L1)에 1회의 하향절곡부(DT1)(DL1)를 형성하되, 타이바(TB)에 형성된 절곡부(DT1)의 길이(ℓ1)보다 특정내부리드(L1)에 형성된 절곡부(DL1)의 길이(ℓ2)를 짧게 하여 공통단자(a)의 설치위치가 패드(P)의 설치위치보다 다소 높게 구성되도록 하을 특징으로 하는 반도체 패키지 제조용 리드프레임.
  3. 제 1 항에 있어서, 패드(P)를 연결하고 있는 타이바(TB)와 공통단자(a)를 연결하고 있는 특정내부리드(L1)에 동일크기의 하향절곡부(DT1)(DL1)를 형성하되, 타이바(TB)의 절곡각도(θ1)보다 특정내부리드(L1)의 절곡각도(θ2)를 작게 하여 공통단자(a)의 설치위치가 패드(P)의 설치위치보다 다소 높게 구성되도록 함을 특징으로 하는 반도체 패키지 제조용 리드프레임.
  4. 제 1 항에 있어서, 패드(P)를 연결하고 있는 타이바(TB)에는 2회의 하향절곡부(DT1)(DT2)를 다단으로 형성하고, 특정내부리드(L1)에는 1회의 하향절곡부(DL1)를 형성하여 공통단자(a)의 설치위치가 패드(P)의 설치위치보다 다소 높게 구성되도록 함을 특징으로 하는 반도체 패키지 제조용 리드프레임.
KR1019940034165A 1994-12-14 1994-12-14 반도체 패키지 제조용 리드프레임 KR0140458B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940034165A KR0140458B1 (ko) 1994-12-14 1994-12-14 반도체 패키지 제조용 리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940034165A KR0140458B1 (ko) 1994-12-14 1994-12-14 반도체 패키지 제조용 리드프레임

Publications (2)

Publication Number Publication Date
KR960026708A KR960026708A (ko) 1996-07-22
KR0140458B1 true KR0140458B1 (ko) 1998-06-01

Family

ID=19401455

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940034165A KR0140458B1 (ko) 1994-12-14 1994-12-14 반도체 패키지 제조용 리드프레임

Country Status (1)

Country Link
KR (1) KR0140458B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6765284B2 (en) 2002-02-25 2004-07-20 Rf Micro Devices, Inc. Leadframe inductors
KR100781149B1 (ko) * 2001-12-21 2007-11-30 삼성테크윈 주식회사 리드프레임 스트립 및 이를 이용한 반도체 패키지 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100781149B1 (ko) * 2001-12-21 2007-11-30 삼성테크윈 주식회사 리드프레임 스트립 및 이를 이용한 반도체 패키지 제조 방법
US6765284B2 (en) 2002-02-25 2004-07-20 Rf Micro Devices, Inc. Leadframe inductors

Also Published As

Publication number Publication date
KR960026708A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US5471088A (en) Semiconductor package and method for manufacturing the same
US20040016994A1 (en) Semiconductor package and fabricating method thereof
US6777262B2 (en) Method of packaging a semiconductor device having gull-wing leads with thinner end portions
US5479050A (en) Leadframe with pedestal
US7410835B2 (en) Method for fabricating semiconductor package with short-prevented lead frame
EP0114531B1 (en) Package for a semiconductor chip with lead terminals
JP2000294711A (ja) リードフレーム
US6603195B1 (en) Planarized plastic package modules for integrated circuits
KR0140458B1 (ko) 반도체 패키지 제조용 리드프레임
US5930602A (en) Leadframe finger support
US7247515B2 (en) Frame for semiconductor package
KR200163131Y1 (ko) 반도체소자의 칩(Chip)구조
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
KR0167292B1 (ko) 반도체 다핀 패키지 및 그 제조방법
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
JPH07193180A (ja) 樹脂封止型半導体装置
KR200156135Y1 (ko) 반도체 패키지
KR0157891B1 (ko) 반도체 패키지
JP2560909B2 (ja) 樹脂封止型半導体装置およびリードフレーム
KR0129004Y1 (ko) 리드 프레임
KR0136825Y1 (ko) 반도체 장치의 팩케지
KR200164518Y1 (ko) 반도체 패키지
KR200157362Y1 (ko) 반도체장치의 리드 프레임
KR200155051Y1 (ko) 리드 프레임(Lead Frame)
KR200159002Y1 (ko) 적층내부 리드리드 프레임

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130307

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140311

Year of fee payment: 17

EXPY Expiration of term