[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPWO2011108137A1 - 炭化珪素基板の製造方法 - Google Patents

炭化珪素基板の製造方法 Download PDF

Info

Publication number
JPWO2011108137A1
JPWO2011108137A1 JP2011534431A JP2011534431A JPWO2011108137A1 JP WO2011108137 A1 JPWO2011108137 A1 JP WO2011108137A1 JP 2011534431 A JP2011534431 A JP 2011534431A JP 2011534431 A JP2011534431 A JP 2011534431A JP WO2011108137 A1 JPWO2011108137 A1 JP WO2011108137A1
Authority
JP
Japan
Prior art keywords
silicon carbide
single crystal
support portion
main surface
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011534431A
Other languages
English (en)
Inventor
太郎 西口
太郎 西口
佐々木　信
信 佐々木
原田　真
真 原田
恭子 沖田
恭子 沖田
博揮 井上
博揮 井上
靖生 並川
靖生 並川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2011108137A1 publication Critical patent/JPWO2011108137A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

炭化珪素から作られた支持部（３０ｃ）は主面（Ｆ０）の少なくとも一部に起伏を有する。炭化珪素から作られた少なくとも１つの単結晶基板（１１）の各々の裏面（Ｂ１）と、支持部（３０ｃ）の起伏が形成された主面（Ｆ０）とが互いに接触するように、支持部（３０ｃ）および少なくとも１つの単結晶基板（１１）が積み重ねられる。少なくとも１つの単結晶基板（１１）の各々の裏面（Ｂ１）を支持部（３０ｃ）に接合するために、支持部（３０ｃ）の温度が炭化珪素の昇華温度を超えかつ少なくとも１つの単結晶基板（１１）の各々の温度が前記支持部（３０ｃ）の温度未満となるように、支持部（３０ｃ）および少なくとも１つの単結晶基板（１１）が加熱される。

Description

本発明は炭化珪素基板の製造方法に関するものである。
近年、半導体装置の製造に用いられる半導体基板としてＳｉＣ（炭化珪素）基板の採用が進められつつある。ＳｉＣは、より一般的に用いられているＳｉ（シリコン）に比べて大きなバンドギャップを有する。そのためＳｉＣ基板を用いた半導体装置は、耐圧が高く、オン抵抗が低く、また高温環境下での特性の低下が小さい、といった利点を有する。
半導体装置を効率的に製造するためには、ある程度以上の基板の大きさが求められる。米国特許第７３１４５２０号明細書（特許文献１）によれば、７６ｍｍ（３インチ）以上のＳｉＣ基板を製造することができるとされている。
米国特許第７３１４５２０号明細書
ＳｉＣ単結晶基板の大きさは工業的には１００ｍｍ（４インチ）程度にとどまっており、このため大型の単結晶基板を用いて半導体装置を効率よく製造することができないという問題がある。特に六方晶系のＳｉＣにおいて、（０００１）面以外の面の特性が利用される場合、上記の問題が特に深刻である。このことについて、以下に説明する。
欠陥の少ないＳｉＣ単結晶基板は、通常、積層欠陥の生じにくい（０００１）面成長で得られたＳｉＣインゴットから切り出されることで製造される。このため（０００１）面以外の面方位を有する単結晶基板は、成長面に対して非平行に切り出されることになる。このため単結晶基板の大きさを十分確保することが困難であったり、インゴットの多くの部分が有効に利用できなかったりする。このため、ＳｉＣの（０００１）面以外の面を利用した半導体装置は、効率よく製造することが特に困難である。
このように困難をともなうＳｉＣ単結晶基板の大型化に代わって、支持部と、この上に接合された複数の小さな単結晶基板とを有する炭化珪素基板を用いることが考えられる。この炭化珪素基板は、単結晶基板の枚数を増やすことで、必要に応じて大型化することができる。しかしこのように支持部と単結晶基板とが接合される場合、その接合の強度が不十分となることがある。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、単結晶基板および支持部の間の接合強度を高めることができる炭化珪素基板の製造方法を提供することである。
本発明の炭化珪素基板の製造方法は、以下の工程を有する。
各々が裏面を有しかつ炭化珪素から作られた少なくとも１つの単結晶基板が準備される。主面を有しかつ炭化珪素から作られた支持部が準備される。支持部は主面の少なくとも一部に起伏を有する。少なくとも１つの単結晶基板の各々の裏面と、支持部の起伏が形成された主面とが互いに接触するように、支持部および少なくとも１つの単結晶基板が積み重ねられる。少なくとも１つの単結晶基板の各々の裏面を支持部に接合するために、支持部の温度が炭化珪素の昇華温度を超えかつ少なくとも１つの単結晶基板の各々の温度が前記支持部の温度未満となるように、支持部および少なくとも１つの単結晶基板が加熱される。
本発明によれば、支持部が起伏を有することによって支持部と単結晶基板との間に空隙が確保されるので、単結晶基板の温度を支持部の温度に比して、より確実に低くすることができる。これにより、昇華・再結晶反応にともなう支持部から単結晶基板への物質移動をより確実に発生させることができるので、単結晶基板および支持部の間の接合強度を高めることができる。
好ましくは、支持部を準備する工程は、主面を形成する工程と、主面に起伏を形成する工程とを含む。これにより、主面の形成と起伏の形成とを独立して行うことができる。
好ましくは、起伏を形成する工程は、主面を荒らすように主面を削る工程を含む。好ましくは、主面を削る工程は、直線的な一の方向に沿って主面を削る工程を含む。
好ましくは、起伏を形成する工程は、主面に所定の表面形状を付与する工程を含む。好ましくは、表面形状は、主面上において第１の方向に沿って延びる複数の凹部を含む。好ましくは、表面形状は、主面上において第１の方向に交差する第２の方向に沿って延びる凹部を含む。好ましくは、表面形状は、主面上において円周方向に沿って延びる凹部を含む。
支持部を準備する工程において主面上に、結晶構造の歪を有する表面層が形成されてもよい。好ましくは、支持部および少なくとも１つの単結晶基板を積み重ねる工程の前に、表面層の少なくとも一部が化学的に除去される。
好ましくは、少なくとも１つの単結晶基板は、六方晶の結晶構造を有し、かつ{０００１}面に対して５０°以上６５°以下のオフ角を有する。
好ましくは、起伏はランダムな方向を有する。これにより起伏の異方性が小さくなる。
好ましくは、支持部を準備する工程は主面をスライスによって形成する工程を含み、スライスによって起伏が形成される。これにより、起伏の形成のためだけの独立した工程を行う必要がないので、炭化珪素基板の製造工程を簡略化することができる。
好ましくは、少なくとも１つの単結晶基板の各々の前記裏面は、スライスによって形成された面である。
好ましくは、加熱する工程は、１０-1Ｐａよりも高く１０4Ｐａよりも低い圧力を有する雰囲気中で行われる。
以上の説明から明らかなように、本発明の炭化珪素基板の製造方法によれば、単結晶基板および支持部の間の接合強度を高めることができる。
本発明の実施の形態１における炭化珪素基板の構成を概略的に示す平面図である。 図１の線ＩＩ−ＩＩに沿う概略断面図である。 本発明の実施の形態１における炭化珪素基板の製造方法の第１工程を概略的に示す断面図である。 本発明の実施の形態１における炭化珪素基板の製造方法の第２工程を概略的に示す部分上面図である。 図４の線Ｖ−Ｖに沿う概略断面図である。 本発明の実施の形態１における炭化珪素基板の製造方法の第３工程を概略的に示す断面図である。 本発明の実施の形態１における炭化珪素基板の製造方法の第４工程を概略的に示す断面図である。 図７の一部拡大図である。 本発明の実施の形態１における炭化珪素基板の製造方法の第５工程における、昇華による物質の移動方向を概略的に示す部分断面図である。 図９に対応する工程における、昇華による空隙の移動方向を概略的に示す部分断面図である。 本発明の実施の形態１における炭化珪素基板の製造方法の第６工程における、昇華によるボイドの移動方向を概略的に示す部分断面図である。 比較例の炭化珪素基板の製造方法の一工程を概略的に示す断面図である。 本発明の実施の形態２における炭化珪素基板の構成を概略的に示す平面図である。 本発明の実施の形態２における炭化珪素基板の製造方法の一工程を概略的に示す平面図である。 図１４の線ＸＶ−ＸＶに沿う概略断面図である。 本発明の実施の形態２における第１変形例の炭化珪素基板の製造方法の一工程を概略的に示す断面図である。 本発明の実施の形態２における第２変形例の炭化珪素基板の製造方法の一工程を概略的に示す断面図である。 本発明の実施の形態２における第３変形例の炭化珪素基板の製造方法の一工程を概略的に示す上面図である。 本発明の実施の形態２における第４変形例の炭化珪素基板の製造方法の一工程を概略的に示す上面図である。 本発明の実施の形態３における炭化珪素基板の製造方法の一工程を概略的に示す斜視図である。 本発明の実施の形態５における半導体装置の構成を概略的に示す部分断面図である。 本発明の実施の形態５における半導体装置の製造方法の概略的なフロー図である。 本発明の実施の形態５における半導体装置の製造方法の第１工程を概略的に示す部分断面図である。 本発明の実施の形態５における半導体装置の製造方法の第２工程を概略的に示す部分断面図である。 本発明の実施の形態５における半導体装置の製造方法の第３工程を概略的に示す部分断面図である。 本発明の実施の形態５における半導体装置の製造方法の第４工程を概略的に示す部分断面図である。
以下、図面に基づいて本発明の実施の形態を説明する。
（実施の形態１）
図１および図２を参照して、本実施の形態の炭化珪素基板８１は、ＳｉＣから作られた基板である。炭化珪素基板８１は、それを用いた半導体装置の製造工程における取り扱いの便宜上、ある程度以上の厚さ（図２における縦方向の寸法）を有することが好ましく、たとえば３００μｍ以上であることが好ましい。また炭化珪素基板の平面形状は、たとえば６０ｍｍの辺を有する正方形である。炭化珪素基板８１は、支持部３０と、単結晶基板１１〜１９とを有する。支持部３０は、ＳｉＣから作られた層であり、この層は主面Ｆ０を有する。単結晶基板１１〜１９は、ＳｉＣから作られており、図１に示すように、マトリックス状に配置されている。単結晶基板１１〜１９の各々の裏面と、支持部３０の主面Ｆ０とは、互いに接合されている。単結晶基板１１は、互いに対向する表面Ｆ１および裏面Ｂ１を有し、単結晶基板１２は、互いに対向する表面Ｆ２および裏面Ｂ２を有する。裏面Ｂ１およびＢ２の各々は、主面Ｆ０に接合されている。これら以外の単結晶基板１３〜１９も、同様の構成を有する。
単結晶基板１１〜１９の各々は、好ましくは六方晶の結晶構造を有し、より好ましくは{０００１}面に対して５０°以上６５°以下のオフ角を有し、さらに好ましくは面方位{０３−３８}を有する。ただし面方位として、{０００１}、{１１−２０}、または{１−１００}も、好ましい面方位として用いることができる。また上記の各面方位から数度オフした面を用いることもできる。また六方晶における各種ポリタイプの中では、ポリタイプ４Ｈが特に好ましい。単結晶基板１１〜１９の各々は、たとえば、２０×２０ｍｍの平面形状と、３００μｍの厚さと、４Ｈのポリタイプと、｛０３−３８｝の面方位と、１×１０19ｃｍ-3のｎ型不純物濃度と、０．２ｃｍ-2のマイクロパイプ密度と、１ｃｍ-1未満の積層欠陥密度とを有する。
支持部３０は、単結晶、多結晶、およびアモルファスのいずれの結晶構造を有してもよいが、好ましくは、単結晶基板１１〜１９と同様の結晶構造を有する。ただし一般に、支持部３０の欠陥量は単結晶基板１１〜１９の欠陥量に比して大きくてもよく、よって支持部３０の不純物濃度は単結晶基板１１〜１９の不純物濃度に比して容易に高められ得る。支持部３０は、たとえば、６０×６０ｍｍの平面形状と、３００μｍの厚さと、４Ｈのポリタイプと、｛０３−３８｝の面方位と、１×１０20ｃｍ-3のｎ型不純物濃度と、１×１０4ｃｍ-2のマイクロパイプ密度と、１×１０5ｃｍ-1の積層欠陥密度とを有する。
好ましくは単結晶基板１１〜１９間の最短間隔（たとえば図２における単結晶基板１１および１２の間の横方向の間隔）は、５ｍｍ以下とされ、より好ましくは１ｍｍ以下とされ、さらに好ましくは１００μｍ以下とされ、さらに好ましくは１０μｍ以下とされる。
次に炭化珪素基板８１の製造方法について説明する。なお以下において、説明を簡略化するために単結晶基板１１〜１９のうち単結晶基板１１および１２に関してのみ言及する場合があるが、単結晶基板１３〜１９も単結晶基板１１および１２と同様に扱われる。
図３を参照して、ＳｉＣから作られ、かつ主面Ｆ０を有する板３０ｂが準備される。この準備は、たとえば、ＳｉＣからつくられた塊をスライスすることによってＳｉＣの板を得ること、言い換えれば、この塊に主面Ｆ０を形成することによって行われる。板３０ｂの結晶構造は、単結晶構造、多結晶構造、およびアモルファス構造のいずれであってもよい。また板３０ｂの材料は、結晶成長によって形成されたもの、および焼結によって形成されたもののいずれであってもよい。板３０ｂは、たとえば、６０ｍｍ×６０ｍｍ程度の正方形状の主面Ｆ０と、３００μｍの厚さとを有する。
次に主面Ｆ０に起伏が形成される。この起伏は、所望の程度に主面Ｆ０を荒らすように主面Ｆ０を削る工程によって形成することができる。この工程は主面Ｆ０を研磨することによって行うことができる。この研磨は、砥粒を含むスラリーを含浸させたパッドと、主面Ｆ０とを互いに所定の圧力で押し付けつつ、パッドおよび主面Ｆ０を相対運動させることによって行うことができる。砥粒の粒径は、形成される起伏の程度に応じて定めることができ、たとえば９μｍである。また砥粒の材料は、ＳｉＣと同程度以上の硬さを有するものが好ましく、たとえばダイヤモンドである。また上記圧力は、たとえば０．１〜０．２ｋｇ／ｃｍ2である。また上記の相対運動は、たとえば、直線的な一の方向に沿った約３０ｃｍに渡る１０００回の往復運動である。
主に図４および図５を参照して、上記の起伏の形成により、起伏が形成された主面Ｆ０を有する支持部３０ｃが準備される。この起伏は、たとえばＲａ＝２０μｍ程度の表面荒さに対応する。またこの起伏は凹部Ｒｉおよび凸部Ｒｐを有する。凹部Ｒｉは主面Ｆ０において凸部Ｒｐに比してより削られた部分である。凸部Ｒｐと凹部Ｒｉとの間の高さの差異は、たとえば５μｍである。
この起伏を形成する工程に起因して、主面Ｆ０上に、結晶構造の歪を有する表面層７１が形成され得る。好ましくは、表面層７１の少なくとも一部が化学的に除去されることで、図６に示すように、表面層７１の量がより少なくされる。このための具体的方法としては、たとえば、エッチングによる方法、または、酸化膜の形成とその除去とによる方法がある。エッチングとしては具体的には、ウェットエッチング、ガスエッチング、またはＲＩＥ(Reactive Ion Etching)が行われ得る。
図７および図８を参照して、単結晶基板１１および１２などの単結晶基板（総称して単結晶基板群１０ともいう）と、加熱装置とが準備される。各単結晶基板の裏面は、スライスによって形成された面、すなわちスライスによって形成されその後に研磨されていない面であってもよく、この場合、この裏面上に適度な起伏が設けられる。加熱装置は、第１および第２の加熱体９１、９２と、断熱容器４０と、ヒータ５０と、ヒータ電源１５０とを有する。断熱容器４０は、断熱性の高い材料から形成されている。ヒータ５０は、たとえば電気抵抗ヒータである。第１および第２の加熱体９１、９２は、ヒータ５０からの放射熱を吸収して得た熱を再放射することによって、支持部３０ｃおよび単結晶基板群１０を加熱する機能を有する。第１および第２の加熱体９１、９２は、たとえば、空隙率の小さいグラファイトから形成されている。
次に、第１の加熱体９１、単結晶基板群１０、支持部３０ｃ、第２の加熱体９２が、この順に積み重なるように配置される。具体的には、まず第１の加熱体９１上に、単結晶基板１１〜１９（図１）がマトリクス状に配置される。次に、単結晶基板群１０の各々の裏面に支持部３０ｃの主面Ｆ０が接触するように、単結晶基板群１０と支持部３０ｃとが積み重ねられる。次に支持部３０ｃ上に第２の加熱体９２が載置される。次に、互いに積層された第１の加熱体９１と単結晶基板群１０と支持部３０ｃと第２の加熱体９２とが、ヒータ５０が設けられた断熱容器４０内に収められる。
次に断熱容器４０内の雰囲気が、大気雰囲気を減圧することにより得られた雰囲気とされる。雰囲気の圧力は、好ましくは、１０-1Ｐａよりも高く１０4Ｐａよりも低くされる。
なお上記の雰囲気は不活性ガス雰囲気であってもよい。不活性ガスとしては、たとえば、Ｈｅ、Ａｒなどの希ガス、窒素ガス、または希ガスと窒素ガスとの混合ガスを用いることができる。また断熱容器４０内の圧力は、好ましくは５０ｋＰａ以下とされ、より好ましくは１０ｋＰａ以下とされる。
さらに図９を参照して、この時点では、支持部３０ｃは単結晶基板１１および１２の各々の上に載置されているだけであって、まだ接合はされていない。また裏面Ｂ１およびＢ２の各々と支持部３０ｃとの間には、支持部３０ｃの主面Ｆ０に形成された起伏の存在によって、微小な空隙ＧＱが設けられている。ヒータ５０によって、第１および第２の加熱体９１、９２のそれぞれを介して、単結晶基板１１および１２を含む単結晶基板群１０と、支持部３０ｃとが加熱される。この加熱は、支持部３０ｃの温度がＳｉＣの昇華温度を超え、かつ、単結晶基板群１０の各々の温度が支持部３０の温度未満となるように行われる。すなわち、図９における上から下に向かって、温度が低下するような温度勾配が形成される。この温度勾配は、単結晶基板１１および１２の各々と、支持部３０ｃとの間において、好ましくは１℃／ｃｍ以上２００℃／ｃｍ以下であり、より好ましくは１０℃／ｃｍ以上５０℃／ｃｍ以下とされる。このように厚さ方向（図９における縦方向）に温度勾配が設けられると、単結晶基板１１および１２の各々と支持部３０ｃとが空隙ＧＱによって分離されている領域において、支持部３０ｃの温度に比して、単結晶基板１１および１２の温度が低くなる。この結果、空隙ＧＱ内へのＳｉＣの昇華反応は単結晶基板１１および１２に比して支持部３０ｃから生じ易くなり、また空隙ＧＱ内からのＳｉＣ材料の供給による再結晶反応は支持部３０ｃ上に比して単結晶基板１１および１２上に生じ易くなる。この結果、空隙ＧＱ中で、図中矢印Ｍ２に示すような、昇華による物質移動が生じる。
図９の矢印Ｍ２に示す物質移動は、逆に言えば、空隙ＧＱに存在する空間の、矢印Ｈ２（図１０）に示すような移動に対応する。この移動にともなって、支持部３０ｃと、単結晶基板１１および１２の各々との間が接合される。またこの移動にともなって支持部３０ｃは、最初に準備されたものから、単結晶基板１１および１２上に再成長することによって形成し直されたものへと置換されていく。この置換は、単結晶基板１１および１２に近い領域から徐々に進んでいく。
支持部３０ｃは、上記の再成長によって、単結晶基板１１および１２の結晶構造に対応した結晶構造を有する部分を含む支持部３０（図１１）へと変化する。また空隙ＧＱ（図１０）に対応する空間は、支持部３０中のボイドＶＤ（図１１）となる。さらに加熱が継続されると、ボイドＶＤは、矢印Ｈ３（図１１）に示すように主面Ｆ０から離れていく。これにより接合強度がさらに高められる。また支持部３０のうち、単結晶基板１１および１２の結晶構造に対応する部分がより拡大していく。以上により炭化珪素基板８１（図２）が得られる。
次に比較例（図１２）の炭化珪素基板の製造方法について説明する。本比較例においては、上述した支持部３０ｃの代わりに、主面Ｆ０上に起伏が特に設けられていない支持部３０Ｚが準備される。よって支持部３０Ｚが単結晶基板１１および１２の各々の上に載せられた際には、本実施の形態と異なり、空隙ＧＱ（図９）が実質的に設けられない。この結果、単結晶基板１１および１２の裏面Ｂ１およびＢ２の各々と、支持部３０Ｚの主面Ｆ０とが実質的に密着してしまうので、裏面Ｂ１およびＢ２の各々の温度を主面Ｆ０の温度に比して十分に低くすることが困難となる。よって主面Ｆ０から裏面Ｂ１およびＢ２の各々へと向かう物質移動（たとえば図９の矢印Ｍ２に示すような物質移動）を発生させることが困難となる。このため、上記物質移動によってなされる支持部と単結晶基板との間の接合の強度が低下し得る。
これに対して本実施の形態によれば、支持部３０ｃ（図９）が起伏を有することによって支持部３０ｃと単結晶基板１１および１２の各々との間に空隙ＧＱが設けられるので、両者の間により容易に温度差を設けることができる。よって単結晶基板１１および１２の温度を支持部３０ｃの温度に比して、より確実に低くすることができる。より具体的には、裏面Ｂ１およびＢ２の温度を主面Ｆ０の温度に比して、より確実に低くすることができる。これにより、昇華・再結晶反応にともなう支持部３０ｃから単結晶基板１１および１２への物質移動（図９：矢印Ｍ２）をより確実に発生させることができるので、単結晶基板１１および１２の各々と支持部３０ｃとの間の接合強度を高めることができる。
また各単結晶基板の裏面がスライスによって形成された面である場合、この裏面上に適度な起伏が設けられ、このことによっても上記空隙ＧＱと同様の空隙が設けられる。よって上述した作用効果を高めることができる。
また本実施の形態によれば、表面層７１（図５）が化学的に除去される。この除去は化学的であることから、機械的な除去と異なり、裏面Ｂ１およびＢ２に新たな結晶構造の歪を生じさせることがない。よって表面層７１の少なくとも一部をより確実に除去することができる。これにより、裏面Ｂ１およびＢ２の各々と主面Ｆ０との間の接合強度を高めることができる。また炭化珪素基板８１（図２）において、この表面層７１の存在に起因した厚さ方向（図２における縦方向）の電気抵抗の増大を抑制することができる。
好ましくは、単結晶基板１１〜１９の各々の結晶構造はポリタイプ４Ｈ型を有する。これにより電力用半導体の製造に適した炭化珪素基板８１が得られる。
好ましくは、炭化珪素基板８１の割れを防止するために、炭化珪素基板８１における支持部３０の熱膨張係数と、単結晶基板１１〜１９の熱膨張係数との差がなるべく小さくされる。これにより炭化珪素基板８１の反りの発生を抑制することができる。このためには、たとえば、支持部３０の結晶構造が単結晶基板１１〜１９の結晶構造と同一とされればよく、具体的には、昇華および再結晶化による物質移動（図９：矢印Ｍ２）が十分に行われることで支持部３０の結晶構造が単結晶基板１１〜１９の結晶構造と同一とされる。
好ましくは、支持部３０ｃ（図６）の電気抵抗率は５０ｍΩ・ｃｍ未満とされ、より好ましくは、１０ｍΩ・ｃｍ未満とされる。
好ましくは、炭化珪素基板８１における支持部３０の不純物濃度は、５×１０18ｃｍ-3以上とされ、より好ましくは１×１０20ｃｍ-3以上とされる。このような炭化珪素基板８１を用いて縦型ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)などのように縦方向に電流を流す縦型半導体装置を製造することにより、縦型半導体装置のオン抵抗を低減することができる。
好ましくは、炭化珪素基板８１の電気抵抗率の平均値は、好ましくは５ｍΩ・ｃｍ以下とされ、より好ましくは、１ｍΩ・ｃｍ以下とされる。
好ましくは、表面Ｆ１（図２）は、{０００１}面に対して５０°以上６５°以下のオフ角を有する。これにより、表面Ｆ１が｛０００１｝面である場合に比して、表面Ｆ１におけるチャネル移動度を高めることができる。より好ましくは、以下の第１または第２の条件が満たされる。
第１の条件下において、表面Ｆ１のオフ方位と単結晶基板１１の＜１−１００＞方向とのなす角は５°以下である。さらに好ましくは、単結晶基板１１の＜１−１００＞方向における{０３−３８}面に対する表面Ｆ１のオフ角は−３°以上５°以下である。
第２の条件下において、表面Ｆ１のオフ方位と単結晶基板１１の＜１１−２０＞方向とのなす角は５°以下である。
なお上記において、「＜１−１００＞方向における{０３−３８}面に対する表面Ｆ１のオフ角」とは、＜１−１００＞方向および＜０００１＞方向の張る射影面への表面Ｆ１の法線の正射影と、{０３−３８}面の法線とのなす角度であり、その符号は、上記正射影が＜１−１００＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００１＞方向に対して平行に近づく場合が負である。
また上記において単結晶基板１１の表面Ｆ１の好ましい方位について説明したが、好ましくは、他の単結晶基板１２〜１９（図１）の各々の表面の方位についても同様とされる。
また正方形状の支持部３０（図１）を図示したが、支持部の形状は正方形状に限定されるものではなく、たとえば円形状であってもよい。この場合、支持部の直径は５ｃｍ以上であることが好ましく、１５ｃｍ以上であることがより好ましい。
またヒータ５０として電気抵抗ヒータを用いた抵抗加熱法を例示したが、他の加熱法を用いることもでき、たとえば、高周波誘導加熱法またはランプアニール法を用いることもできる。
なお本実施の形態においては起伏の形成のためにパッドおよび主面Ｆ０の間で直線的な一の方向に沿った相対運動が行われたが、この相対運動の方向はランダムな方向とされてもよい。これにより起伏の方向がランダムなものとなるので、異方性の小さい起伏を形成することができる。
（実施の形態２）
図１３を参照して、本実施の形態の炭化珪素基板８１ｒは、炭化珪素基板８１（図１：実施の形態１）と同様に、ＳｉＣから作られた基板である。また炭化珪素基板の平面形状は、たとえば直径１０ｃｍを有する円形である。炭化珪素基板８１ｒは、支持部３０（図１：実施の形態１）とほぼ同様の支持部３１を有する。なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
次に炭化珪素基板８１ｒの製造方法について説明する。まず、板３０ｂ（図３：実施の形態１）とほぼ同様の板が準備される。
図１４および図１５を参照して、上記板の主面に起伏が形成されることで、主面Ｆ０上に起伏を有する支持部３１ａが形成される。この起伏の形成は、主面Ｆ０に所定の表面形状を付与するように行われる。つまりこの起伏の形成は、予め設計されたパターンに対応
した表面形状を付与するように行われる。この目的で、たとえば、フォトリソグラフィ法、プレス加工法、レーザ加工法、超音波加工法などによる表面形状の付与が行われる。フォトリソグラフィ法が用いられる場合、フォトマスクを用いたエッチングが行われ、またこのエッチングはウェットエッチングおよびドライエッチングのいずれであってもよい。
また支持部３１ａは、主面Ｆ０上における第１の方向（図１４における縦方向）に沿って延びる複数の凹部Ｒｉ（図１５）と、同方向に沿って延びる複数の凸部Ｒｐ（図１５）とを有し、また第１の方向に直交する方向（図１４および図１５における横方向）において周期Ｐ１で周期構造を有する。またこの凹部Ｒｉおよび凸部Ｒｐによる表面形状の断面は、図１５に示すように三角波状である。ただし表面形状の断面は三角波状に限定されるものではなく、たとえば、鋸波状（図１６）の断面を有する支持部３１ｂ、または正弦波状（図１７）の断面を有する支持部３１ｃが用いられてもよい。
続いて実施の形態１と同様の工程が行われることによって、炭化珪素基板８１ｒ（図１３）が得られる。
本実施の形態によっても実施の形態１とほぼ同様の効果が得られる。また支持部３１ａ〜３１ｃには所定の表面形状が付与されるので、実施の形態１のようにランダムな表面形状が付与され得る場合に比して、より制御された空隙ＧＱ（図９）を設けることができる。よって上記効果をより確実に得ることができる。
図１８を参照して、本実施の形態の一変形例について説明する。本変形例において準備される支持部３１ｄは、主面上における第１の方向（図１８における縦方向）に延びる複数の凹部Ｒｉ（図１５）に加えて、第２の方向（図１８における横方向）に延びる複数の凹部を有する。なお支持部３１ｄの表面形状が有する周期構造に関して、第１の方向に直交する方向における周期Ｐ１と、第２の方向に直交する方向における周期Ｐ２とは必ずしも同一である必要はない。また好ましくは、第１および第２の方向は互いに直交する。
本変形例によれば、空隙ＧＱ（図９）が、第１の方向に直交する方向（周期Ｐ１の方向）においてだけでなく、第２の方向に直交する方向（周期Ｐ２の方向）においても繰り返し形成される。よって支持部３１ｄ上に空隙ＧＱをより均一に分布させることができるので、本発明の効果をより高めることができる。
図１９を参照して、本実施の形態の他の変形例について説明する。本変形例において準備される支持部３１ｅは、同心円状の配置で、複数の凹部Ｒｉおよび複数の凸部Ｒｐを有する。つまり支持部３１ｄの表面形状は、円周方向に沿って延びる複数の凹部Ｒｉを有する。なお支持部３１ｅは、径方向に関して周期Ｐ３の周期構造を有してもよい。
本変形例によれば、特定の直線方向に沿った表面形状が形成されないので、この特定の直線方向に対応した異方性が炭化珪素基板に付与されてしまうことを避けることができる。
（実施の形態３）
図２０を参照して、本実施の形態における炭化珪素基板の製造方法においては、ＳｉＣから作られた塊３０ａが準備される。塊３０ａは、たとえば、ＳｉＣ単結晶のインゴットである。次に、図中破線で示すように、塊３０ａがスライスされる。このスライスは、たとえばワイヤーソーによる切断によって行われる。このスライスによって、支持部３０ｃ（図５：実施の形態１）が直接形成される。すなわち、本実施の形態においては、主面Ｆ０上に起伏を形成する工程が行われる代わりに、最初から起伏を有する主面Ｆ０が形成される。スライスによって形成される主面Ｆ０の表面荒さＲａは、好ましくは１０μｍ以下であり、より好ましくは１μｍ以下である。なおこれ以降の工程は実施の形態１または２とほぼ同様であるため、その説明を省略する。
本実施の形態によれば、主面Ｆ０（図５）の形成にともなって、主面Ｆ０上に起伏が形成される。よって起伏の形成のためだけの独立した工程を行う必要がないので、炭化珪素基板８１（図２）の製造工程を簡略化することができる。
（実施の形態４）
本実施の形態においては、支持部３０ｃ（図６：実施の形態１）に対応する構造が、ＳｉＣ粉体を押し固めることによって形成される。この場合、支持部３０ｃの主面Ｆ０には粉体の粒径に対応した大きさのランダムな起伏が形成される。また起伏の方向はランダムなものとなる。粉体は、たとえば、その粒径が１０μｍ〜５０μｍの範囲におおよそ分布するように準備される。なお、支持部３０ｃの準備以降の工程は実施の形態１または２とほぼ同様であるため、その説明を省略する。
本実施の形態によれば、ＳｉＣ粉体を押し固めるという極めて簡易な方法によって支持部３０ｃを準備することができる。よって炭化珪素基板８１（図２）の製造工程を大幅に簡略化することができる。
（実施の形態５）
図２１を参照して、本実施の形態の半導体装置１００は、縦型ＤｉＭＯＳＦＥＴ(Double Implanted Metal Oxide Semiconductor Field Effect Transistor)であって、炭化珪素基板８１、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、ｐ+領域１２５、酸化膜１２６、ソース電極１１１、上部ソース電極１２７、ゲート電極１１０、およびドレイン電極１１２を有する。
炭化珪素基板８１は、本実施の形態においてはｎ型の導電型を有し、また実施の形態１で説明したように、支持部３０および単結晶基板１１を有する。ドレイン電極１１２は、単結晶基板１１との間に支持部３０を挟むように、支持部３０上に設けられている。バッファ層１２１は、支持部３０との間に単結晶基板１１を挟むように、単結晶基板１１上に設けられている。
バッファ層１２１は、導電型がｎ型であり、その厚さはたとえば０．５μｍである。またバッファ層１２１におけるｎ型の導電性不純物の濃度は、たとえば５×１０17ｃｍ-3である。
耐圧保持層１２２は、バッファ層１２１上に形成されており、また導電型がｎ型の炭化ケイ素からなる。たとえば、耐圧保持層１２２の厚さは１０μｍであり、そのｎ型の導電性不純物の濃度は５×１０15ｃｍ-3である。
この耐圧保持層１２２の表面には、導電型がｐ型である複数のｐ領域１２３が互いに間隔を隔てて形成されている。ｐ領域１２３の内部において、ｐ領域１２３の表面層にｎ+領域１２４が形成されている。また、このｎ+領域１２４に隣接する位置には、ｐ+領域１２５が形成されている。一方のｐ領域１２３におけるｎ+領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ+領域１２４上にまで延在するように、酸化膜１２６が形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。また、ｎ+領域１２４およびｐ+領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。
酸化膜１２６と、半導体層としてのｎ+領域１２４、ｐ+領域１２５、ｐ領域１２３および耐圧保持層１２２との界面から１０ｎｍ以内の領域における窒素原子濃度の最大値は１×１０21ｃｍ-3以上となっている。これにより、特に酸化膜１２６下のチャネル領域（酸化膜１２６に接する部分であって、ｎ+領域１２４と耐圧保持層１２２との間のｐ領域１２３の部分）の移動度を向上させることができる。
次に半導体装置１００の製造方法について説明する。なお図２３〜図２６においては単結晶基板１１〜１９（図１）のうち単結晶基板１１の近傍における工程のみを示すが、単結晶基板１２〜１９の各々の近傍においても、同様の工程が行なわれる。
まず基板準備工程（ステップＳ１１０：図２２）にて、炭化珪素基板８１（図１および図２）が準備される。炭化珪素基板８１の導電型はｎ型とされる。
図２３を参照して、エピタキシャル層形成工程（ステップＳ１２０：図２２）により、バッファ層１２１および耐圧保持層１２２が、以下のように形成される。
まず炭化珪素基板８１の単結晶基板１１上にバッファ層１２１が形成される。バッファ層１２１は、導電型がｎ型の炭化ケイ素からなり、たとえば厚さ０．５μｍのエピタキシャル層である。またバッファ層１２１における導電型不純物の濃度は、たとえば５×１０17ｃｍ-3とされる。
次にバッファ層１２１上に耐圧保持層１２２が形成される。具体的には、導電型がｎ型の炭化ケイ素からなる層が、エピタキシャル成長法によって形成される。耐圧保持層１２２の厚さは、たとえば１０μｍとされる。また耐圧保持層１２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3である。
図２４を参照して、注入工程（ステップＳ１３０：図２２）により、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５とが、以下のように形成される。
まず導電型がｐ型の不純物が耐圧保持層１２２の一部に選択的に注入されることで、ｐ領域１２３が形成される。次に、ｎ型の導電性不純物を所定の領域に選択的に注入することによってｎ+領域１２４が形成され、また導電型がｐ型の導電性不純物を所定の領域に選択的に注入することによってｐ+領域１２５が形成される。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。
このような注入工程の後、活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度１７００℃で３０分間のアニールが行われる。
図２５を参照して、ゲート絶縁膜形成工程（ステップＳ１４０：図２２）が行われる。具体的には、耐圧保持層１２２と、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５との上を覆うように、酸化膜１２６が形成される。この形成はドライ酸化（熱酸化）により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が１２００℃であり、また加熱時間が３０分である。
その後、窒素アニール工程（ステップＳ１５０）が行われる。具体的には、一酸化窒素（ＮＯ）雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が１１００℃であり、加熱時間が１２０分である。この結果、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、およびｐ+領域１２５の各々と、酸化膜１２６との界面近傍に、窒素原子が導入される。
なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が１１００℃であり、加熱時間が６０分である。
図２６を参照して、電極形成工程（ステップＳ１６０：図２２）により、ソース電極１１１およびドレイン電極１１２が、以下のように形成される。
まず酸化膜１２６上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜１２６のうちｎ+領域１２４およびｐ+領域１２５上に位置する部分がエッチングにより除去される。これにより酸化膜１２６に開口部が形成される。次に、この開口部においてｎ+領域１２４およびｐ+領域１２５の各々と接触するように導電体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去（リフトオフ）が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル（Ｎｉ）からなる。このリフトオフの結果、ソース電極１１１が形成される。
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン（Ａｒ）ガスの雰囲気中、加熱温度９５０℃で２分の熱処理が行なわれる。
再び図２１を参照して、ソース電極１１１上に上部ソース電極１２７が形成される。また、炭化珪素基板８１の裏面上にドレイン電極１１２が形成される。また酸化膜１２６上にゲート電極１１０が形成される。以上により、半導体装置１００が得られる。
なお本実施の形態における導電型が入れ替えられた構成、すなわちｐ型とｎ型とが入れ替えられた構成を用いることもできる。
また半導体装置１００を作製するための炭化珪素基板は、実施の形態１の炭化珪素基板８１に限定されるものではなく、たとえば、他の実施の形態のいずれかによる炭化珪素基板が用いられてもよい。
また縦型ＤｉＭＯＳＦＥＴを例示したが、本発明の半導体基板を用いて他の半導体装置が製造されてもよく、たとえばＲＥＳＵＲＦ−ＪＦＥＴ(Reduced Surface Field-Junction Field Effect Transistor)またはショットキーダイオードが製造されてもよい。
（付記１）
本発明の炭化珪素基板は、以下の製造方法で作製されたものである。
各々が裏面を有しかつ炭化珪素から作られた少なくとも１つの単結晶基板が準備される。主面を有しかつ炭化珪素から作られた支持部が準備される。支持部は主面の少なくとも一部に起伏を有する。少なくとも１つの単結晶基板の各々の裏面と、支持部の起伏が形成された主面とが互いに接触するように、支持部および少なくとも１つの単結晶基板が積み重ねられる。少なくとも１つの単結晶基板の各々の裏面を支持部に接合するために、支持部の温度が炭化珪素の昇華温度を超えかつ少なくとも１つの単結晶基板の各々の温度が支持部の温度未満となるように、支持部および少なくとも１つの単結晶基板が加熱される。
（付記２）
本発明の半導体装置は、以下の製造方法で作製された半導体基板を用いて作製されたものである。
各々が裏面を有しかつ炭化珪素から作られた少なくとも１つの単結晶基板が準備される。主面を有しかつ炭化珪素から作られた支持部が準備される。支持部は主面の少なくとも一部に起伏を有する。少なくとも１つの単結晶基板の各々の裏面と、支持部の起伏が形成された主面とが互いに接触するように、支持部および少なくとも１つの単結晶基板が積み重ねられる。少なくとも１つの単結晶基板の各々の裏面を支持部に接合するために、支持部の温度が炭化珪素の昇華温度を超えかつ少なくとも１つの単結晶基板の各々の温度が支持部の温度未満となるように、支持部および少なくとも１つの単結晶基板が加熱される。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１１〜１９ 単結晶基板、３０，３０ｃ，３１，３１ａ〜３１ｅ 支持部、８１，８１ｒ 炭化珪素基板、９１ 第１の加熱体、９２ 第２の加熱体、１００ 半導体装置。

Claims (14)

  1. 各々が裏面（Ｂ１）を有しかつ炭化珪素から作られた少なくとも１つの単結晶基板（１１）を準備する工程と、
    主面（Ｆ０）を有しかつ炭化珪素から作られた支持部（３０ｃ）を準備する工程とを備え、前記支持部は前記主面の少なくとも一部に起伏を有し、さらに
    前記少なくとも１つの単結晶基板の各々の前記裏面と、前記支持部の前記起伏が形成された前記主面とが互いに接触するように、前記支持部および前記少なくとも１つの単結晶基板を積み重ねる工程と、
    前記少なくとも１つの単結晶基板の各々の前記裏面を前記支持部に接合するために、前記支持部の温度が炭化珪素の昇華温度を超えかつ前記少なくとも１つの単結晶基板の各々の温度が前記支持部の温度未満となるように、前記支持部および前記少なくとも１つの単結晶基板を加熱する工程とを備える、炭化珪素基板の製造方法。
  2. 前記支持部を準備する工程は、前記主面を形成する工程と、前記主面に前記起伏を形成する工程とを含む、請求の範囲第１項に記載の炭化珪素基板の製造方法。
  3. 前記起伏を形成する工程は、前記主面を荒らすように前記主面を削る工程を含む、請求の範囲第２項に記載の炭化珪素基板の製造方法。
  4. 前記主面を削る工程は、直線的な一の方向に沿って前記主面を削る工程を含む、請求の範囲第３項に記載の炭化珪素基板の製造方法。
  5. 前記起伏を形成する工程は、前記主面に所定の表面形状を付与する工程を含む、請求の範囲第２項に記載の炭化珪素基板の製造方法。
  6. 前記表面形状は、前記主面上において第１の方向に沿って延びる複数の凹部を含む、請求の範囲第５項に記載の炭化珪素基板の製造方法。
  7. 前記表面形状は、前記主面上において前記第１の方向に交差する第２の方向に沿って延びる凹部を含む、請求の範囲第６項に記載の炭化珪素基板の製造方法。
  8. 前記表面形状は、前記主面上において円周方向に沿って延びる凹部を含む、請求の範囲第５項に記載の炭化珪素基板の製造方法。
  9. 前記支持部を準備する工程において前記主面上に、結晶構造の歪を有する表面層が形成され、さらに
    前記支持部および前記少なくとも１つの単結晶基板を積み重ねる工程の前に、前記表面層の少なくとも一部を化学的に除去する工程を備える、請求の範囲第１項に記載の炭化珪素基板の製造方法。
  10. 前記少なくとも１つの単結晶基板は、六方晶の結晶構造を有し、かつ{０００１}面に対して５０°以上６５°以下のオフ角を有する、請求の範囲第１項に記載の炭化珪素基板の製造方法。
  11. 前記起伏はランダムな方向を有する、請求の範囲第１項に記載の炭化珪素基板の製造方法。
  12. 前記支持部を準備する工程は前記主面をスライスによって形成する工程を含み、前記スライスによって前記起伏が形成される、請求の範囲第１項に記載の炭化珪素基板の製造方法。
  13. 前記少なくとも１つの単結晶基板の各々の前記裏面は、スライスによって形成された面である、請求の範囲第１項に記載の炭化珪素基板の製造方法。
  14. 前記加熱する工程は、１０-1Ｐａよりも高く１０4Ｐａよりも低い圧力を有する雰囲気中で行われる、請求の範囲第１項に記載の炭化珪素基板の製造方法。
JP2011534431A 2010-03-02 2010-09-28 炭化珪素基板の製造方法 Withdrawn JPWO2011108137A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010045623 2010-03-02
JP2010045623 2010-03-02
PCT/JP2010/066829 WO2011108137A1 (ja) 2010-03-02 2010-09-28 炭化珪素基板の製造方法

Publications (1)

Publication Number Publication Date
JPWO2011108137A1 true JPWO2011108137A1 (ja) 2013-06-20

Family

ID=44541812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011534431A Withdrawn JPWO2011108137A1 (ja) 2010-03-02 2010-09-28 炭化珪素基板の製造方法

Country Status (7)

Country Link
US (1) US20120017826A1 (ja)
JP (1) JPWO2011108137A1 (ja)
KR (1) KR20120042753A (ja)
CN (1) CN102471928A (ja)
CA (1) CA2765310A1 (ja)
TW (1) TW201131627A (ja)
WO (1) WO2011108137A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5447206B2 (ja) * 2010-06-15 2014-03-19 住友電気工業株式会社 炭化珪素単結晶の製造方法および炭化珪素基板
JPWO2022019062A1 (ja) * 2020-07-22 2022-01-27

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3795145B2 (ja) * 1996-09-04 2006-07-12 松下電器産業株式会社 炭化珪素の成長法
JP4100669B2 (ja) * 2002-08-29 2008-06-11 富士電機デバイステクノロジー株式会社 炭化珪素薄膜の形成方法
US7314520B2 (en) 2004-10-04 2008-01-01 Cree, Inc. Low 1c screw dislocation 3 inch silicon carbide wafer
JP4933137B2 (ja) * 2006-04-28 2012-05-16 学校法人 名城大学 半導体および半導体製造方法
JP4964672B2 (ja) * 2007-05-23 2012-07-04 新日本製鐵株式会社 低抵抗率炭化珪素単結晶基板

Also Published As

Publication number Publication date
CA2765310A1 (en) 2011-09-09
KR20120042753A (ko) 2012-05-03
CN102471928A (zh) 2012-05-23
WO2011108137A9 (ja) 2011-10-27
TW201131627A (en) 2011-09-16
US20120017826A1 (en) 2012-01-26
WO2011108137A1 (ja) 2011-09-09

Similar Documents

Publication Publication Date Title
WO2011046021A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
WO2011096109A1 (ja) 炭化珪素基板の製造方法
TW201104861A (en) Insulating gate type bipolar transistor
WO2011142158A1 (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
WO2013054580A1 (ja) 炭化珪素基板、炭化珪素半導体装置、炭化珪素基板の製造方法、および炭化珪素半導体装置の製造方法
WO2011074308A1 (ja) 炭化珪素基板
WO2011092893A1 (ja) 炭化珪素基板の製造方法
JP2011233636A (ja) 炭化珪素基板およびその製造方法
JPWO2011108137A1 (ja) 炭化珪素基板の製造方法
TW201201284A (en) Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate and semiconductor device
JP2011243617A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
WO2012132594A1 (ja) 炭化珪素基板
JP2011243640A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011210864A (ja) 半導体基板
WO2011086734A1 (ja) 炭化珪素基板の製造方法
JP2011243771A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011233638A (ja) 炭化珪素基板およびその製造方法
JP2011236063A (ja) 炭化珪素基板の製造方法
JP2011236064A (ja) 炭化珪素基板の製造方法
JP2013087048A (ja) 炭化珪素基板の製造方法
JP2011166022A (ja) 炭化珪素基板の製造方法
JP2011086691A (ja) 半導体基板の製造方法
JP2011108727A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20131203